JPH0720160B2

JPH0720160B2 - データ通信方式

Info

Publication number: JPH0720160B2
Application number: JP2009156A
Authority: JP
Inventors: 善弘瀧山
Original assignee: Digital Electronics Corp
Current assignee: Schneider Electric Japan Holdings Ltd
Priority date: 1990-01-17
Filing date: 1990-01-17
Publication date: 1995-03-06
Anticipated expiration: 2010-03-06
Also published as: JPH03213031A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、一対の通信局間でシリアルデータ又はパラレ
ルデータを相互に伝送する方式に関し、特にコンテンシ
ョン方式の伝送制御を採用したデータ通信方式に関する
ものである。

（従来の技術）一対の情報機器（例えばコンピュータシステム）間で相
互にデータ通信を行なう場合、双方の機器から送信要求
が発せられることによるコンテンションを回避するた
め、データを送信すべき主局とデータを受信する従局を
決定する必要がある。又、主局と従局が決定した後は、
データを確実に送受信するために、主局と従局で互いに
同期をとる必要がある。

第23図及び第24図は一般にGP−IBと呼ばれる従来のデー
タ通信方式を示している。

該通信方式に於いては、主局と従局を決定するためのコ
マンドを作成するコントローラが装備され、第23図に示
す如くコントローラから従局（受信側）への制御信号AT
M及びDAV、従局から主局（送信側）への制御信号NRFD及
びNDACによる所定のシーケンスを経て、コントローラが
コマンドデータDI01〜８を従局（受信側）ヘ送出し、従
局がこれを認識した後、初めてデータの送受信が開始さ
れる。

送受信に於いては第24図に示す如く、主局から従局へ送
られる制御信号ATN、従局から主局へ送られる制御信号N
RFD及びNDACによる３線ハンドシェイクによって同期が
とられつつ、主局から従局へデータDI01〜８が伝送され
る。

（解決しようとする課題）しかし、従来のデータ通信方式に於いては、第23図に示
す如く主局と従局を決定するためのシーケンスが複雑
で、その実行に時間がかかるばかりでなく、データ伝送
に於いては、第24図に示す様に各制御信号の立下り及び
立上りの一対を一つの状態変化と据える所謂４エッジ式
のハンドシェイクが行なわれ、データ伝送周期は、制御
信号の状態値変化の周期（立下りから立上りまでの期
間）の２倍となっていたから、データ伝送に時間がかか
り、コンピュータの高速処理に応じた高速の通信を行な
うことが出来ない問題があった。

本発明の目的は、何れか一方の局が主局を宣言した後、
他方の局が従局を承諾して、これを主局が認識するまで
の一連のシーケンスが極めて単純で、そのシーケンスの
実行時間が極めて短いデータ通信方式を提供することで
ある。

又、本発明の他の目的は、データ伝送の際に、制御信号
の立下り、立上りを夫々一つの状態変化として据える所
謂２エッジ式のハンドシェイクを採用することによっ
て、制御信号の状態変化周期（立下りから立上りまでの
期間）とデータの伝送周期を同一として、高速のデータ
伝送を行なうことが出来るデータ通信方式を提供するこ
とである。

（課題を解決する為の手段）本発明に係るデータ通信方式は、少なくとも４本の信号
線で相互に接続された一対の通信機器間で、任意の一方
の機器が送信側の主局、他方の機器が受信側の従局とな
って、双方向のデータ通信を行なう方式である。前記４
本の信号線中、２本の信号線は主局から従局への第１制
御信号CLKOUT及び第２制御信号STSOUTの送信用に使用す
ると共に、残りの２本の信号線は従局から主局への第３
制御信号CLKIN及び第４制御信号STSINの受信用に使用す
る。

主局と従局を決定するための同期フェーズを経た後、主
局から従局へのデータ伝送を開始する。同期フェーズ
は、第１乃至第４制御信号が同一の状態値に設定された
初期状態から、第１及び第２制御信号をともに状態変化
させる第１ステップと、第１ステップの実現を前提とし
て第３及び第４制御信号の何れか一方又は双方を状態変
化させる第２ステップと、第２ステップの実現を前提と
して第１及び第２制御信号の何れか一方をもとの状態に
戻す第３ステップと、第３ステップの実現を前提として
第３及び第４制御信号をもとの状態に戻す第４ステップ
とから構成され、第４ステップが実現されたときにのみ
伝送フェーズへ遷移する。

又、４本の制御信号線とデータバスで相互に接続された
一対の通信機器間でパラレルデータの双方向通信を行な
う場合、伝送フェーズにおいては、前記同期フェーズの
第４ステップ完了時の第１乃至第４制御信号の状態を初
期状態としてデータ伝送を開始すると共に、第１制御信
号CLKOUTを一定周期で状態変化させつつ、該第１制御信
号の状態変化を前提として第３制御信号CLKINを状態変
化せしめ、該第３制御信号の状態変化と同期してデータ
伝送を継続する。

更に又、４本の信号線で相互に接続された一対の通信機
器間でシリアルデータの双方向通信を行なう場合、伝送
フェーズでは、前記第２制御信号STSOUTの信号線をシリ
アルデータの伝送に使用して、前記同期フェーズの第４
ステップ完了時の第１乃至第４制御信号の状態を初期状
態としてデータ伝送を開始すると共に、第１制御信号CL
KOUTを一定周期で状態変化させつつ、該第１制御信号の
状態変化を前提として第３制御信号CLKINを状態変化せ
しめ、該第３制御信号の状態変化と同期してデータ伝送
を継続する。

（作用）同期フェーズにおいて、一方の通信局（主局）がデータ
を送出せんとする場合、第１ステップが実行され、これ
によって主局から従局へ主局宣言コマンドが送られるこ
とになる。従局がこのコマンドを承諾すると、第２ステ
ップが実行され、これによって主局は従局の承諾状態を
検知する。次に第３ステップが実行され、主局から従局
へ送信開始要求コマンドが送られることになる。従局が
このコマンドを承諾すると、第４ステップが実行され、
これによって主局は従局の受信準備完了状態を検知す
る。

コンテンションが発生した場合、或いは第１ステップか
ら第４ステップの実行の過程で同期不良が発生した場合
は、各制御信号が初期状態へ戻って、再度同期フェーズ
が実行され、コンテンションを解消する。

同期フェーズから伝送フェーズへ遷移する際は、同期フ
ェーズの完了時における各制御信号の状態をそのまま伝
送フェーズにおける初期状態とし、伝送フェーズへの遷
移と同時にシリアルデータ又はパラレルデータの伝送が
開始される。

伝送フェーズにおいては、第１制御信号CLKOUTと第３制
御信号CLKINとの２エッジハンドシェイクが行なわれ、
第１制御信号の状態値変化と同一周期でデータ伝送が行
なわれる。

また、伝送フェーズにおいては、第２制御信号STSOUT及
び第４制御信号STSINの双方が同一状態値に維持される
から、同期フェーズの４つのステップで形成される制御
信号パターンが伝送フェーズで出現することはなく、従
って確実なデータ伝送が保証される。

（発明の効果）本発明に係るデータ通信方式によれば、同期フェーズが
極めて単純な４つのステップで構成されているから、そ
の実行時間が短く、迅速な伝送フェーズへの移行が可能
である。

また、伝送フェーズでは、第１制御信号の状態変化と同
一周期でデータ伝送が行なわれるから、従来の４エッジ
ハンドシェイクを用いたデータ伝送に比べて伝送速度が
高速化される。

（実施例）以下、パラレルデータを伝送する第１実施例とシリアル
データを伝送する第２実施例につき、図面に沿って詳述
する。

尚、実施例は本発明を説明するためのものであって、特
許請求の範囲に記載の発明を限定し、或は範囲を減縮す
る様に解すべきではない。

〔第１実施例〕第１図は、本発明に係るデータ通信方式によって一対の
コンピュータシステム（１）（２）を結合した例を示し
ており、各コンピュータシステムは夫々、CPU（３）及
びメモリ（４）からなるコンピュータ本体と所定の通信
プロトコルを実行する通信制御回路（５）とから構成さ
れる。

両コンピュータシステム（１）（２）の通信制御回路
（５）（５）は４本の制御線と８ビットのデータバスDT
PORTを介して互いに連結されている。４本の制御線が接
続される端子は、主局宣言を表わす制御信号CLKOUT及び
STSOUTを出力すべき２つの出力端子と、従局承諾を表わ
す制御信号CLKIN及びSTSINが入力されるべき２つの入力
端子から構成される。

通信制御回路（５）は１チップLSIから形成され、第２
図に示す如くデータバスバッファ（６）、リード／ライ
トロジック（７）、コントロールロジック（８）及びデ
ータポート（９）の４つのブロックから構成される。デ
ータバスバッファ（６）は前記CPU（３）とのインター
フェースを司どるもので、リード／ライトロジック
（７）からのデータ方向制御信号及びENABLE信号によ
り、CPUと内部バスとの間のデータ交換、データ保持を
行なうものであり、これによって通信制御回路（５）と
CPU（３）の非同期な動作を可能としている。リード／
ライトロジック（７）は、CPU（３）による制御の下でC
PUからのデータD0〜D7をデータポート（９）を経てデー
タバスDTPORTへ送出し、或いは逆に取り込むことを目的
として、データバスバッファ（６）及びデータポート
（９）を制御するものである。データポート（９）は内
部バスと外部機器とのデータ交換、データ保持を行なう
ものであり、必要に応じて信号のレベル変換等を行な
う。

コントロールロジック（８）は、後述のアイドル、同期
及び伝送の３つのフェーズを管理制御するものであっ
て、第３図に示す様にフェーズコントロールユニット
（10）、カウンターユニット（11）及びバスコントロー
ルユニット（12）の３つのブロックから構成される。バ
スコントロールユニット（12）は信号のレベル変換、４
本の制御信号線の制御及びサンプリングを行なうもので
ある。フェーズコントロールユニット（10）は前記各フ
ェーズにおける通信制御、フェーズ間の移行制御のため
の一連の手続（第12図乃至第16図参照）を実行するもの
で、必要に応じてバスコントロールユニット（12）の制
御、カウンターユニット（11）の起動を行なう。カウン
ターユニット（11）は前記各フェーズのタイムアウト検
知のための時間監視を行なうものである。

伝送制御に際して形成される通信プロトコルは第４図
（ａ）（ｂ）に示す如く、アイドルフェーズ、同期フェ
ーズ、及び伝送フェーズの３つの基本フェーズで構成さ
れる。アイドルフェーズは、自局の送信要求がない場合
に相手局からの受信要求を監視する状態である。同期フ
ェーズは、主局（送信側）と従局（受信側）の決定をす
ると共に、その後の伝送フェーズにてデータを確実に通
信するための主局、従局間のタイミング調整を行なう状
態であり、両局ともアイドルフェーズにある状態から主
局が従局に受信依頼を通知することによって開始する。
伝送フェーズは２局間で取り決めた個数のデータフレー
ムを送受信するための状態で、同期フェーズにて前記タ
イミング調整が完了（以下、同期確立という）した後に
開始する。

第５図は、主局から従局へのデータ伝送（送信）、従局
から主局へのデータ伝送（受信）を行なう場合のフェー
ズ遷移を示している。アイドルフェーズにて受信要求が
出されると受信同期フェーズへ遷移し、送信要求が出さ
れると送信同期フェーズへ遷移する。受信或いは送信同
期フェーズにて同期不良が発生するとアイドルフェーズ
へ戻る。受信同期フェーズ或いは送信同期フェーズで同
期が確立すると、受信伝送フェーズ或いは送信伝送フェ
ーズへ遷移する。受信或いは送信伝送フェーズにて伝送
が終了し、又はタイムアウトが発生するとアイドルフェ
ーズへ戻る。これらのフェーズ遷移を実現するための手
続については後述する。

以下、アイドルフェーズ、同期フェーズ及び伝送フェー
ズにおける各制御信号の変化について説明する。

アイドルフェーズ第６図（ａ）中の1.の印で示す如く、自局は送信の意志
がない場合は制御信号CLKOUT及びSTSOUTをともに１に設
定し、その状態で外部からの基準クロックに同期したタ
イミングで相手局からの制御信号CLKIN及びSTSINの状態
を調査し、両方とも０でなければ相手局からの受信要求
もないと判断し、アイドルフェーズを継続する。図中の
2.の印で示す如くCLKIN及びSTSINがともに０となったと
きは、相手局からの受信要求の可能性があるため、受信
同期フェーズに遷移する。尚、第６図（ａ）にて括弧書
きの制御信号は相手局にとっての制御信号の種類を表わ
しており、以下の説明及び他の図においても同様とす
る。

又、自局からの送信要求がある場合は、第６図（ｂ）中
の2.の印で示す如く、CLKIN及びSTSINがともに１である
ことを前提に、CLKOUT及びSTSOUTをともに０に設定す
る。但し、CLKIN及びSTSINがともに１でない場合には、
STSOUTはハイインピーダンス状態を維持し（図示省
略）、データポート上での信号衝突を回避する。

同期フェーズ第７図中の1.の印で示す如く、従局（受信側）は受信状
態で制御信号（CLKIN）及び（STSIN）がともに０となる
のを待って、その確認応答として制御信号（CLKOUT）を
１、（STSOUT）を０とする。図中の2.に印で示す如く、
主局（送信側）は、CLKINが１であって且つSTSINが０に
移行したとき、受信側が伝送開始シーケンスを認識した
とみなして、CLKOUTを１、STSOUTを０に設定する。一定
時間内にCLKINが１、STSINが０にならない場合はアイド
ルフェーズに遷移する。更に図中の3.の印で示すよう
に、受信側は、（CLKIN）が１、（STSIN）が０となるの
を待って、伝送フェーズ移行準備完了通知の意味で（CL
KOUT）及び（STSOUT）をともに１に設定する。一定時間
内に上記の状態にならず、或いは他の状態を検出した場
合はアイドルフェーズへ遷移する。

尚、両局が同時に送信を開始せんとしてコンテンション
が発生し、タイムアウトとしてアイドルフェーズへ移行
した場合は、両局が同相同周期の基準クロックを使用す
るわけではないので、再度同期フェーズを実行すること
によってコンテンションは解消される。

上記同期フェーズは、４つの制御信号CLKOUT、STSOUT、
CLKIN及びSTSINの状態変化によるパターンマッチングと
して据えることが出来、所定のパターンマッチングが得
られたとき、同期が確立することになる。

又、４つの信号線のパターンには特別な意味が付与され
ている。即ち、第10図（ａ）（ｂ）に示す様にＩの時点
（アイドルフェーズ）からIIの時点（同期フェーズ）へ
の移行（第１ステップ）において、CLKOUT及びSTSOUTを
１から０に変化させることによって、主局宣言コマンド
が形成され、一方の局が主局宣言を為したことが表わさ
れる。次に、IIの時点からIIIの時点への移行（第２ス
テップ）において、（CLKOUT）を１に維持したまま、
（STSOUT）を１から０へ変化させることによって、従局
承諾ステータスが形成され、従局の承諾を表わす。更に
IIIの時点からIVの時点への移行（第３ステップ）にお
いて、STSOUTを０に維持したまま、CLKOUTを０から１へ
変化させることによって、送信開始要求コマンドが形成
され、主局が送信開始を要求したことが表わされる。更
に又、IVの時点からＶの時点への移行（第４ステップ）
において、（CLKOUT）を１に維持したまま、（STSOUT）
を０から１に変化させることによって、従局準備完了ス
テータスが形成され、従局の受信準備完了（同期確立）
を表わすのである。

前記コマンド及びステータスは、夫々２つの制御信号か
ら形成されているから、制御線の電気特性によってスレ
ッショルドレベルに達するまでの時間に差が生じた場合
にも、誤認による事故は効果的に防止される。

又、主局宣言コマンド及び従局承諸ステータスのみなら
ず、送信開始要求コマンド及び受信準備完了ステータス
の形成によって同期確立が達成されているから、コンテ
ンションが発生した場合にも誤認によるデータ伝送は確
実に防止されることになる。

尚、同期フェーズにおける４つの制御信号の同期パター
ンとしては、第10図（ａ）（ｂ）に示すものを含めて原
理的には36種類あり得るが、初期条件値及び終了条件値
を考慮し、更に後述の伝送フェーズにおいて出現する可
能性のないパターンを選定する必要がある。この条件を
満たすパターンとしては、第10図（ａ）（ｂ）に示すも
の以外に、第11図（ａ）（ｂ）に示すパターンが採用可
能である。

伝送フェーズデータの伝送は第８図に示す如く主局（送信側）が送出
する制御信号CLKOUTと従局（受信側）が送出する制御信
号CLKINのハンドシェイクに同期して行なわれる。

同期フェーズを正常に通過して、制御信号CLKIN及びSTS
INがともに１となって伝送開始条件が整うと、図中の1.
に示す様に、送信側はCLKOUTを０に設定すると共に、DT
PORTに該当ビットを出力する。受信側は同図の2.に示す
様に（CLKIN）が０となるのを待って、（DTPORT）から
該当ビットを取り出し、（CLKOUT）を０に設定する。送
信側は、3.に示す様にCLKINが０となるのを待って、CLK
OUTを１に設定すると共に、DTPORTに該当ビットを出力
する。受信側は、4.に示す様に（CLKIN）が１となるの
を待って、（DTPORT）から該当ビットを取り出し、（CL
KOUT）を１に設定する。以上のシーケンスを繰返すこと
によって次々とデータが伝送されるのである。この過程
で、送信側は、5.に示す様にSTSINが０に変化したと
き、送信アボートとする。受信側は、6.に示す様に（ST
SIN）が１になったとき、相手の送信完了とみなす。

第９図は、上記のアイドルフェーズから同期フェーズを
経て、主局から従局への伝送フェーズへ遷移し、更に同
期フェーズを経て従局から主局への伝送フェーズへ至る
一連のシーケンスを示している。図示の如く、制御信号
の状態変化の僅か２周期で同期が確立し、その後の伝送
フェーズへの移行は淀みなく行なわれ、然も伝送フェー
ズにおけるデータ伝送は制御信号の状態変化周期と同一
の周期で行なわれており、極めて高速のデータ伝送が実
現がされている。

以下、第13図乃至第17図のフローチャートに沿って第３
図のフェーズコントロールユニット（10）に登録されて
いる手続について説明する。

第12図に示す様にアイドルフェーズでは、CPUからの信
号が送信要求か否か判断（15）し、YESであれば送信同
期フェーズへ遷移し、NOの場合は、CLKOUT及びSTSOUTが
ともに０か否か判断（16）する。NOの場合は前記判断
（15）に戻り、YESの場合は受信同期フェーズへ遷移す
る。

送信同期フェーズにおいては、第13図に示す様にステー
ト監視タイマーをスタートした後、該タイマーのタイム
アップを監視しつつ、CLKIN及びSTSINがともに１である
か否かを判断（17）し、YESの場合は、CLKOUT及びSTSOU
Tをともに０に設定する。その後、ステート監視タイマ
ーによるタイムアップを監視しつつ、CLKINが１でSTSIN
が０であるか否かを判断（18）し、YESの場合はCLKOUT
を１、STSOUTを０に設定する。更にステート監視タイマ
ーによるタイムアップを監視しつつ、CLKIN、STSINとも
に１か否かを判断（19）し、YESの場合は送信伝送フェ
ーズへ移行する。

一方、受信同期フェーズに於いては、第14図に示す如く
ステート監視タイマーによるタイムアップを監視しつ
つ、（CLKIN）、（STSIN）ともに０か否かを判断（20）
し、YESの場合は（CLKOUT）を１、（STSOUT）を０とす
る。次にステート監視タイマーによるタイムアップを監
視しつつ、（CLKIN）が１で（STSIN）が０か否かを判断
（21）し、YESの場合は（CLKOUT）、（STSOUT）をとも
に１とした後、受信伝送フェーズへ遷移する。

第15図の如く送信伝送フェーズ１では、ステート監視タ
イマーによるタイムアップを監視しつつ、CLKIN、STSIN
がともに１であるか否かを判断（22）し、YESの場合は
データ送出後、CLKOUT、STSOUTを０に設定する。その
後、送信伝送フェーズ２では、タイムアップ監視の下、
CLKINが０、STSINが１か否かを判断（23）し、YESの場
合はデータ送出後、CLKOUTを１、STSOUTを０に設定した
後、タイムアップ監視の下における前記判断（22）に戻
る。

一方、受信伝送フェーズ１では第16図の如く、タイムア
ップ監視の下、（CLKIN）、（STSIN）がともに０である
か否かを判断（24）し、YESの場合はデータ取込み後、
（CLKOUT）を０、（STSOUT）を１に設定する。その後、
受信伝送フェーズ２では、タイムアップ監視の下、（CL
KIN）が１、（STSIN）が０か否かを判断（25）し、YES
の場合はデータ取込み後、（CLKOUT）、（STSOUT）をと
もに１に設定した後、タイムアップ監視の下における前
記判断（24）に戻る。

以上の手続によって第５図に示すフェーズ遷移及び各フ
ェーズにおける動作が実現されることになる。

〔第２実施例〕本実施例は、第17図に示す如く一対の通信制御回路（5
0）（50）を連結する４本の制御信号線CLKOUT、CLKIN、
STSOUT及びSTSINによる同期確立の後、１本の信号線STS
OUT（STSIN）をデータ線として利用して、16ビットを１
フレームとするシリアルデータの伝送を行なうものであ
る。尚、本実施例では、前記第１実施例とは信号状態値
“1"と“0"の論理関係が逆に設定されている。

ハードウエアの構成は第１実施例と略同一であるが、シ
リアル伝送であるから、第２図に示すデータポート
（９）は不要である。

アイドルフェーズ及び同期フェーズは、論理関係が逆で
あることを除いて前記第１実施例における第６図（ａ）
（ｂ）及び第７図に示すシーケンスと全く同一のシーケ
ンスが実行される。

例えば同期フェーズでは第18図に示す如く、送信側がCL
KOUT及びSTSOUTを０に設定した後、図中の1.に示す様に
CKLIN及びSTSINがともに０であるこを確認して、CLKOUT
及びSTSOUTがともに１に設定する。次に受信側は（CLKI
N）及び（STSIN）がともに１となるのを待って、図中2.
の様に確認応答として（CLKOUT）及び（STSOUT）を１に
設定する。その後、送信側は、CLKIN及びSTSINがとも１
に移行したとき、受信側が伝送開始シーケンスを認識し
たとみなし、CLKOUT及びSTSOUTを１に設定する。一定時
間経過しても変化がなければ回線断とみなす。又、CLKI
N及びSTSINがともに１とならず、他の状態となった場合
はプロトコルエラーであると判断して、アイドルフェー
ズに移行する。更に、受信側は、（CLKIN）が０、（STS
IN）が１となるのを待って、伝送フェーズ移行準備完了
通知の意味で（CLKOUT）、（STSOUT）をともに０に設定
するのである。

データ伝送フェーズでは第１実施例とは異なるシーケン
スが実行される。ビット伝送は、第19図に示す如く送信
側が送出するCLKOUTと受信側が送出するCLKINのハンド
シェイクに同期して行なわれ、偶数ビットはCLKOUTの立
上りに、奇数ビットは立下りに同期して転送される。

CLKIN、STSINがともに０となって伝送開始条件が整う
と、送信側は、CLKINが０となるのを待って、CLKOUTを
１に設定すると共に、STSOUTに該当ビットを出力する。
受信側は（CLKIN）が１となるのを待って、（STSIN）か
ら該当ビットを取り出し、（CLKOUT）を１に設定する。
次に送信側はCLKINが１となるのを待って、CLKOUTを０
に設定すると共に、STSOUTに該当ビットを出力する。更
に受信側は、（CLKIN）が０となるのを待って、（STSI
N）から該当ビットを取り出し、（CLKOUT）を０に設定
する。受信側の信号（STSOUT）は１フレームの受信開始
時点で１に設定し、受信終了で０に設定する。

第20図は、上記のシーケンスに従ってアイドルフェーズ
から同期フェーズを経て伝送フェーズへ至り、更に同期
フェーズへ遷移している信号例を示している。前記第１
実施例と同様に、制御信号の僅か２周期で同期が確立
し、その後の伝送フェーズへの移行は淀みなく行なわ
れ、然も伝送フェーズにおけるデータ伝送は、制御信号
の状態変化周期と同一の周期で行なわれ、極めて高速
（例えば60Kbps）のデータ伝送が実現がされている。

本実施例において前記フェーズコントロールユニット
（10）に登録されている手続は、同期フェーズでは第13
図及び第14図の示すものと同じである。以下、第21図及
び第22図に沿って伝送フェーズにおける手続について説
明する。

第21図に示す様に送信伝送フェーズ１では、ステート監
視タイマーによるタイムアップを監視しつつ、CLKIN、S
TSINがともに１であるか否かを判断（26）し、YESの場
合はSTSOUTにデータ送出後、CLKOUTを０に設定する。そ
の後、送信伝送フェーズ２では、タイムアップ監視の
下、CLKINが０、STSINが１か否かを判断（27）し、YES
の場合はSTSOUTにデータを送出し、CLKOUTを10に設定し
た後、タイムアップ監視の下における前記判断（26）に
戻る。

一方、受信伝送フェーズ１では第22図の如く、タイムア
ップ監視の下、（CLKIN）が０であるか否かを判断（2
8）し、YESの場合は（STSOUT）からデータを取り込んだ
後、（CLKOUT）を０に設定する。その後、受信伝送フェ
ーズ２では、タイムアップ監視の下、（CLKIN）が１か
否かを判断（29）し、YESの場合は（STSOUT）からデー
タを取り込み、（CLKOUT）を１に設定した後、タイムア
ップ監視の下における前記判断（28）に戻る。

以上の手続の実行によって第５図に示すフェーズ遷移、
前述の各フェーズにおけるデータ通信が実現されるので
ある。尚、第１実施例と同様に同期フェーズの信号パタ
ーンは伝送フェーズにおいて発生することはなく、従っ
てデータ伝送中に誤動作を起こすことはない。

上記データ通信方式に於いては、主局宣言から従局承
諾、主局の送信開始要求を経て従局の受信準備完了に至
るまでの一連のシーケンスが極めて単純であるから、そ
のシーケンスの実行時間が従来に比べて大きく短縮され
るばかりでなく、シーケンスの実行を論理回路で実現す
る場合、回路構成が簡易となる。

又、データ伝送の際に２エッジハンドシェイクを採用す
ることによって、制御信号の周期とデータの伝送周期を
同一としているから、高速のデータ伝送が可能である。

上記実施例の説明は、本発明を説明するためのものであ
って、特許請求の範囲に記載の発明を限定し、或は範囲
を減縮する様に解すべきではない。又、本発明の各部構
成は上記実施例に限らず、特許請求の範囲に記載の技術
的範囲内で種々の変形が可能であることは勿論である。

例えば第12図乃至第16図、第21図及び第22図に示す手続
はソフトウエアで実現しているが、これをハードウエア
で実現することも可能である。

【図面の簡単な説明】

第１図乃至第16図は本発明をパラレル伝送に実施した例
を示し、第１図は全体の機器構成を示すブロック図、第
２図は通信制御回路の構成を示すブロック図、第３図は
コントロールロジックの回路構成を示すブロック図、第
４図はフェーズの移行を示すタイムチャート、第５図は
各フェーズ間の遷移図、第６図（ａ）及び（ｂ）はアイ
ドルフェーズにおける信号の変化を示すタイムチャー
ト、第７図は同期フェーズにおける信号の変化を示すタ
イムチャート、第８図は伝送フェーズにおける信号の変
化を示すタイムチャート、第９図はアイドルフェーズか
ら伝送フェーズへ至る信号の変化を示すタイムチャー
ト、第10図（ａ）は同期フェーズにおける信号の状態値
の変化を示すタイムチャート、第10図（ｂ）は同上の変
化を表わす図表、第11図（ａ）は第10図（ａ）に対応す
る他の状態値変化例を示すタイムチャート、第11図
（ｂ）は同上の変化例を表わす図表、第12図乃至第16図
は各フェーズにおける動作を費用わすフローチャート、
第17図乃至第22図は本発明をシリアル伝送に実施した例
を示し、第17図は信号線の構成を説明するブロック図、
第18図は同期フェーズにおける信号の変化を示すタイム
チャート、第19図は伝送フェーズにおける信号の変化を
示すタイムチャート、第20図はアイドルフェーズから伝
送フェーズへ至る信号の変化を示すタイムチャート、第
21図及び第22図は伝送フェーズにおける動作を示すフロ
ーチャート、第23図及び第24図は従来方式における信号
の変化を示すタイムチャートである。（１）（２）……コンピュータシステム（５）（50）……通信制御回路 CLKOUT、CLKIN、STSOUT、STSIN……制御信号

Claims

【特許請求の範囲】

【請求項１】少なくとも４本の信号線で相互に接続され
た一対の通信機器間で、任意の一方の機器が送信側の主
局、他方の機器が受信側の従局となって、双方向のデー
タ通信を行なう方式であって、前記４本の信号線中、２
本の信号線は主局から従局への第１制御信号CLKOUT及び
第２制御信号STSOUTの送信用に使用すると供に、残りの
２本の信号線は従局から主局への第３制御信号CLKIN及
び第４制御信号STSINの受信用に使用し、主局と従局を
決定するための同期フェーズを経た後、主局から従局へ
のデータ伝送を開始し、同期フェーズは、第１乃至第４
制御信号が同一の状態値に設定された初期状態から、第
１及び第２制御信号をともに状態変化させる第１ステッ
プと、第１ステップの実現を前提として第３及び第４制
御信号の何れか一方又は双方を状態変化させる第２ステ
ップと、第２ステップの実現を前提として第１及び第２
制御信号の何れか一方をもとの状態に戻す第３ステップ
と、第３ステップの実現を前提として第３及び第４制御
信号をもとの状態に戻す第４ステップとから構成され、
第４ステップが実現されたときにのみ伝送フェーズへ遷
移することを特徴とするデータ通信方式。
【請求項２】４本の制御信号線とデータバスで相互に接
続された一対の通信機器間で、任意の一方の機器が送信
側の主局、他方の機器が受信側の従局となって、パラレ
ルデータの双方向通信を行なう方式であって、前記４本
の制御信号線中、２本の信号線は主局から従局への第１
制御信号CLKOUT及び第２制御信号STSOUTの送信用に使用
すると共に、残りの２本の信号線は従局から主局への第
３制御信号CLKIN及び第４制御信号STSINの受信用に使用
し、主局と従局を決定するための同期フェーズを経た
後、主局から従局へデータを伝送する伝送フェーズへ遷
移し、同期フェーズは、第１乃至第４制御信号が同一の
状態値に設定された初期状態から、第１及び第２制御信
号をともに状態変化させる第１ステップと、第１ステッ
プの実現を前提として第３及び第４制御信号の何れか一
方又は双方を状態変化させる第２ステップと、第２ステ
ップの実現を前提として第１及び第２制御信号の何れか
一方をもとの状態に戻す第３ステップと、第３ステップ
の実現を前提として第３及び第４制御信号をもとの状態
に戻す第４ステップとから構成され、第４ステップが実
現されたときにのみ伝送フェーズへ遷移し、伝送フェー
ズにおいては、前記同期フェーズの第４ステップ完了時
の第１乃至第４制御信号の状態を初期状態としてデータ
伝送を開始すると共に、第１制御信号CLKOUTを一定周期
で状態変化させつつ、該第１制御信号の状態変化を前提
として第３制御信号CLKINを状態変化せしめ、該第３制
御信号の状態変化と同期してデータ伝送を継続すること
を特徴とするデータ通信方式。
【請求項３】４本の信号線で相互に接続された一対の通
信機器間で、任意の一方の機器が送信側の主局、他方の
機器が受信側の従局となって、シリアルデータの双方向
通信を行なう方式であって、主局と従局を決定するため
の同期フェーズを経た後、主局から従局へデータを伝送
する伝送フェーズへ遷移し、同期フェーズでは、前記４
本の信号線中、２本の信号線は主局から従局への第１制
御信号CLKOUT及び第２制御信号STSOUTの送信用に使用す
ると共に、残りの２本の信号線は従局から主局への第３
制御信号CLKIN及び第４制御信号STSINの受信用に使用
し、伝送フェーズでは、前記第２制御信号STSOUTの信号
線をシリアルデータの伝送に使用し、同期フェーズは、
第１乃至第４制御信号が同一の状態値に設定された初期
状態から、第１及び第２制御信号をともに状態変化させ
る第１ステップと、第１ステップの実現を前提として第
３及び第４制御信号の何れか一方又は双方を状態変化さ
せる第２ステップと、第２ステップの実現を前提として
第１及び第２制御信号の何れか一方をもとの状態に戻す
第３ステップと、第３ステップの実現を前提として第３
及び第４制御信号をもとの状態に戻す第４ステップとか
ら構成され、第４ステップが実現されたときにのみ伝送
フェーズへ遷移し、伝送フェーズにおいては、前記同期
フェーズの第４ステップ完了時の第１乃至第４制御信号
の状態を初期状態としてデータ伝送を開始すると共に、
第１制御信号CLKOUTを一定周期で状態変化させつつ、該
第１制御信号の状態変化を前提として第３制御信号CLKI
Nを状態変化せしめ、該第３制御信号の状態変化と同期
してデータ伝送を継続することを特徴とするデータ通信
方式。