JPH03214079A - Icの入力スレショルド測定装置 - Google Patents

Icの入力スレショルド測定装置

Info

Publication number
JPH03214079A
JPH03214079A JP2009345A JP934590A JPH03214079A JP H03214079 A JPH03214079 A JP H03214079A JP 2009345 A JP2009345 A JP 2009345A JP 934590 A JP934590 A JP 934590A JP H03214079 A JPH03214079 A JP H03214079A
Authority
JP
Japan
Prior art keywords
circuit
voltage
input
current
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009345A
Other languages
English (en)
Other versions
JP2598710B2 (ja
Inventor
Yoshihiko Ito
仁彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009345A priority Critical patent/JP2598710B2/ja
Publication of JPH03214079A publication Critical patent/JPH03214079A/ja
Application granted granted Critical
Publication of JP2598710B2 publication Critical patent/JP2598710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ICの入力スレショルド(しきい値)測定
装置に関し、詳しくは、大力バッファ等を有するICに
おいて、ICが動作するために必要な入力信−すのレベ
ルとしての大カスレンヨルド電圧に対する測定精度を向
トさせることができるような大力スレショルド測定装置
に関する。
[従来の技術] 従来の大力スレショルド測定方式としては、例えば、ス
レショルド電L1より高い電圧のパルスをICの入力に
加え、その電圧を所定の周期でスレシHルド電圧に近づ
けるように漸次変化させていき、ICの出力側に所定の
レベルのパルスが発生するときの入力端のパルスの電1
1値をスレシHルド電圧として測定するものである。こ
の場合、出力側のパルスの発生は、出力側がHIGHレ
ベル(以ド“H”)からLOWレベル(以ドし”)に変
わる点、あるいは &lL”から“H″に変わる点を検
出することで行われる。
なお、このような出力側の状態の検出は、通常、ストロ
ーブパルスを所定の周期でい(つも発生して出力の状態
をデジタル値で得る、いわゆるバイナリ−サーチにより
行われるために、端rごとの検出となる。
[解決しようとする課題] この種の装置にあっては、入力端に加えられる電圧が段
階的に決定されているので、その段階の間の電圧値のス
レショルド電圧は測定できない。
したがって、測定精度は、その段階数で決定され、比較
的粗いので製品歩留りが低ドする欠点がある。
この場合、測定精度を]−げるためには入力側に加えら
れる電j1の段階を細かく採ればよいが、段階を細かく
採ると所定の周期で発生する入力端の、<ルス発生時間
を長(しなければならず、71tll定に時間がかかる
また、出力側が“H”から“L”あるいは“L″から“
H”へ変化する状態の検出は、所定の入力と出力との関
係で決定される出力端rに対応して行われる関係から出
力fA J’が多くなればそれだけ測定時間がかかり、
/l1ll定対象のICによっては、入力と出力とのタ
イミング関係を把握して?I11定することが必要であ
って、タイミング関係の設定も行わなければならない。
しかも、出力側が“H”から14L”に変わるものと、
“′L”から“H”に変わるものとは、出力端rピンに
応じて決定されるため、製品の種類(機種)ごとに内部
回路を検討してそのいずれであるかを出力ビンごとに決
定してから測定することも必要になる。
この発明は、このような従来技術の問題点を解決するも
のであって、大力スレショルド測定の精度を1・、げ、
かつ、端rの出力杖暢を調査しなくてもスレショルド測
定ができるICの大力スレッシュホールド測定装置を提
供することを目的とする。
[課題を解決するためのF段] このような11的を達成するためのこの発明の構成は、
時間の経過とともに漸次1−gIf、シ、その後漸次ド
降するアナログのスイープ電圧を発生してICの入力端
r・に供給するスイープ電圧発生回路と、ICの電源端
rに流れる電流が所定のレベルを越えたことを検出する
検出回路と、この検出回路の検出信号に応じてその時点
でのスイープ電圧発生回路のスイープ電圧を1l11定
する電11−測定回路とを備えるものである。
[作用] このように漸次15r、 L 、その後漸次下降するア
ナログスイープ電圧をICの入力端rに加えていき、I
Cの電源端子に流れる電流を監視するようにしているの
で、この監視により内部回路が動作したか否かを検出で
き、内部回路が動作したという点において検出時点のス
イープ電圧を入力におけるスレショルド電圧とみること
ができる。
このような測定方式にあっては、入力端のスイープ電圧
がアナログ値で1−シ?、降ドするものであるので/l
1ll定精度を向にさせることができ、動作状態の検出
が電源端子に流れる電流を監視することによっているの
で入力と出力のタイミング関係の把握や各出力端rの出
力状帳の調査や検討が不要になり、どの端rの人出力関
係についても同・の測定条件で測定することができて、
大カスレシイルド測定を効率的に行うことができる。
[実施例] 以ド、この発明の一実施例について図面を参照して詳細
に説明する。
第1図は、この発明を適用したICの大カスレノシュホ
ールド測定装置のブロック図であり、第2図は、その測
定状態における動作の説明図である。
第1図において、1は、スイープ電圧発生回路であり、
ROM2と1〕/A変換回路(f)/A)3、そしてR
OM2をアクセスする制御回路4等から構成されていて
、第2図にlI(すように、その両端においてl−91
,L 、  ド降するランプ電圧特性を持つ山型(漸次
−ヒシrル、その後漸次ド降する)のアナログスイープ
電圧波形Sを時間の経過に応じて所定の速度で発生する
ROM2は、このアナログスイープ電圧波形Sを発生す
る変換前のデジタルデータの各時刻に対応する値が各ア
ドレスに対応して順次記憶されている。側御回路4は、
クロック発生回路とプログラムカウンタ等で構成され、
ROM2をアクセスするアドレスを発生してそのアドレ
スによりROM2をアクセスするとともにクロックに対
応してアクセスアドレス値を順次インクリメントするこ
とで各アドレスからクロックの周期を単位とじた時間で
時間経過とともに順次アナログ変換rTilのデジタル
データ値を読出し、それを1) / A変換回路3に加
える。その結果として時間の経過とともに変化するアナ
ログスイープ電圧波形Sが1)/A変換回路3から出力
される。また、制御回路4は、スイープ停止1・信シン
を後述するピーク電流検出回路8から受けるとクロック
発生回路から受けるクロックによるアドレスカウンタの
インクリメントを市める。このことで停止1・された位
置のアドレスにおいてROM2のアドレスがクロック対
応にアクセスされ続け、その位置のデジタルデータがA
l1)変換回路3に送出され続けてスイープ停車信号を
受けた時点のアナログ電1[値がスィーブ電圧発生回路
lから出力され続ける。このようなスィーブ電圧発生回
路1の信1)・出力は、スイッチ回路5を介して測定対
象となるI C(1,)UT) 6の入力端rの1つI
Nに入力される。
スイッチ回路5は、切換スイッチであって。スイ・ノチ
切換t’< ’Jをピーク電流検出回路8から受けると
スィーブ電圧発生回路1の出力を電月値11111定回
路7側に入力させる切換えを行う。
1) U T 8は、CMO8あるいはASIC等のよ
うに、内部に大カバソファ等を構成するインバータなど
が入力端f’(IN)に接続された回路として設けられ
ている回路であって、その入力漬けを受けて動作する動
作にはスレショルド電圧があるものである。VDDは、
1)UT8の電源端rであって、I)UT6は、この端
rにピーク電流検出回路8を介して電源回路8から電圧
値+VDDの電力の供給を受ける。
ピーク電流検出回路8は、いわゆる、比較回路からなる
電流レベル検出回路であって、電源回路9からI) U
 T 8の電源端J’VDDに流入する静市消費電流■
DDが所定の比較基望レベルITH(第2図参照)を越
えたときに検出信号を発生し、それをスィーブ停止]・
、信シ月)としてスィーブ電11゛発牛回路1に送出1
−1また、それをスイッチ回路5に切換信号として加え
る。さらにそれをAtl+定制御回路lOにピーク検出
(、:号として送出する。
Al11定制御回路10は、スィーブ電圧発生回路lの
起動を行い、電1F・値測定回路7から得られる測定電
圧値を表、1(する処理等を行う装置全体の制御回路で
あって、マイクロプロセッサとメモリ、そして測定結果
を表7バする人事装置等を備えている。
これは、ピーク電流検出回路8からピーク検出化5〕を
受けたときに、その後の所定のタイミングで七汁値測定
回路7から測定された結果の電圧値を採取する。
次に、このような構成の大カスレシイルド測定装置の全
体的な動作を第2図に従って説明する。
まず、オペレータの1llll定開始の操作に応じてt
−1定制御回路10は、起動信りをスィーブ電11発生
回路1に送出し、スイープ電圧発生回路1が第2図のア
ナログスィーブ電11波形Sをその時間の経過とともに
発生していき、それに従ってl) U T 6の入力端
子VIN(第2図のアナログスイープ電11波形Sのあ
る時刻での入力端J’−INに入力される電11値)が
順次直線的に1・、hlL、、ていく。ある電圧値のと
ころまでそれがトシ/4してI) tJ T 6の入力
回路の大カスレンゴルド電圧を越える、と、4二の入力
をパ是ける内部回路が動作する。このとき、内部回路の
動作に応じて、例えば、CMO5等のICでは、動作電
流として過渡的に電流が流れ、それが第2図のピークを
持つ電流IDDの特性グラフPとして現れる。
この静11−消費電流値IDCをピーク電流検出回路8
で監視し、静11・消費電流(+1’[IDDがその比
較基型電流レベルITHを越えたときには、I)[JT
6の内部の入力バノフr等を構成するインバータなどが
反転動作をしたときに相当する。そして、これは、人カ
スレジdルドを越えたことを、α味する。そこで、この
ときにピーク電流検出回路8からピーク検出信号が時刻
TI の時点で発生する。それをスィーブ停市信ジノ・
として骨けたスィーブ電11:発牛回路lは、スィーブ
を停iL、 シ、そのときの電圧値がスイッチ回路5を
介して電IF値測定回路7により測定される。これは、
検出イハシ月)を受けた7!$1定制御量制御0に測定
結果として取り込まれる。
この時点で測定制御回路lOは、スィーブ電ハ発生回路
lにクロック停止1−1信S)を解除する制御イ。
−)を送出する。その結果、スイープ電圧発生回路lは
s +Il:びスイープを開始して、スィーブ電圧は、
第2図に示されるように、やがて・定植になり、その後
、降ドするランプ電圧となる。この降ド過程において入
力スレショルド電圧よりスイープ電圧が降ドしたときに
s +1び、この電圧を受ける入力に関係するインバー
タなどが反転動作をし、このときも静IL消費電流10
0が流れる。その結果、この時点でもピーク電流検出回
路8からピーク検出信5月〕が峙刻T2の時点で発t1
ルで、それによりスイープ電圧発生回路lは、スイープ
を停+L L、そのときの電11−値が電圧値測定回路
7により測定され、それが測定制御回路10に7111
定結果として取り込まれる。
この時点で測定制御回路lOは、得た測定値をその表1
1(装置に測定結果として表示し、スイープ電圧発生回
路lの動作を停+)−させる。
なお、ピーク電流値検出回路8の比較基をとなる電流レ
ベルITHは外部から調整可能であって、1) U T
 8の特性に応じて選択される。
以りのようにすることにより、入力スレショルド電圧を
得ることができ、この場合にI) U T 8の入力に
加えられる電圧値がアナログ電圧値であるので、入力ス
レショルド電圧がスイープ電圧発生回路lで発生する電
圧精度において階段的なものとしてではなく測定するこ
とがiiJ能である。しかも、この場合には、出力の状
態をストローブパルスに応じて検出するバイナリ−サー
チによらないので、ストローブパルスの測定周期に影響
されることはない。したがって、短時間で、かつ、測定
精度が高く、安定した測定ができる。なお、スイープ電
圧のアナログ値の精度は、ROM2に記憶するデータと
1)/A変換回路3の精度により決定できる。
以I―、説明してきたが、この実施例では、ROMと1
) / A変換回路を用いてスイープ電圧発生回路でア
ナログ電II:を発生させているが、この回路は、この
ような実施例に限定されるものではな(、コンデンサ等
を用いたランプ電圧発生回路によって直接アナログ電圧
を発生させるようなものであっでもよい。
また、実施例では、静11二電流のピークを検出したと
きにスイープ電圧発生装置のスイープを停tLするよう
にしているが、ピーク検出信りに応じてスイープ電圧発
生装置のそのときの出力電圧値をサンプルホールドする
ことで得るようにすれば、必ずしもスイープを停止1−
させなくてもよい。
[発明の効果] 以りの説明から理解できるように、この発明にあっては
、入力端のスイープ電圧がアナログ値で1tシ11降ド
するものであるので測定精度を向I−させることができ
、動作状態の検出が電源端rに流れる電流を監視するこ
とによっているので入力と出力のタイミング関係の把握
や各出力端rの出力状態の調査や検討が革装になり、ど
の端rの人出力関係についても同一・の測定条件で測定
することができるので入力スレショルド測定を効率的に
行うことができる。
4、図面のfm ’l’−な説明 第1図は、この発明を適用したICの大力スレッシュホ
ールド値測定装置のブロック図、第2図は、その瀾定杖
態における動作の説明図である。
l・・・スイープ電圧発生回路、2・・・ROM。
3・・・I) / A変換回路、4・・・制御回路、5
・・・I C(1)UT) 、8・・・スイッチ回路、
7・・・電圧値測定回路、8・・・ピーク電流検出回路
、9・・・電源回路、lO・・・測定制御回路。

Claims (1)

    【特許請求の範囲】
  1. (1)入力側にスレショルド特性を有する回路を持つI
    Cに対してその入力スレショルド電圧を測定する測定装
    置において、時間の経過とともに漸次を昇し、その後漸
    次下降するアナログのスイープ電圧を発生して前記IC
    の入力端子に供給するスイープ電圧発生回路と、前記I
    Cの電源端子に流れる電流が所定のレベルを越えたこと
    を検出する検出回路と、この検出回路の検出信号に応じ
    てその時点での前記スイープ電圧発生回路のスイープ電
    圧を測定する電圧測定回路とを備えることを特徴とする
    ICの入力スレショルド測定装置。
JP2009345A 1990-01-18 1990-01-18 Icの入力スレショルド測定装置 Expired - Fee Related JP2598710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009345A JP2598710B2 (ja) 1990-01-18 1990-01-18 Icの入力スレショルド測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009345A JP2598710B2 (ja) 1990-01-18 1990-01-18 Icの入力スレショルド測定装置

Publications (2)

Publication Number Publication Date
JPH03214079A true JPH03214079A (ja) 1991-09-19
JP2598710B2 JP2598710B2 (ja) 1997-04-09

Family

ID=11717884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009345A Expired - Fee Related JP2598710B2 (ja) 1990-01-18 1990-01-18 Icの入力スレショルド測定装置

Country Status (1)

Country Link
JP (1) JP2598710B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633599A (en) * 1994-07-29 1997-05-27 Nec Corporation Semiconductor integrated circuit with a test circuit for input buffer threshold
JP2006220504A (ja) * 2005-02-09 2006-08-24 Seiko Instruments Inc 半導体集積回路の検査方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5047570A (ja) * 1973-08-25 1975-04-28
JPS61102972U (ja) * 1984-12-13 1986-07-01

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5047570A (ja) * 1973-08-25 1975-04-28
JPS61102972U (ja) * 1984-12-13 1986-07-01

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633599A (en) * 1994-07-29 1997-05-27 Nec Corporation Semiconductor integrated circuit with a test circuit for input buffer threshold
JP2006220504A (ja) * 2005-02-09 2006-08-24 Seiko Instruments Inc 半導体集積回路の検査方法

Also Published As

Publication number Publication date
JP2598710B2 (ja) 1997-04-09

Similar Documents

Publication Publication Date Title
KR100499849B1 (ko) 반도체 테스트 시스템용 전원 전류 측정 유닛
US7336088B2 (en) Method and apparatus for determining IDDQ
JPS6117080B2 (ja)
JPS58502109A (ja) 絶縁抵抗アナライザ装置及び使用方法
US4795966A (en) Method and apparatus for measuring the equivalent series resistances of a capacitor
JP4970640B2 (ja) スクリーニング方法、スクリーニング装置及び記録媒体
JPH03214079A (ja) Icの入力スレショルド測定装置
CN112345992A (zh) 一种脉冲电流法局部放电复合参量的校准方法及系统
JPH03176678A (ja) Icテスタのac評価方法
JP3092590B2 (ja) 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体
US6949946B1 (en) Integrated semiconductor circuit and method for functional testing of pad cells
JP3516778B2 (ja) 半導体試験装置における周波数測定方法
JPH09297158A (ja) コンデンサ試験方法及び試験装置
Chiampi et al. Calibration of partial discharge measuring systems by a reference impulse charge generator
GB2058366A (en) Improvements in or Relating to the Testing of Integrated Circuits
JP2959174B2 (ja) 集積回路
JPH073352Y2 (ja) 波形制御機能を有する交流電圧源を備えた測定装置
JPH04190175A (ja) Ic試験装置
JP2004342161A (ja) 半導体試験装置および方法
JPH06103335B2 (ja) 回路基板検査方法
JPH0367182A (ja) 電力量誤差測定装置
JPH04184278A (ja) Ic試験装置
JPS5855872A (ja) 電子回路試験器
JPH04236360A (ja) 高調波測定装置
van den Bergh IEC1000-4-7 Defines EMC Testing Methods for Harmonic Currents Analysis Per IEC1000-3-2

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees