JPH03214080A - Evaluating system for lsi device - Google Patents

Evaluating system for lsi device

Info

Publication number
JPH03214080A
JPH03214080A JP2010177A JP1017790A JPH03214080A JP H03214080 A JPH03214080 A JP H03214080A JP 2010177 A JP2010177 A JP 2010177A JP 1017790 A JP1017790 A JP 1017790A JP H03214080 A JPH03214080 A JP H03214080A
Authority
JP
Japan
Prior art keywords
analysis
graph
data
tester
results
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010177A
Other languages
Japanese (ja)
Inventor
Yoshinobu Kiyoi
清井 栄信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010177A priority Critical patent/JPH03214080A/en
Publication of JPH03214080A publication Critical patent/JPH03214080A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To compare results of actual measurement with results of analysis by storing results of analysis on a change in internal voltage of an LSI device obtained by a moderate analysis of a circuit simulation to output them at optional time intervals. CONSTITUTION:After converted into digital from analog, a voltage data measured with a EB tester 10 is stored into a section 20 for storing results of actual measurement. Numerical data thus stored is converted 30 to a graph to be outputted as graph file 40. Voltage characteristic at points of a wire undergoes a transient analysis pertaining to a designing circuit to an LSI device beforehand and all analysis data are stored into a section 50 for storing the results of analysis as numerical data. Then, when measuring 10 a voltage, an analysis data corresponding to a measuring point is outputted from the storage section 50 (storing means) at a time interval the same as a measuring interval with the tester 10 to be converted 60 to a graph data and outputted as graph file 70. After coupled at a graph data coupling section 80 (comparison means), the graph files 40 and 70 are shown in graph on a graph data display section 90.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、LSIデバイスの評価試験に使用されるLS
Iデバイス評価システムに関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to an LS device used for evaluation testing of LSI devices.
Regarding an I-device evaluation system.

〈従来の技術〉 LSIデバイスの設計においては、設計された論理回路
の動作を確認するために、コンピュータを使用した回路
シミュレーションが行われている。
<Prior Art> In designing LSI devices, circuit simulation is performed using a computer in order to confirm the operation of a designed logic circuit.

回路シミュレーションを経て試作されたLS[デバイス
は、テスターによる試験を受け、回路シミュレーション
による解析結果との調整が図られる。
The LS device that has been prototyped through circuit simulation is tested by a tester, and adjustments are made to the analysis results from the circuit simulation.

このようなLSIデバイスの評価作業においては、テス
ターと回路シミュレーターとが使用される。テスターと
しては、最近は、電子ビームを利用して無負荷のブロー
ビングを行うEBテスターが多用されている。そして、
EBテスターと回路シミュレーターとを同時に動作させ
、EBテスターによる一定時間毎の実測結果に、回路シ
ミュレーションによる解析結果を対比させて行く。[1
路シミユレーシヨンデータとしては、回路シミュレーシ
ョンプログラムが内部で解析したデータを基にして出力
される一定時間毎のデータが用いられる。
Testers and circuit simulators are used in such LSI device evaluation work. Recently, as a tester, an EB tester that performs no-load probing using an electron beam has been frequently used. and,
The EB tester and the circuit simulator are operated at the same time, and the analysis results obtained by the circuit simulation are compared with the actual measurement results obtained by the EB tester at regular intervals. [1
The road simulation data used is data output at regular intervals based on data internally analyzed by the circuit simulation program.

〈発明が解決しようとする課題〉 回路シミュレーターから一定時間毎に解析データが出力
されることにより、EBテスターによる実測結果と回路
シミュレーションによる解析結果との対比が可能になる
が、回路シミュレーションによる解析時間は一定ではな
い。つまり、LSIデバイス各部の過渡特性によって、
その解析に必要な時間が異なり、一般には、重要度の高
い部分はど解析時間は長くなる。それにもかかわらず、
回路シミュレーターから一定時間毎に解析データが出力
される従来の比較評価法では、重要度の高い部分で充分
な解析が行われないという問題が生じる。
<Problem to be solved by the invention> By outputting analysis data from a circuit simulator at regular intervals, it becomes possible to compare actual measurement results from an EB tester and analysis results from a circuit simulation. is not constant. In other words, depending on the transient characteristics of each part of the LSI device,
The time required for the analysis varies, and generally speaking, the more important parts require longer analysis time. Nevertheless,
In the conventional comparative evaluation method in which analysis data is output from a circuit simulator at regular intervals, a problem arises in that sufficient analysis is not performed on highly important parts.

すなわち、回路シミュレーターの機能として、高精度の
回路シミュレーションを行うことができるにもかかわら
ず、実際は、不充分な解析結果に基づいてLSIデバイ
スの評価が行われることになり、この問題は、むしろ重
要度の高い部分で生じ、LSIデバイスの評価作業を不
正確なものにしている。
In other words, although circuit simulators are capable of performing highly accurate circuit simulations, in reality, LSI devices are evaluated based on insufficient analysis results, and this problem is rather important. This occurs in highly sensitive areas, making LSI device evaluation work inaccurate.

本発明は上記事情に鑑みてなされたもので、回路シミュ
レーションによる解析時間間隔に影響されることなく、
高精度の解析結果をテスターによる実測結果に精度よく
対比させることができるLSIデバイス評価システムを
提供することを目的とする。
The present invention was made in view of the above circumstances, and is not affected by the analysis time interval by circuit simulation.
It is an object of the present invention to provide an LSI device evaluation system that can accurately compare highly accurate analysis results with actual measurement results by a tester.

〈発明が解決しようとする課題〉 本発明にかかる評価システムは、LSIデバイスの内部
電圧変化を所定の時間間隔で測定するテスターと、回路
シミュレーションの過渡解析により得られたLSIデバ
イスの内部電圧変化についての解析結果を蓄積して、こ
れを任意の時間間隔で出力する蓄積手段と、前記テスタ
ーにより測定される実測結果と蓄積手段より出力される
解析結果を比較する比較手段とを具備したことを特徴と
している。
<Problems to be Solved by the Invention> The evaluation system according to the present invention includes a tester that measures internal voltage changes of an LSI device at predetermined time intervals, and a tester that measures internal voltage changes of an LSI device obtained through transient analysis of circuit simulation. A storage means for accumulating the analysis results of and outputting them at arbitrary time intervals, and a comparison means for comparing the actual measurement results measured by the tester and the analysis results output from the accumulation means. It is said that

〈作用〉 回路シミュレーションによる解析結果を蓄積する蓄積手
段を具備し、回路シミュレーション機能を有するので、
テスターによる電圧変化測定の際に、回路シミュレータ
ーを使用する必要性がない。
<Function> Equipped with an accumulation means for accumulating analysis results from circuit simulation, and has a circuit simulation function.
There is no need to use a circuit simulator when measuring voltage changes with a tester.

テスターによる電圧変化測定の際には、その測定間隔に
合わせて、蓄積手段に蓄積された解析結果を出力させる
ことができる。従って、比較開始時刻および比較終了時
刻が一定でありさえすれば、テスターの測定間隔や回路
シミュレーションにおける解析時間間隔に影響されるこ
となく、回路シミュレーションによる解析結果とテスタ
ーによる実測結果とが正確に比較される。しかも、蓄積
手段には、予め充分な時間をかけて解析した高精度な解
析結果を蓄積させることができる。
When the tester measures voltage changes, the analysis results accumulated in the accumulation means can be output in accordance with the measurement interval. Therefore, as long as the comparison start time and comparison end time are constant, the analysis results from the circuit simulation and the actual measurement results from the tester can be accurately compared without being affected by the measurement interval of the tester or the analysis time interval in the circuit simulation. be done. Furthermore, the storage means can store highly accurate analysis results that have been analyzed over a sufficient amount of time in advance.

〈実施例〉 以下、図面を参照して本発明の詳細な説明する。第1図
は本発明にかかるLSIデバイス評価システムの一例を
示すブロック図である。
<Example> Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an example of an LSI device evaluation system according to the present invention.

LSIデバイス評価システムは、EBテスター10を使
用している。EBテスターIOは、LSIデバイスの内
部配線を電子ビームにて無負荷プローブすることにより
、配線各所の電圧特性を所定の時間間隔で順に測定して
行く。
The LSI device evaluation system uses an EB tester 10. The EB tester IO sequentially measures the voltage characteristics of various parts of the wiring at predetermined time intervals by probing the internal wiring of the LSI device with an electron beam without load.

EBテスターlOにより測定された電圧データは、アナ
ログ/デジタル変換された後、実測結果蓄積部20に数
値データとして蓄積される。実測結果蓄積部20に蓄積
された数値データは、グラフデータ変換部30において
、グラフ表示のためのデータ変換が行われ、グラフファ
イル40として出力される。
The voltage data measured by the EB tester 10 is converted from analog to digital and then stored in the actual measurement result storage section 20 as numerical data. The numerical data accumulated in the actual measurement result accumulation section 20 is subjected to data conversion for displaying a graph in a graph data conversion section 30, and is output as a graph file 40.

一方、上記LSIデバイスの設計回路に関しては、その
配線各所の電圧特性が過渡解析されており、EBテスタ
ー10による電圧測定より前に、その全ての解析データ
が数値データとして解析結果蓄積部50(蓄積手段)に
蓄積される。
On the other hand, with regard to the designed circuit of the LSI device, the voltage characteristics of various wiring locations are subjected to transient analysis, and all of the analysis data is stored as numerical data in the analysis result storage section 50 (storage means).

そして、EBテスターIOによる電圧測定の際には、測
定箇所に対応する解析データがEBテスター10による
測定間隔と同じ時間間隔で解析結果蓄積部50より出力
される。解析結果蓄積部50より出力された解析データ
は、グラフデータ変換部60において、グラフ表示のた
めのデータ変換が行われ、グラフファイル70として出
力される。
When the voltage is measured by the EB tester IO, analysis data corresponding to the measurement location is output from the analysis result storage section 50 at the same time interval as the measurement interval by the EB tester 10. The analysis data output from the analysis result storage section 50 is subjected to data conversion for displaying a graph in a graph data conversion section 60, and is output as a graph file 70.

かくして、相対応する電圧データと解析データとが、グ
ラフデータ変換部30.60よりグラフファイル40.
70として同期的に出力される。グラフデータ変換部3
0.60より出力されたグラフファイル40、70は、
グラフデータ結合部80(比較手段)において結合され
た後、グラフデータ表示部9oでグラフ表示される。
In this way, the corresponding voltage data and analysis data are transferred from the graph data converter 30.60 to the graph file 40.60.
70 and is output synchronously. Graph data conversion section 3
Graph files 40 and 70 output from 0.60 are
After being combined in the graph data combining section 80 (comparison means), the data is displayed in a graph on the graph data display section 9o.

第2図(a)はEBテスター1oによる実測結果をグラ
フ表示したもの、第2図(b)は回路シミュレーション
による解析結果をグラフ表示したもの、第2図(C)は
EBテスター10による実測結果と回路シミュレーショ
ンによる解析結果とを結合してグラフ表示したものであ
る。
Figure 2 (a) is a graphical representation of the actual measurement results by EB tester 1o, Figure 2 (b) is a graphical representation of the analysis results by circuit simulation, and Figure 2 (C) is the actual measurement results by EB tester 10. This is a graphical representation of the combination of the data and the analysis results from circuit simulation.

回路シミュレーションによる全ての解析データが予め解
析結果蓄積部50(蓄積手段)に蓄積され、EBテスタ
ー10による測定段階では、相対応する電圧データと解
析データとがグラフデータ変換部30、60より同期的
に出力されるので、充分な時間をかけて解析した解析結
果を用いるにもがかわらす、EBテスター10による実
測結果と回路シミーニレ−ジョンによる解析結果とが同
一グラフ上で正確に比較される。
All analysis data from the circuit simulation is stored in advance in the analysis result storage unit 50 (storage means), and at the measurement stage by the EB tester 10, the corresponding voltage data and analysis data are synchronously converted by the graph data conversion units 30 and 60. Therefore, the actual measurement results from the EB tester 10 and the analysis results from the circuit shimmy range can be accurately compared on the same graph, even if analysis results obtained over a sufficient amount of time are used.

〈発明の効果〉 以上の説明から明らかなように、本発明のLSIデバイ
ス評価システムによれば、LSIデバイスの内部配線電
圧が、回路シミュレーションによる解析とは異なる時間
間隔で測定される場合にも、その実測結果と回路シミュ
レーションによる解析結果とが時間ずれなく正確に比較
できる。
<Effects of the Invention> As is clear from the above description, according to the LSI device evaluation system of the present invention, even when the internal wiring voltage of an LSI device is measured at a time interval different from that in analysis by circuit simulation, The actual measurement results and the analysis results based on circuit simulation can be accurately compared without any time lag.

また、解析データの算出間隔をテスターの測定間隔に一
致させる必要がなく、充分な時間をかけて過渡解析を行
うことができるので、高精度の解析結果を実測結果に対
比させることができ、LSIデバイスの評価精度が向上
する。
In addition, there is no need to match the calculation interval of analysis data with the measurement interval of the tester, and it is possible to perform transient analysis over a sufficient amount of time, making it possible to compare highly accurate analysis results with actual measurement results. Device evaluation accuracy is improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明にかかる評価システムの一例を示すブロ
ック図、第2図(a)はEBテスターによる実測結果、
第2図伽)は回路シミニレ−ジョンによる解析結果、第
2図(C)はEBテスターによる実測結果と回路シミュ
レーションによる解析結果との結合データをそれぞれ表
示したグラフである。 10・・・EBテスター 50・・・蓄積手段 80・・・比較手段
FIG. 1 is a block diagram showing an example of an evaluation system according to the present invention, and FIG. 2(a) shows actual measurement results by an EB tester.
FIG. 2(C) is a graph showing the results of analysis by circuit simini-resion, and FIG. 2(C) is a graph showing combined data of the results of actual measurement by an EB tester and the results of analysis by circuit simulation. 10...EB tester 50...Accumulation means 80...Comparison means

Claims (1)

【特許請求の範囲】[Claims] (1)LSIデバイスの内部電圧変化を所定の時間間隔
で測定するテスターと、回路シミュレーションの過渡解
析により得られたLSIデバイスの内部電圧変化につい
ての解析結果を蓄積して、これを任意の時間間隔で出力
する蓄積手段と、前記テスターにより測定される実測結
果と蓄積手段より出力される解析結果を比較する比較手
段とを具備したことを特徴とするLSIデバイス評価シ
ステム。
(1) A tester that measures internal voltage changes of LSI devices at predetermined time intervals and a tester that accumulates the analysis results of internal voltage changes of LSI devices obtained through transient analysis of circuit simulation, and then displays them at arbitrary time intervals. 1. An LSI device evaluation system comprising: an accumulation means for outputting an output from the tester; and a comparison means for comparing an actual measurement result measured by the tester with an analysis result output from the accumulation means.
JP2010177A 1990-01-18 1990-01-18 Evaluating system for lsi device Pending JPH03214080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177A JPH03214080A (en) 1990-01-18 1990-01-18 Evaluating system for lsi device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177A JPH03214080A (en) 1990-01-18 1990-01-18 Evaluating system for lsi device

Publications (1)

Publication Number Publication Date
JPH03214080A true JPH03214080A (en) 1991-09-19

Family

ID=11743006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177A Pending JPH03214080A (en) 1990-01-18 1990-01-18 Evaluating system for lsi device

Country Status (1)

Country Link
JP (1) JPH03214080A (en)

Similar Documents

Publication Publication Date Title
CN109740250B (en) Method and system for acquiring simulation waveform of FPGA software verification result based on UVM
CN112486808B (en) System testing method and device, electronic equipment and storage medium
DE19744651A1 (en) Test device for measuring supply current of semiconductor device
US20020078401A1 (en) Test coverage analysis system
CN118095384A (en) A hardware circuit calibration method and device based on machine learning
Czaja A diagnosis method of analog parts of mixed-signal systems controlled by microcontrollers
JP4574894B2 (en) Program debugging device for semiconductor testing
JPH03214080A (en) Evaluating system for lsi device
US7055135B2 (en) Method for debugging an integrated circuit
JPH1183923A (en) Electronic apparatus inspecting equipment
JP2001305165A (en) Calculation method
Negreiros et al. Testing analog circuits using spectral analysis
JPS6170473A (en) Waveform analyzer
CN113325244A (en) Line loss measuring equipment and method for radio frequency test system
Dizdar et al. Establishment of continuous force calibration system at TUBITAK UME force laboratory in Turkey
Safieh A systematic approach to evaluate uncertainty of a static strain measurement
JPH0627172A (en) Method of obtaining actual operation characteristic curve
KR100360279B1 (en) Apparatus for Mearsuring data
JPH07319950A (en) Test system
CN119675665A (en) Testing and debugging converter errors
CN113313423A (en) Efficiency data processing method and device and electronic equipment
CN115792765A (en) Calibration method of dynamic signal test analysis system
JPH01244545A (en) Defect diagnosing system
JPH01123165A (en) Generation of sweep step signal
JPH03197881A (en) Output display method for defective data by in-circuit tester