JPH03214307A - Clock transmission method - Google Patents

Clock transmission method

Info

Publication number
JPH03214307A
JPH03214307A JP2010018A JP1001890A JPH03214307A JP H03214307 A JPH03214307 A JP H03214307A JP 2010018 A JP2010018 A JP 2010018A JP 1001890 A JP1001890 A JP 1001890A JP H03214307 A JPH03214307 A JP H03214307A
Authority
JP
Japan
Prior art keywords
master clock
sine wave
clock
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010018A
Other languages
Japanese (ja)
Inventor
Setsu Komuro
小室 節
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2010018A priority Critical patent/JPH03214307A/en
Publication of JPH03214307A publication Critical patent/JPH03214307A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ディジタル回路を使用する電子機器に用い
られ,マスタクロックの伝送方式に係り、更に詳しくは
マスタクロックによる雑音を除去するようにしたマスタ
クロツク伝送方式に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is used in electronic equipment using digital circuits, and relates to a master clock transmission method, and more specifically, to a method for eliminating noise caused by the master clock. This relates to a master clock transmission system.

[発明の背景およびその課題] 従来,この種のクロック伝送方式にあっては、送信側に
て矩形波であるマスタクロックがラインを介してそのま
ま伝送され、受信側ではそのマスタクロックを受信して
使用するようになっている。
[Background of the invention and its problems] Conventionally, in this type of clock transmission system, a master clock in the form of a rectangular wave is transmitted directly via a line on the transmitting side, and the master clock is not received on the receiving side. It is meant to be used.

しかしながら、マスタクロックをそのまま伝送した場合
、例えばディジタル回路とアナログ回路とが混在してい
る電子機器にあっては、そのグロックノイズがアナログ
回路の混入したり、そのクロックの高周波による不要輻
射が問題になり,特にマスタクロックの伝送ラインが長
いほど、多く回路に悪影響を及ぼすという問題点があっ
た。
However, if the master clock is transmitted as it is, for example in electronic equipment where digital and analog circuits coexist, the clock noise may be mixed into the analog circuit, and unnecessary radiation due to the high frequency of the clock may become a problem. In particular, there was a problem in that the longer the master clock transmission line, the more it adversely affected the circuit.

この発明は上記課題に鑑みなされたものであり、その目
的はマスタクロックを伝送する際、高周波ノイズを除去
し、機器の各回路に影響を及ぼさないようにしたクロッ
ク伝送方式を提供することにある。
This invention was made in view of the above problems, and its purpose is to provide a clock transmission method that eliminates high frequency noise when transmitting a master clock so as not to affect each circuit of the device. .

[課題を解決するための手段] 上記目的を達成するために、この発明は、ディジタル回
路のマスタクロックをラインを介して伝送するに際し、
送信側においては前記マスタクロックを低レベルの正弦
波に変換して伝送し、上記マスタクロソクの受信側にお
いては上記正弦波を所定レベルの矩形波に変換して受信
するようにしたことを要旨とする。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides the following features when transmitting a master clock of a digital circuit via a line.
On the transmitting side, the master clock is converted into a low-level sine wave and transmitted, and on the receiving side of the master clock, the sine wave is converted into a rectangular wave with a predetermined level and received. .

また、この発明は、上記マスタクロノクの送信側は上記
マスタクロツクを正弦波に変換する帯域フィルタと該正
弦波のレベルを下げる減衰部とを有し,ト記受信側は」
二記低レベルの正弦波によりクロノクを出力する共振回
路を有しているものである。
Further, in the present invention, the transmitting side of the master clock has a bandpass filter that converts the master clock into a sine wave and an attenuator that lowers the level of the sine wave, and the receiving side
It has a resonant circuit that outputs a chronograph using a low-level sine wave.

[作  用] 上記方式としたので,マスタクロックを伝送する際、伝
送側では、そのマスタクロソクが帯域フィルタおよび減
衰部にて低レベル正弦波に変換され、この低レベル正弦
波がラインを介して,各回路に伝送される。したがって
、高周波マスタクロックによる不要輻射、高周波ノイズ
の発生を防止することができ、各回路、例えばディジタ
ル回路、アナログ回路に悪影響を及ぼすこともない。
[Function] With the above method, when transmitting the master clock, on the transmission side, the master clock is converted into a low-level sine wave by the bandpass filter and attenuation section, and this low-level sine wave is transmitted via the line. Transmitted to each circuit. Therefore, generation of unnecessary radiation and high frequency noise due to the high frequency master clock can be prevented, and each circuit, for example, a digital circuit or an analog circuit, will not be adversely affected.

一方、マスタクロックの受信側では、ラインを介して受
信した低レベルの正弦波により所定レベルのクロック、
つまり当該回路(IC回路)に必要なレベルのマスタク
ロックが共振回路および増幅回路にて得られる。
On the other hand, on the receiving side of the master clock, a low level sine wave received via the line generates a clock of a predetermined level.
In other words, a master clock of a level necessary for the circuit (IC circuit) can be obtained by the resonant circuit and the amplifier circuit.

[実 施 例] 以下、この発明の実施例を第1図および第2図に基づい
て説明する。
[Example] Hereinafter, an example of the present invention will be described based on FIGS. 1 and 2.

第1図において、ディジタル回路やアナログ回路等が使
用されている電子機器には、伝送するマスタクロックを
発生する発振回路1と、そのマスタクロックを正弦波に
変換する帯域フィルタ(BPF)2と、その正弦波を低
レベルに減衰し、この低レベルの正弦波をラインLに出
力する減衰部3と、そのラインLを介した正弦波を必要
なレベルのマスタクロックに戻す共振回路4とが備えら
れている。すなわち、上記ラインLを境として、マスク
クロックの送信側には発振回路1、帯域フィルタ2およ
び減衰部3が設けられ、受信側には共振回路4が設けら
れ、この共振回路4から出力されるマスタクロソクはI
C回路(IC素子)に入力されるようになっている。
In FIG. 1, an electronic device using digital circuits, analog circuits, etc. includes an oscillation circuit 1 that generates a master clock to be transmitted, a band pass filter (BPF) 2 that converts the master clock into a sine wave, It includes an attenuator 3 that attenuates the sine wave to a low level and outputs the low level sine wave to line L, and a resonant circuit 4 that returns the sine wave via line L to the master clock at a required level. It is being That is, with the line L as a boundary, an oscillation circuit 1, a bandpass filter 2, and an attenuator 3 are provided on the transmitting side of the mask clock, and a resonant circuit 4 is provided on the receiving side, and the resonant circuit 4 outputs the mask clock. The master cross is I
It is designed to be input to a C circuit (IC element).

同図に示されているように、上記帯域フィルタ2は、例
えばコイルおよびコンデンサにより構成されており、上
記減衰部3は、例えば抵抗およびコンデンサにより構成
される積分回路である。さらに、上記共振回路4は、例
えばコイルおよびコンデンサによるLC共振回路と、増
幅器とから構成されている。
As shown in the figure, the bandpass filter 2 is composed of, for example, a coil and a capacitor, and the attenuation section 3 is an integrating circuit composed of, for example, a resistor and a capacitor. Further, the resonant circuit 4 is composed of, for example, an LC resonant circuit including a coil and a capacitor, and an amplifier.

次に、上記回路を備えた電子機器の適用されるクロノク
伝送方式の作用を第2図のタイムチャート図に基づいて
説明する。
Next, the operation of the chronograph transmission system applied to the electronic equipment equipped with the above circuit will be explained based on the time chart diagram of FIG.

まず、同図(a)に示されているように、発振回路1か
らは、電子機器の各回路で使用されるマスタクロックが
発生されているものとする。すると、そのマスタクロッ
クは、帯域フィルタ2にて正弦波に変換され(同図(b
)に示す)、さらに減衰部3にてそのレベルが低くされ
る(同図(c)に示す).その低レベルの正弦波がライ
ンLを介して各回路(受信側)に伝送される。
First, as shown in FIG. 2A, it is assumed that the oscillation circuit 1 generates a master clock used in each circuit of an electronic device. Then, the master clock is converted into a sine wave by the bandpass filter 2 (see (b) in the same figure).
)), and its level is further lowered by the attenuator 3 (shown in (c) of the same figure). The low-level sine wave is transmitted via line L to each circuit (receiving side).

一方、受信側の共振回路4ではラインLを介して低レベ
ルの正弦波を受信するととともに、その正弦波に対応す
る所定レベルの矩形波をマスタクロックとしてIC回路
5に出力することになる(同図(d)に示す)。
On the other hand, the resonance circuit 4 on the reception side receives a low-level sine wave via the line L, and outputs a rectangular wave of a predetermined level corresponding to the sine wave to the IC circuit 5 as a master clock (same as above). (shown in figure (d)).

このように、マスタクロックを伝送する際、他の回路に
干渉しない低レベルの正弦波がラインLを介して伝送さ
れるため,従来のような高周波ノイズが発生することも
なく、例えばアナログ回路に高周波ノイズが混入するこ
ともなくなり、またマスタクロツタによる不要輻射を防
止することができる。
In this way, when transmitting the master clock, a low-level sine wave that does not interfere with other circuits is transmitted via line L, so there is no high-frequency noise that occurs in the past, and it is suitable for analog circuits, for example. There is no possibility of high frequency noise being mixed in, and unnecessary radiation due to the master clover can be prevented.

[発明の効果] 以上説明したように、この発明のクロック伝送方式よれ
ば、マスタクロツクの送信側ではそのマスタクロックを
低レベルの正弦波に変換してラインに出力し、その受信
側ではラインを介した低レベルの正弦波に対応する所定
レベルの矩形波をマスタクロックとして所定回路に入力
するようにしたので、マスタクロックを伝送する際、高
周波のマスタクロックによる不要輻射、高周波ノイズの
発生を防止することができ、各回路に対する悪影響を防
止することができるという効果がある。
[Effects of the Invention] As explained above, according to the clock transmission method of the present invention, the master clock transmitting side converts the master clock into a low-level sine wave and outputs it to the line, and the receiving side converts the master clock to a low-level sine wave and outputs it to the line. A rectangular wave of a predetermined level corresponding to the low-level sine wave is input to a predetermined circuit as a master clock, so when transmitting the master clock, unnecessary radiation and generation of high-frequency noise due to the high-frequency master clock can be prevented. This has the effect of preventing adverse effects on each circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示し,クロック伝送方式
が適用される電子機器内の概略的部分ブロック図,第2
図は上記クロツク伝送方式の作用を説明するためのタイ
ムチャート図である。 図中、■は発振回路、2は帯域フィルタ、3は減衰部、
4は共振回路、5はIC回路、Lはラインである。
FIG. 1 shows an embodiment of the present invention, a schematic partial block diagram of an electronic device to which the clock transmission method is applied, and FIG.
The figure is a time chart diagram for explaining the operation of the above-mentioned clock transmission system. In the figure, ■ is an oscillation circuit, 2 is a bandpass filter, 3 is an attenuation section,
4 is a resonant circuit, 5 is an IC circuit, and L is a line.

Claims (2)

【特許請求の範囲】[Claims] (1)ディジタル回路のマスタクロックをラインを介し
て伝送するに際し、送信側においては前記マスタクロッ
クを低レベルの正弦波に変換して伝送し、前記マスタク
ロックの受信側においては前記正弦波を所定レベルの矩
形波に変換して受信するようにしたことを特徴とするク
ロック伝送方式。
(1) When transmitting the master clock of a digital circuit via a line, the transmitting side converts the master clock into a low-level sine wave and transmits it, and the receiving side of the master clock converts the sine wave into a predetermined sine wave. A clock transmission method characterized by converting the level into a rectangular wave before receiving it.
(2)前記マスタクロックの送信側は前記マスタクロッ
クを正弦波に変換する帯域フィルタと該正弦波のレベル
を下げる減衰部とを有し、前記受信側は前記低レベルの
正弦波によりクロックを出力する共振回路を有している
請求項(1)記載のクロック伝送方式。
(2) The transmitting side of the master clock has a bandpass filter that converts the master clock into a sine wave and an attenuator that lowers the level of the sine wave, and the receiving side outputs a clock using the low-level sine wave. 2. The clock transmission system according to claim 1, further comprising a resonant circuit that performs a resonant circuit.
JP2010018A 1990-01-19 1990-01-19 Clock transmission method Pending JPH03214307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010018A JPH03214307A (en) 1990-01-19 1990-01-19 Clock transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010018A JPH03214307A (en) 1990-01-19 1990-01-19 Clock transmission method

Publications (1)

Publication Number Publication Date
JPH03214307A true JPH03214307A (en) 1991-09-19

Family

ID=11738657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010018A Pending JPH03214307A (en) 1990-01-19 1990-01-19 Clock transmission method

Country Status (1)

Country Link
JP (1) JPH03214307A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987209A (en) * 1994-08-05 1999-11-16 Funai Electric Co., Ltd. Video signal receiver in which a reference signal is shared by a PLL circuit which sets the output frequency of a local RF-IF oscillator and by the chrominance signal generator
EP1320019A3 (en) * 2001-12-14 2005-09-28 Alps Electric Co., Ltd. Clock signal supply circuit
JP2014117505A (en) * 2012-12-18 2014-06-30 Sankyo Co Ltd Game machine
WO2021100435A1 (en) * 2019-11-20 2021-05-27 ヤマハ株式会社 Detection system, playing operation device, electronic keyboard instrument, and detection method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987209A (en) * 1994-08-05 1999-11-16 Funai Electric Co., Ltd. Video signal receiver in which a reference signal is shared by a PLL circuit which sets the output frequency of a local RF-IF oscillator and by the chrominance signal generator
EP1320019A3 (en) * 2001-12-14 2005-09-28 Alps Electric Co., Ltd. Clock signal supply circuit
JP2014117505A (en) * 2012-12-18 2014-06-30 Sankyo Co Ltd Game machine
WO2021100435A1 (en) * 2019-11-20 2021-05-27 ヤマハ株式会社 Detection system, playing operation device, electronic keyboard instrument, and detection method

Similar Documents

Publication Publication Date Title
US5619529A (en) Non-contact IC card and non-contact IC card reader/writer
JPH0783233B2 (en) Bandpass filtering method for sampled data
JPS60153061U (en) Noise removal circuit
JPH03214307A (en) Clock transmission method
US6553004B1 (en) Method and device to reduce the peak factor of digital radio or television broadcasting signals
JP2753110B2 (en) Clock extraction circuit
JP3232091B2 (en) Method and apparatus for echo cancellation of a subscriber line circuit
JPH03154432A (en) High frequency receiver
ATE71785T1 (en) COUPLING FIELD FOR DIGITAL AUDIO SIGNALS.
KR0149940B1 (en) Narrowband Simple Wireless Linearizer Using Signal Processor
JPH04200037A (en) Timing regeneration device
JPH04239233A (en) Optical receiving system
JPS6268329A (en) transceiver
Nabeyama et al. New color television receiver with SAW IF filter and one-chip PIF IC
JPH033017Y2 (en)
SU1413716A1 (en) Frequency to voltage converter
JPS6316725A (en) Low voltage distribution line carrier metallic circuit system
JPS5994955A (en) Dial signal transmitting circuit
JPS58178764U (en) Television video transmitter
JPS62172842A (en) Communication equipment
JPS5819550U (en) Monitoring circuit for optical communication system for power transmission line abnormality monitoring
JPH04364614A (en) Audio S/N improved receiver
JPS63129742A (en) Clock signal transmission equipment
JPS585064A (en) Demodulation circuit
KR940004437A (en) Sound card noise prevention device