JPH0321450Y2 - - Google Patents
Info
- Publication number
- JPH0321450Y2 JPH0321450Y2 JP10769685U JP10769685U JPH0321450Y2 JP H0321450 Y2 JPH0321450 Y2 JP H0321450Y2 JP 10769685 U JP10769685 U JP 10769685U JP 10769685 U JP10769685 U JP 10769685U JP H0321450 Y2 JPH0321450 Y2 JP H0321450Y2
- Authority
- JP
- Japan
- Prior art keywords
- numerical
- offset voltage
- converter
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Recording Measured Values (AREA)
Description
[産業上の利用分野]
この考案は、記録紙上に例えば日付や時刻等の
数値を記入する際に用いられる記録計における数
値入力装置に関するものである。
[考案の技術的背景]
被測定信号の波形等を記録する場合、その測定
日や測定時刻等の数値を入力波形等とともに記録
紙上に記録しておくと、後日そのデータを分析す
る上で便利である。このような数値入力手段とし
ては、0〜9までのキーを配列してなるテンキー
構造のものが一般的に多用されている。しかしな
がら、テンキーによる場合、多くの部品を要する
とともに、回路構成が複雑になるため、数値入力
する機会が多ければよいが、使用頻度の少ない場
合にはコスト的に見合ないものとなつてしまう。
[考案の目的]
この考案は上記した従来の事情に鑑みなされた
もので、その目的は、テンキーによることなく、
簡単な操作で所望の数値を入力し得るようにした
記録計における数値入力装置を提供することにあ
る。
[実施例]
以下、この考案を添付図面に示されている実施
例を参照しながら詳細に説明する。
第1図に例示されているように、この記録計
は、被測定信号を入力する入力回路1と、この入
力回路1の出力に所定のオフセツト電圧を重畳す
るオフセツト電圧発生回路2と、オフセツト電圧
が重畳された被測定信号アナログ信号を例えば8
ビツトのデジタル信号に変換するA/D変換器3
と、マイクロコンピユータ4とを含み、このマイ
クロコンピユータ4の中央処理装置(CPU)5
は、A/D変換器3から出力されるデジタル信号
に基いて例えば放電多針電極もしくはサーマルヘ
ツド等からなる記録ヘツド7を駆動し、図示しな
い記録紙上に入力波形を記録させる。
この考案においては、数値入力時に操作される
スイツチ手段8を有し、このスイツチ手段8をオ
ンにしてオフセツト電圧を調整することにより、
所望する数値が入力できるようになされている。
すなわち、数値入力を行なう場合には、上記入力
回路1に何も接続しないで被測定信号の入力を遮
断し、A/D変換器3にはオフセツト電圧発生回
路2からのオフセツト電圧のみが印加されるよう
にした上で、上記スイツチ手段8をオンにする
と、マイクロコンピユータ4のCPU5はメモリ
6に記憶されている演算プログラムに従つてA/
D変換器3の出力値からそれに対応する0〜9ま
でのうちのいずれかの数値を得、その数値信号を
記録ヘツド7に出力する。
ここで、オフセツト電圧発生回路2からはロー
タリスイツチ等を操作することにより0〜4Vの
範囲のオフセツト電圧が出力され、それに対応す
るA/D変換器3の出力値の関係が下表のように
設定されているものとすると、CPU5は第2図
の動作フローチヤートに示されているように、
(A/Dの出力値+8)/25
なる演算を行ない、少数点以下を切捨てとしてオ
フセツト電圧に対応する数値を得る。この場合、
下表の関係からすれば、上記の演算値が10以上に
なる事態が生ずるが、そのときにはその数値9と
して処理するようにしている。なお、この実施例
では、A/Dの出力値に定数値8を加算するよう
にしているが、これはオフセツト電圧とA/Dの
出力値を下表のような関係に設定したことによる
もので、その設定の仕方により適当な定数値を選
ぶことができる。
[Industrial Application Field] This invention relates to a numerical value input device for a recorder used to write numerical values such as date and time on recording paper. [Technical background of the invention] When recording the waveform of a signal under test, it is convenient to record the measurement date, measurement time, and other numerical values on recording paper along with the input waveform, etc., for later analysis of the data. It is. As such numerical input means, one having a numeric keypad structure in which keys from 0 to 9 are arranged is commonly used. However, when using a numeric keypad, many parts are required and the circuit configuration is complicated. Although it is good if there are many opportunities to input numerical values, it is not worth the cost if it is used infrequently. [Purpose of the invention] This invention was made in view of the conventional circumstances mentioned above, and its purpose was to
To provide a numerical value input device for a recorder that allows desired numerical values to be input with simple operations. [Examples] Hereinafter, this invention will be described in detail with reference to embodiments shown in the accompanying drawings. As illustrated in FIG. 1, this recorder includes an input circuit 1 for inputting a signal under measurement, an offset voltage generation circuit 2 for superimposing a predetermined offset voltage on the output of the input circuit 1, and an offset voltage generating circuit 2 for superimposing a predetermined offset voltage on the output of the input circuit 1. For example, the measured signal analog signal on which
A/D converter 3 that converts into a bit digital signal
and a microcomputer 4, and a central processing unit (CPU) 5 of the microcomputer 4.
Based on the digital signal output from the A/D converter 3, the recording head 7, which is comprised of, for example, a discharge multi-needle electrode or a thermal head, is driven to record the input waveform on recording paper (not shown). This invention has a switch means 8 that is operated when inputting a numerical value, and by turning on this switch means 8 and adjusting the offset voltage,
It is possible to input the desired numerical value.
That is, when inputting numerical values, nothing is connected to the input circuit 1 and the input of the signal to be measured is cut off, and only the offset voltage from the offset voltage generation circuit 2 is applied to the A/D converter 3. Then, when the switch means 8 is turned on, the CPU 5 of the microcomputer 4 executes the A/D according to the calculation program stored in the memory 6.
A corresponding numerical value from 0 to 9 is obtained from the output value of the D converter 3, and the numerical signal is outputted to the recording head 7. Here, the offset voltage generation circuit 2 outputs an offset voltage in the range of 0 to 4V by operating a rotary switch etc., and the relationship between the corresponding output value of the A/D converter 3 is as shown in the table below. Assuming that the setting is set, the CPU 5 performs the calculation (A/D output value + 8)/25 as shown in the operation flowchart in Figure 2, and calculates the offset voltage by rounding down to the decimal point. Get the corresponding numerical value. in this case,
According to the relationship shown in the table below, there will be a situation where the above calculated value becomes 10 or more, but in that case, the value will be treated as 9. In this example, a constant value of 8 is added to the A/D output value, but this is because the offset voltage and A/D output value are set in the relationship shown in the table below. You can choose an appropriate constant value depending on how you set it.
【表】
上記のようにして、オフセツト電圧を調整する
ことにより、それに対応する0〜9までの数値が
得られるのであるが、例えば電源の変動によるノ
イズ等を除去するには次のようにすればよい。
すなわち、測定レンジを最大にしてアンプのゲ
インを最小にするとともに、A/D変換器3の出
力値を数十回〜数百倍にわたつて読み込み、その
平均値を用いて上記と同様な演算を行なえばよ
い。この場合において、A/Dの出力値を読み込
む時間は、50Hz(20ms)と60Hz(16.67ms)の最
小公倍数の100msもしくはその整数倍の時間とす
る。参考までに、第3図にこのようにしてノイズ
を除去する場合のCPU5の動作フローチヤート
を示す。
なお、上記実施例とは異なり、CPU5内に
A/D変換器3の出力値が予め設定されている10
のランクのいずれに入るかを判別する判別回路を
形成するとともに、メモリ6内にそれらのランク
に対応する0〜9の数値を記憶したメモリセルを
用意し、上記判別回路によるA/D変換値のラン
ク分けに応じた数値をメモリセルから読み出すよ
うにしてもよい。また、上記入力回路1の出力端
に上記スイツチ手段8と連動するスイツチを設
け、スイツチ手段8をオンにすることにより、入
力回路1のA/D変換器3への出力を自動的にオ
フすることもできる。
[効果]
上記した実施例の説明から明らかなように、こ
の考案によれば、テンキーによることなく既設の
オフセツト電圧発生回路2から出力されるオフセ
ツト電圧を例えばロータリスイツチ等にて調節す
るという簡単な操作にて日付や時刻等の数値を入
力することができる。[Table] By adjusting the offset voltage as described above, a corresponding value from 0 to 9 can be obtained. For example, to remove noise caused by fluctuations in the power supply, you can do the following. Bye. That is, while maximizing the measurement range and minimizing the gain of the amplifier, the output value of the A/D converter 3 is read several tens to hundreds of times, and the same calculation as above is performed using the average value. All you have to do is In this case, the time to read the output value of the A/D is 100 ms, which is the least common multiple of 50 Hz (20 ms) and 60 Hz (16.67 ms), or an integral multiple thereof. For reference, FIG. 3 shows an operation flowchart of the CPU 5 when noise is removed in this manner. Note that, unlike the above embodiment, the output value of the A/D converter 3 is preset in the CPU 5.
A discriminating circuit is formed for discriminating which of the ranks it belongs to, and memory cells storing numerical values from 0 to 9 corresponding to those ranks are prepared in the memory 6, and the A/D conversion value by the above discriminating circuit is formed. Numerical values may be read from the memory cells according to the ranking. Further, a switch is provided at the output end of the input circuit 1, and the switch interlocks with the switch means 8, and when the switch means 8 is turned on, the output of the input circuit 1 to the A/D converter 3 is automatically turned off. You can also do that. [Effects] As is clear from the above description of the embodiment, according to this invention, the offset voltage output from the existing offset voltage generation circuit 2 can be adjusted simply by using, for example, a rotary switch, without using a numeric keypad. Numerical values such as date and time can be entered through operations.
第1図はこの考案の一実施例に係るブロツク線
図、第2図および第3図は第1図に示されている
CPUの動作フローチヤートである。
図中、1は入力回路、2はオフセツト電圧発生
回路、3はA/D変換器、4はマイクロコンピユ
ータ、5はCPU、6はメモリ、7は記録ヘツド、
8はスイツチ手段である。
Figure 1 is a block diagram of one embodiment of this invention, and Figures 2 and 3 are shown in Figure 1.
This is a flowchart of CPU operation. In the figure, 1 is an input circuit, 2 is an offset voltage generation circuit, 3 is an A/D converter, 4 is a microcomputer, 5 is a CPU, 6 is a memory, 7 is a recording head,
8 is a switch means.
Claims (1)
に所定のオフセツト電圧を重畳するオフセツト
電圧発生回路と、これらの各回路から出力され
るアナログ信号をデジタル信号に変換するA/
D変換器とを含み、該A/D変換器からのデジ
タル信号に基いて記録ヘツドを駆動して記録紙
上に上記被測定信号の入力波形を記録する記録
計において、 上記入力回路のオフ状態時に上記オフセツト
電圧発生回路から出力される上記オフセツト電
圧のA/D変換値からそれに対応する数値0〜
9のうちのいずれか一つの数値を選択する数値
選択手段と、同数値選択手段を動作状態とする
スイツチとを有し、上記オフセツト電圧を変化
させることにより、上記数値選択手段を介して
そのオフセツト電圧に対応する数値信号を得る
ようにしたことを特徴とする記録計における数
値入力装置。 (2) 実用新案登録請求の範囲(1)において、上記数
値選択手段は、上記A/D変換器の出力値の範
囲を0〜M、その個々の出力値をXとした場
合、M/10(但し、小数点以下切下げ)を分母
とし、(X+k)を分子(但し、kは定数)と
して除算を行ない、その商の小数点以下を切上
げもしくは切下げて上記オフセツト電圧に対応
する数値を得ることを特徴とする記録計におけ
る数値入力装置。 (3) 実用新案登録請求の範囲(1)において、上記数
値選択手段は、上記A/D変換器の出力値が予
め設定されている10のランクのいずれかに入る
かを判別する回路と、その各ランクに対応する
0〜9の数値を記憶したメモリとを含み、上記
A/D変換器の出力値のランク分けに伴なつて
上記メモリからそれに対応する数値を読み出す
ことを特徴とする記録計における数値入力装
置。[Claims for Utility Model Registration] (1) An input circuit for a signal under test, an offset voltage generation circuit for superimposing a predetermined offset voltage on the signal under test, and an analog signal output from each of these circuits into a digital signal. Convert A/
a D converter, and drives a recording head based on a digital signal from the A/D converter to record the input waveform of the signal to be measured on recording paper, when the input circuit is in an OFF state. From the A/D conversion value of the offset voltage output from the offset voltage generation circuit, the corresponding numerical value 0 to
9, and a switch for activating the same numerical value selection means, and by changing the offset voltage, the offset can be changed via the numerical value selection means. A numerical input device for a recorder, characterized in that it obtains a numerical signal corresponding to voltage. (2) In claim (1) for utility model registration, the numerical value selection means selects M/10, where the output value range of the A/D converter is 0 to M, and each output value is X. (However, the decimal point is rounded down) as the denominator, (X+k) is the numerator (k is a constant), and the division is performed, and the quotient is rounded up or down to obtain the numerical value corresponding to the offset voltage. A numerical input device for a recorder. (3) In claim (1) for utility model registration, the numerical value selection means includes a circuit that determines whether the output value of the A/D converter falls within one of ten preset ranks; and a memory storing numerical values from 0 to 9 corresponding to each rank, and the record is characterized in that the corresponding numerical values are read out from the memory as the output values of the A/D converter are classified into ranks. A numerical input device in a meter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769685U JPH0321450Y2 (en) | 1985-07-15 | 1985-07-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769685U JPH0321450Y2 (en) | 1985-07-15 | 1985-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216421U JPS6216421U (en) | 1987-01-31 |
| JPH0321450Y2 true JPH0321450Y2 (en) | 1991-05-10 |
Family
ID=30984213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10769685U Expired JPH0321450Y2 (en) | 1985-07-15 | 1985-07-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0321450Y2 (en) |
-
1985
- 1985-07-15 JP JP10769685U patent/JPH0321450Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216421U (en) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0321450Y2 (en) | ||
| JPH021794U (en) | ||
| KR20010047240A (en) | Method for controlling battery of mobile terminal | |
| KR102709844B1 (en) | Measurement recorder and indicator with multi-function | |
| JP2806490B2 (en) | DTMF generation circuit | |
| JPS6131440Y2 (en) | ||
| JPS6431056A (en) | Digital type tester | |
| JP2010060501A (en) | Waveform measuring instrument | |
| SU1112368A1 (en) | Device for processing information | |
| Gosden et al. | A multi-purpose microprocessor-based electrochemical apparatus | |
| CN2415377Y (en) | Electronic time signal clock | |
| SU1166146A1 (en) | Logarithmic function generator | |
| JPS63227115A (en) | Pulse converter | |
| JPS6394166A (en) | Waveform measuring instrument | |
| KR940007584B1 (en) | Digital recording and playback circuit of computer audio | |
| JPH0353284Y2 (en) | ||
| JPS569069A (en) | Deciding device | |
| JP2722064B2 (en) | Measurement condition information recording device in magnetic recording / reproducing device | |
| JPS58146295U (en) | Parameter setting device | |
| SU622202A1 (en) | Code-converting arrangement | |
| SU1295437A1 (en) | Displaying device | |
| JPS60126703A (en) | Digital type numerical value setting device | |
| JP2536052Y2 (en) | Multi-function recorder | |
| JPH049011B2 (en) | ||
| JPS62250884A (en) | Control circuit for motor |