JPH03214661A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03214661A JPH03214661A JP1019290A JP1019290A JPH03214661A JP H03214661 A JPH03214661 A JP H03214661A JP 1019290 A JP1019290 A JP 1019290A JP 1019290 A JP1019290 A JP 1019290A JP H03214661 A JPH03214661 A JP H03214661A
- Authority
- JP
- Japan
- Prior art keywords
- high resistance
- polysilicon layer
- ultra
- layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に半導体基板上に超高
抵抗ポリシリコン層を得るための構造に関するものであ
る。
抵抗ポリシリコン層を得るための構造に関するものであ
る。
第２図は従来の方法により形成された高抵抗ポリシリコ
ン層の断面図である。図において、１はシリコン基板、
２はポリシリコンの低抵抗領域、３はポリシリコンの高
抵抗領域、６はポリシリコンの酸化膜、７はスムースコ
ート等の絶縁膜、８はアルミ配線、９は保護膜としての
プラズマ窒化膜である。
ン層の断面図である。図において、１はシリコン基板、
２はポリシリコンの低抵抗領域、３はポリシリコンの高
抵抗領域、６はポリシリコンの酸化膜、７はスムースコ
ート等の絶縁膜、８はアルミ配線、９は保護膜としての
プラズマ窒化膜である。
以下、高抵抗ポリシリコン層の形成方法を説明する。ま
ず、厚膜酸化膜上に、ＣＶＤ法によりポリシリコン層２
を形成し、次に、前記ポリシリコン層２に前記ポリシリ
コン層が所定の高抵抗値となるように、イオン注入法に
よりポロン及びリンを注入して高抵抗領域３を形成する
。
ず、厚膜酸化膜上に、ＣＶＤ法によりポリシリコン層２
を形成し、次に、前記ポリシリコン層２に前記ポリシリ
コン層が所定の高抵抗値となるように、イオン注入法に
よりポロン及びリンを注入して高抵抗領域３を形成する
。
その後、前記の低抵抗領域２及び高抵抗領域３を有する
ポリシリコン層を熱酸化法により熱酸化し、表面を酸化
膜６で覆う。さらに、ＣＶＤ法により基板全面に厚膜の
層間絶縁膜７を形成する。
ポリシリコン層を熱酸化法により熱酸化し、表面を酸化
膜６で覆う。さらに、ＣＶＤ法により基板全面に厚膜の
層間絶縁膜７を形成する。
次にコンタクト孔１０を形成し、さらに、該コンタクト
孔を埋めるようにアルミ配線を形成する。
孔を埋めるようにアルミ配線を形成する。
そして最後に基板表面全面に保護膜としてプラズマ窒化
膜を形成する。
膜を形成する。
しかしながら従来の半導体装置では、上述の方法により
形成された高抵抗ポリシリコン層３は、その後の酸化及
び熱処理により膜厚あるいは膜質が大きく変化し、特に
保護膜としてのプラズマ窒化膜９中に含まれる水素イオ
ンにより大きく高抵抗値が変動することがよく知られて
いる。この高抵抗値の変化によりこの高抵抗値を用いた
デバイスの特性が変化し、特性の制御において大きな問
題が生じている。また、デバイス特性の向上とともに、
高抵抗を超高抵抗へ、さらに高度な制御技術がますます
要求されてくるが、従来の構造ではその対応が困難であ
った。
形成された高抵抗ポリシリコン層３は、その後の酸化及
び熱処理により膜厚あるいは膜質が大きく変化し、特に
保護膜としてのプラズマ窒化膜９中に含まれる水素イオ
ンにより大きく高抵抗値が変動することがよく知られて
いる。この高抵抗値の変化によりこの高抵抗値を用いた
デバイスの特性が変化し、特性の制御において大きな問
題が生じている。また、デバイス特性の向上とともに、
高抵抗を超高抵抗へ、さらに高度な制御技術がますます
要求されてくるが、従来の構造ではその対応が困難であ
った。
この発明は、これらの問題点を解消するためになされた
もので、高抵抗値の変動を防止でき、よりよい制御が可
能である半導体装置を得ることを目的とする。
もので、高抵抗値の変動を防止でき、よりよい制御が可
能である半導体装置を得ることを目的とする。
〔課題を解決するための手段〕
本発明に係る半導体装置は、基板上に形成した第１層目
のポリシリコン層上に眉間絶縁膜を形成し、さらにその
上に上記第１層目のポリシリコンを完全に覆うように第
２層目のポリシリコン層を配置したものである。
のポリシリコン層上に眉間絶縁膜を形成し、さらにその
上に上記第１層目のポリシリコンを完全に覆うように第
２層目のポリシリコン層を配置したものである。
本発明においては、前述のように第２層目ポリシリコン
層を、第１層目ポリシリコンで形成される超高抵抗領域
を完全に覆うように設けるようにしたので、超高抵抗を
形成した後の工程において、例えば酸化，熱処理中にお
ける酸素あるいは水素の超高抵抗領域への侵入が防止さ
れ、超高抵抗値の変動を防止することが可能となる。
層を、第１層目ポリシリコンで形成される超高抵抗領域
を完全に覆うように設けるようにしたので、超高抵抗を
形成した後の工程において、例えば酸化，熱処理中にお
ける酸素あるいは水素の超高抵抗領域への侵入が防止さ
れ、超高抵抗値の変動を防止することが可能となる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置において、
超高抵抗を形成した場合の断面図を示している。図にお
いて、１はシリコン基板、２は基板１上に形成した第１
層目ポリシリコン層の低抵抗領域、３“は第１層目ポリ
シリコン層の超高抵抗領域、４は眉間絶縁膜、５は２層
目ポリシリコン、６はポリシリコンの酸化膜、７はスム
ースコート等の絶縁膜、８はアルミ配線、９は保護膜と
てしてのプラズマ窒化膜、１０はコンタクト孔である。
超高抵抗を形成した場合の断面図を示している。図にお
いて、１はシリコン基板、２は基板１上に形成した第１
層目ポリシリコン層の低抵抗領域、３“は第１層目ポリ
シリコン層の超高抵抗領域、４は眉間絶縁膜、５は２層
目ポリシリコン、６はポリシリコンの酸化膜、７はスム
ースコート等の絶縁膜、８はアルミ配線、９は保護膜と
てしてのプラズマ窒化膜、１０はコンタクト孔である。
以下、本実施例を製造工程に従って説明する。
図に示すように第１層目のポリシリコン層にて超高抵抗
領域３“と低抵抗領域２を形成する。尚、本実施例では
、超高抵抗値を得る方法として、第１層目のポリシリコ
ン層の薄膜化により対応している。その他の方法として
は、高抵抗長，１１，あるいはポリシリコン層への不純
物注入量の変更等により対応が可能である。また、第１
層目ポリシリコン層の超高抵抗領域３゛と、低抵抗領域
２はイオン注入量の差により形成する方法が一般的であ
る。
領域３“と低抵抗領域２を形成する。尚、本実施例では
、超高抵抗値を得る方法として、第１層目のポリシリコ
ン層の薄膜化により対応している。その他の方法として
は、高抵抗長，１１，あるいはポリシリコン層への不純
物注入量の変更等により対応が可能である。また、第１
層目ポリシリコン層の超高抵抗領域３゛と、低抵抗領域
２はイオン注入量の差により形成する方法が一般的であ
る。
このようにして形成した第１層目のポリシリコン層をＣ
ＶＤ法により形成した層間絶縁膜である酸化膜４により
覆う。さらにこの層間絶縁膜４を介して、第１層目ポリ
シリコン層にて形成した超高抵抗領域３“を完全に覆う
ように第２層目ボリシリコン層５を配置する。この第２
層目ポリシリコン層５の不純物濃度は比較的低濃度が望
ましい。
ＶＤ法により形成した層間絶縁膜である酸化膜４により
覆う。さらにこの層間絶縁膜４を介して、第１層目ポリ
シリコン層にて形成した超高抵抗領域３“を完全に覆う
ように第２層目ボリシリコン層５を配置する。この第２
層目ポリシリコン層５の不純物濃度は比較的低濃度が望
ましい。
それは、ポリシリコンのダレインの成長をおさえること
が、水素イオンの第１層目ポリシリコンにて形成される
超高抵抗領域への侵入を防止する効果が大きいためであ
る。また、超高抵抗領域３″を完全に覆うように配置し
た第２層目ポリシリコン層５の電位はある一定の電位に
固定することが望ましい。もちろん、この超高抵抗領域
３゛を完全に覆・うように配置された第２層目ポリシリ
コン層５はデバイスとしての配線の一部であってもよい
。
が、水素イオンの第１層目ポリシリコンにて形成される
超高抵抗領域への侵入を防止する効果が大きいためであ
る。また、超高抵抗領域３″を完全に覆うように配置し
た第２層目ポリシリコン層５の電位はある一定の電位に
固定することが望ましい。もちろん、この超高抵抗領域
３゛を完全に覆・うように配置された第２層目ポリシリ
コン層５はデバイスとしての配線の一部であってもよい
。
その後、第２層目ポリシリコン層５を熱酸化法又はＣＶ
Ｄ法により形成された眉間酸化膜６．７で覆う。この熱
酸化及びＣＶＤ酸化膜９形成時の酸素の侵入及び熱処理
に対しても、第２層目ポリシリコン層５は、第１層目に
より形成した超高抵抗領域３′の防御膜としての役割り
を果たしておりその効果は大きい。これにより、超高抵
抗値の変動は防止される。
Ｄ法により形成された眉間酸化膜６．７で覆う。この熱
酸化及びＣＶＤ酸化膜９形成時の酸素の侵入及び熱処理
に対しても、第２層目ポリシリコン層５は、第１層目に
より形成した超高抵抗領域３′の防御膜としての役割り
を果たしておりその効果は大きい。これにより、超高抵
抗値の変動は防止される。
その後、第１層目ポリシリコン層の低抵抗領域２へのコ
ンタクト孔１０を形成し、さらにアルミ層により配線８
を形成する。
ンタクト孔１０を形成し、さらにアルミ層により配線８
を形成する。
その後、デバイスの保護膜として、基板全面にプラズマ
窒化膜９を形成する。その後、一般的には前記プラズマ
窒化膜９を形成してからは、形成時のダメージの低下及
びストレスの低下を目的として、低温（３５０〜４００
℃程度）の熱処理を行うことが多い。そしてこの熱処理
により、プラズマ窒化膜９中の水素イオンがもっとも大
きく超高抵抗値を変動させることが往々にしてあるが、
本実施例ではこの水素イオンに対しても、第２層目のポ
リシリコン層５により、その下層の超高抵抗領域である
第１層ポリシリコン層３“へ水素イオンが侵入するのを
防止でき、超高抵抗値の変動を防止できる。
窒化膜９を形成する。その後、一般的には前記プラズマ
窒化膜９を形成してからは、形成時のダメージの低下及
びストレスの低下を目的として、低温（３５０〜４００
℃程度）の熱処理を行うことが多い。そしてこの熱処理
により、プラズマ窒化膜９中の水素イオンがもっとも大
きく超高抵抗値を変動させることが往々にしてあるが、
本実施例ではこの水素イオンに対しても、第２層目のポ
リシリコン層５により、その下層の超高抵抗領域である
第１層ポリシリコン層３“へ水素イオンが侵入するのを
防止でき、超高抵抗値の変動を防止できる。
なお、本実施例においては、超高抵抗を第１層目ポリシ
リコン３１にて、その防御膜を第２層目のポリシリコン
５にて形成しているが、超高抵抗を第２層目のポリシリ
コンにて、その防御膜を第３層目のポリシリコンにて形
成してもよく、この場合においても上記実施例と同様の
効果を奏する。
リコン３１にて、その防御膜を第２層目のポリシリコン
５にて形成しているが、超高抵抗を第２層目のポリシリ
コンにて、その防御膜を第３層目のポリシリコンにて形
成してもよく、この場合においても上記実施例と同様の
効果を奏する。
以上のように本発明によれば、第１層目ポリシリコン層
により形成された超高抵抗領域上に、層間絶緑膜を介し
て第１層目のポリシリコン層を完全に覆うように第２層
目ポリシリコン層を設けるようにしたので、超高抵抗形
成以降の工程、例えば酸化，熱処理工程における酸素あ
るいは水素の超高抵抗層への侵入を防止でき、超高抵抗
値の変動を防止でき、超高抵抗値を精度よく制御できる
効果がある。
により形成された超高抵抗領域上に、層間絶緑膜を介し
て第１層目のポリシリコン層を完全に覆うように第２層
目ポリシリコン層を設けるようにしたので、超高抵抗形
成以降の工程、例えば酸化，熱処理工程における酸素あ
るいは水素の超高抵抗層への侵入を防止でき、超高抵抗
値の変動を防止でき、超高抵抗値を精度よく制御できる
効果がある。
第１図はこの発明の一実施例による半導体装置の超高抵
抗部の断面図、第２図は従来方法による半導体装置の高
抵抗部の断面図である。 １・・・Ｓｉ基板、２・・・低抵抗領域、３・・・高抵
抗領域、３′・・・超高抵抗領域、４・・・第１層目ポ
リシリコン層一第２層目ポリシリコン層間の眉間絶縁膜
、５・・・第２層目ポリシリコン層、６・・・ポリシリ
コンの酸化膜、７・・・スムースコート等の絶縁膜、８
・・・アルミ配線、９・・・プラズマ窒化膜、１０はコ
ンタクト孔。 なお図中同一符号は同一又は相当部分を示す。
抗部の断面図、第２図は従来方法による半導体装置の高
抵抗部の断面図である。 １・・・Ｓｉ基板、２・・・低抵抗領域、３・・・高抵
抗領域、３′・・・超高抵抗領域、４・・・第１層目ポ
リシリコン層一第２層目ポリシリコン層間の眉間絶縁膜
、５・・・第２層目ポリシリコン層、６・・・ポリシリ
コンの酸化膜、７・・・スムースコート等の絶縁膜、８
・・・アルミ配線、９・・・プラズマ窒化膜、１０はコ
ンタクト孔。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- （１）半導体基板上に高抵抗のポリシリコン層を有する
半導体装置において、 前記基板上に形成された第１層目のポリシリコン層と、 該第１層目のポリシリコン層上に形成された絶縁膜と、 該絶縁膜上に前記第１層目のポリシリコン層形成領域を
覆うように形成した第２層目のポリシリコン層とを備え
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1019290A JPH03214661A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1019290A JPH03214661A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214661A true JPH03214661A (ja) | 1991-09-19 |
Family
ID=11743426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1019290A Pending JPH03214661A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112410A (ja) * | 1992-08-12 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100258493B1 (ko) * | 1995-10-25 | 2000-06-15 | 가네꼬 히사시 | 저항소자를 갖는 반도체장치 및 그의 제조방법 |
-
1990
- 1990-01-18 JP JP1019290A patent/JPH03214661A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112410A (ja) * | 1992-08-12 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5956592A (en) * | 1992-08-12 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
| KR100258493B1 (ko) * | 1995-10-25 | 2000-06-15 | 가네꼬 히사시 | 저항소자를 갖는 반도체장치 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JPS592352A (ja) | 半導体装置の製造方法 | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH0752772B2 (ja) | 半導体装置の製法 | |
| JP2001237418A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03214661A (ja) | 半導体装置 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPS59178747A (ja) | 半導体装置の製法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| JPH04157765A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製法 | |
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JPH01238144A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP2820263B2 (ja) | 半導体素子の製造方法 | |
| JPH0370170A (ja) | 半導体素子の形成方法 |