JPH04157765A - 絶縁ゲート型電界効果トランジスタ及びその製法 - Google Patents
絶縁ゲート型電界効果トランジスタ及びその製法Info
- Publication number
- JPH04157765A JPH04157765A JP2282430A JP28243090A JPH04157765A JP H04157765 A JPH04157765 A JP H04157765A JP 2282430 A JP2282430 A JP 2282430A JP 28243090 A JP28243090 A JP 28243090A JP H04157765 A JPH04157765 A JP H04157765A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- field effect
- effect transistor
- gate insulating
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基板上に、ゲート絶縁膜を介して、ゲ
ート電極が配されている構成を有する絶縁ゲート型電界
効果トランジスタ及びその製法に関する。
ート電極が配されている構成を有する絶縁ゲート型電界
効果トランジスタ及びその製法に関する。
従来、第8図を伴って次に述べる構成を有する絶縁ゲー
ト型電界効果トランジスタが提案されている。 すなわち、p型を有する単結晶Siでなる半導体基板1
上に、S i O2でなるゲート絶縁膜2を介して、導
電性を有する多結晶Sirなるゲート電極3が配されて
いる。 この場合、ゲート絶縁WA2内にEまたはClが、第9
図に示す、ように、ゲート絶R膜2の厚さ方向の中央部
において極大値を呈する濃度分布を有して、符号20で
示すように導入されている。 また、半導体基板1内に、ゲート電極3を挟んだ両位置
において、n型不純物の導入によ)で形成された半導体
領域でなるソース領域4及びドレイン領域5が形成され
ている。 さらに、半導体基板1上に、ゲート電極3を覆って延長
し且つゲート電極3、ソース領域4及びドレイン領域5
をそれぞれ外部に臨ませる!:6及び7を設けている例
えばS i O2でなる層間絶縁膜9が形成されている
。 また、II!絶縁膜9上に、IE6.7及び8をそれぞ
れ通じてゲート電極3、ソース領域4及びドレイン領域
5にそれぞれ連結しているゲート引出用電極10.ソー
ス電極11及びドレイン電極12が形成されている。 以上が、従来提案されている絶縁ゲート型電界効果トラ
ンジスタの構成である。 また、従来、第10図を伴って次に述べる絶縁ゲート型
電界効宋トランジスタの製法が提案されている。 第10図において、第8図との対応部分には同一符号を
付して示す。 第10図に示す従来の絶縁ゲート型電界効果トランジス
タの製法は、次に述べる順次の工程をとって、第8図で
上述した絶縁ゲート型電界効果トランジスタを製造する
。 すなわち、予め用意された例えばp型を有する単結晶3
iでなる半導体基板1上に、例えばS i 02でなる
ゲート絶縁膜2を例えば熱酸化法によって形成する(第
10図A)。 次に、半導体基板1内へのゲート絶縁膜2を介してのF
またはClのイオンの導入処理によって、半導体基板1
内に、そのゲート絶縁膜2側において、FまたはClを
符号20’で示すように導入させる(第10図B)。 次に、900’C〜1000℃の^い温度での熱処理を
施すことによって、半導体基板1内に導入されている符
号20′で示されているFよたはClを、ゲート絶縁膜
2内に符号20で示すように拡散させる(第10図C)
。 次に、ゲート絶R膜2上に、′f#電性を右する多結晶
3iでなるゲート電極3を所要のパターンに形成する(
第10図D)。 次に、ゲート絶[1192をゲート電極3をマスクとす
るエツチング処理によって、ゲート電極3下のパターン
に形成し、次に、またはその前に、半導体基板1内に、
ゲート電極3またはその上に予め形成されたマスク層を
マスクとするn型不純物の導入処理によってソース領域
4及びドレイン領域5を形成する(第10図E)。 次に、半導体基板1上に、ゲート電極3を覆って延長し
且つゲート電極3、ソース領域4及びドレイン領域5を
それぞれ外部に臨ませる窓6.7及び8を設けている例
えば5in2でなる層間絶縁膜9を形成する(第10図
F)。 次に、層間絶縁膜9上に、窓6.7及び8をそれぞれ通
じてゲート電極3、ソース領域4及びドレイン領域5に
連結しているゲート引出用電極10、ソース電極11及
びドレイン電極12を形成する(第10図G)。 以上が、従来提案ざ机ている絶縁ゲート!電界効果トラ
ンジスタの製法である。
ト型電界効果トランジスタが提案されている。 すなわち、p型を有する単結晶Siでなる半導体基板1
上に、S i O2でなるゲート絶縁膜2を介して、導
電性を有する多結晶Sirなるゲート電極3が配されて
いる。 この場合、ゲート絶縁WA2内にEまたはClが、第9
図に示す、ように、ゲート絶R膜2の厚さ方向の中央部
において極大値を呈する濃度分布を有して、符号20で
示すように導入されている。 また、半導体基板1内に、ゲート電極3を挟んだ両位置
において、n型不純物の導入によ)で形成された半導体
領域でなるソース領域4及びドレイン領域5が形成され
ている。 さらに、半導体基板1上に、ゲート電極3を覆って延長
し且つゲート電極3、ソース領域4及びドレイン領域5
をそれぞれ外部に臨ませる!:6及び7を設けている例
えばS i O2でなる層間絶縁膜9が形成されている
。 また、II!絶縁膜9上に、IE6.7及び8をそれぞ
れ通じてゲート電極3、ソース領域4及びドレイン領域
5にそれぞれ連結しているゲート引出用電極10.ソー
ス電極11及びドレイン電極12が形成されている。 以上が、従来提案されている絶縁ゲート型電界効果トラ
ンジスタの構成である。 また、従来、第10図を伴って次に述べる絶縁ゲート型
電界効宋トランジスタの製法が提案されている。 第10図において、第8図との対応部分には同一符号を
付して示す。 第10図に示す従来の絶縁ゲート型電界効果トランジス
タの製法は、次に述べる順次の工程をとって、第8図で
上述した絶縁ゲート型電界効果トランジスタを製造する
。 すなわち、予め用意された例えばp型を有する単結晶3
iでなる半導体基板1上に、例えばS i 02でなる
ゲート絶縁膜2を例えば熱酸化法によって形成する(第
10図A)。 次に、半導体基板1内へのゲート絶縁膜2を介してのF
またはClのイオンの導入処理によって、半導体基板1
内に、そのゲート絶縁膜2側において、FまたはClを
符号20’で示すように導入させる(第10図B)。 次に、900’C〜1000℃の^い温度での熱処理を
施すことによって、半導体基板1内に導入されている符
号20′で示されているFよたはClを、ゲート絶縁膜
2内に符号20で示すように拡散させる(第10図C)
。 次に、ゲート絶R膜2上に、′f#電性を右する多結晶
3iでなるゲート電極3を所要のパターンに形成する(
第10図D)。 次に、ゲート絶[1192をゲート電極3をマスクとす
るエツチング処理によって、ゲート電極3下のパターン
に形成し、次に、またはその前に、半導体基板1内に、
ゲート電極3またはその上に予め形成されたマスク層を
マスクとするn型不純物の導入処理によってソース領域
4及びドレイン領域5を形成する(第10図E)。 次に、半導体基板1上に、ゲート電極3を覆って延長し
且つゲート電極3、ソース領域4及びドレイン領域5を
それぞれ外部に臨ませる窓6.7及び8を設けている例
えば5in2でなる層間絶縁膜9を形成する(第10図
F)。 次に、層間絶縁膜9上に、窓6.7及び8をそれぞれ通
じてゲート電極3、ソース領域4及びドレイン領域5に
連結しているゲート引出用電極10、ソース電極11及
びドレイン電極12を形成する(第10図G)。 以上が、従来提案ざ机ている絶縁ゲート!電界効果トラ
ンジスタの製法である。
第8図に示す従来の絶縁ゲート型電界効果トランジスタ
によれば、ゲート絶縁膜2内にFまたはClが符@20
で示すように導入されていることによって、半導体基板
1とゲート絶縁膜2との間に界面またはその近傍にもF
またはClが導入されているので、半導体基板1とゲー
ト絶縁膜2との間の界面またはその近傍における望まし
くない単位を減少させている。このため、ゲート絶縁膜
2内にFまたはClを上述したように導入させていない
場合に比し高いホットキャリア耐性を有する。 しかしながら、第8図に示す従来の絶縁ゲート型電界効
果トランジスタの場合、ゲート絶縁膜2内に導入されて
いる符号20で示すFまたはClが、第9図に示すよう
に、ゲート絶R膜2の厚さ方向の中央部において極大値
を?するS度分布を有し、このため、FまたはClが、
半導体基板1どゲート絶縁膜3との界面またはその近傍
において、ゲート絶IQ膜3の厚さ方向の中央部よりし
低い深度でしか導入されていない。このため、半導体基
板1とゲート絶縁膜2との間の界面またはその近傍にお
ける準位を減少させる効果が比較的低く、従ってホット
キャリア耐性が十分高いとはいえない、という欠点を有
していた。 また、第8図に示す従来の絶縁ゲート型電界効果トラン
ジスタの場合、ゲート絶縁膜2内に導入されている符号
20で示すFまたはClが、上述したようにゲート絶縁
膜の厚さ方向の中央部において極大値を呈する濃度分布
を有するので、FまたはClが、ゲート絶縁W;42の
中央部において、高い濃度で導入されている。このため
、ゲート絶RWJ2が、その性質を変化させるキャリア
トラップを高密度に導入しているので、絶縁ゲート型電
界効梁1〜ランジスタとしての動作の信頼性が低い、・
という欠点を右していた。 よって、本発明は、上述した欠点のない、新規な絶縁ゲ
ート型電界効果トランジスタ、及びその製法を提案せん
とするものである。
によれば、ゲート絶縁膜2内にFまたはClが符@20
で示すように導入されていることによって、半導体基板
1とゲート絶縁膜2との間に界面またはその近傍にもF
またはClが導入されているので、半導体基板1とゲー
ト絶縁膜2との間の界面またはその近傍における望まし
くない単位を減少させている。このため、ゲート絶縁膜
2内にFまたはClを上述したように導入させていない
場合に比し高いホットキャリア耐性を有する。 しかしながら、第8図に示す従来の絶縁ゲート型電界効
果トランジスタの場合、ゲート絶縁膜2内に導入されて
いる符号20で示すFまたはClが、第9図に示すよう
に、ゲート絶R膜2の厚さ方向の中央部において極大値
を?するS度分布を有し、このため、FまたはClが、
半導体基板1どゲート絶縁膜3との界面またはその近傍
において、ゲート絶IQ膜3の厚さ方向の中央部よりし
低い深度でしか導入されていない。このため、半導体基
板1とゲート絶縁膜2との間の界面またはその近傍にお
ける準位を減少させる効果が比較的低く、従ってホット
キャリア耐性が十分高いとはいえない、という欠点を有
していた。 また、第8図に示す従来の絶縁ゲート型電界効果トラン
ジスタの場合、ゲート絶縁膜2内に導入されている符号
20で示すFまたはClが、上述したようにゲート絶縁
膜の厚さ方向の中央部において極大値を呈する濃度分布
を有するので、FまたはClが、ゲート絶縁W;42の
中央部において、高い濃度で導入されている。このため
、ゲート絶RWJ2が、その性質を変化させるキャリア
トラップを高密度に導入しているので、絶縁ゲート型電
界効梁1〜ランジスタとしての動作の信頼性が低い、・
という欠点を右していた。 よって、本発明は、上述した欠点のない、新規な絶縁ゲ
ート型電界効果トランジスタ、及びその製法を提案せん
とするものである。
本願第1番目の発明による絶縁ゲート!電界効果トラン
ジスタは、第8図で前述した従来の絶縁ゲート型電界効
果トランジスタの場合と同様に、半導体基板上に、ゲー
ト絶縁膜を介して、ゲート電極が配されている構成を有
し、そして、ゲート絶縁膜内にFまたはClが導入され
ている。 しかしながら、本願第1番目の発明による絶縁ゲート型
電界効果トランジスタは、このような構成を有する絶縁
ゲート型電界効果トランジスタにおいて、上記ゲート絶
1m112内に導入されているFまたはClが、上記半
導体基板及び上記ゲート絶縁膜間の界面またはその近傍
において極大値を呈しているが、上記ゲート絶縁膜の厚
さ方向の中央部において極大値をヱしていない濃度分布
を有する。 本願第2番目の発明による絶縁ゲート〒Wl界効果トラ
ンジスタの製法は、■!!′導体基板上に、ゲート絶I
!膜を形成する工程と、■上記ゲート絶m1llを形成
する工程後、上記半導体基板内へのFまたはClのイオ
ンの注入処理によって、上記半導体基板内に、その上記
ゲート絶縁膜側において、FまたはClを導入させる工
程と、■上記FまたはClを導入させる工程後、上記半
導体基板上に、ゲート絶縁膜上において、ゲート電極を
形成する工程と、■上記FまたはClを導入させる工程
後、上記ゲート電極を形成する工程前または後において
、600℃〜850℃のW度での熱処理を施す工程とを
有する。 本願第3番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法は、■半導体基板上に、ゲート絶縁膜を形
成する工程と、■上記ゲート絶l1lIを形成する工程
後、上記半導体基板上に、上記ゲート絶縁股上において
、ゲート電極を形成する工程と、■上記ゲート電極を形
成する工程後、上記半導体基板または上記ゲート電極内
への「またはClのイオンの注入処理によって、上記半
導体基板または上記ゲート電極内に、その上記ゲート絶
縁膜側において、FまたはClを導入さける工程と、■
上記FまたはClを導入させる工程後、600”0〜8
50℃の温度での熱処理を施す工程とを有する。 本願第4番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法は、■半導体基板上に、ゲート絶縁膜を形
成する工程と、■上記ゲート電極を形成する工程後、上
記半導体基板内へのFまたはClのイオンの注入処理に
よって、上記半導体基板内に、その上記ゲート絶縁膜側
において、FまたはClを導入させる工程と、■上記F
またはClを導入させる工程後、上記半導体基板上に、
上記ゲート絶縁膜上において、ゲート電極を形成する工
程と、■上記FまたはClを導入させる工程後、上記ゲ
ート電極を形成する工程前において、水分を20pg)
m以下の111[でしか含んでいない窒素雰囲気中にお
りる600℃以上の温度での熱処理を施す工程とを有す
る。
ジスタは、第8図で前述した従来の絶縁ゲート型電界効
果トランジスタの場合と同様に、半導体基板上に、ゲー
ト絶縁膜を介して、ゲート電極が配されている構成を有
し、そして、ゲート絶縁膜内にFまたはClが導入され
ている。 しかしながら、本願第1番目の発明による絶縁ゲート型
電界効果トランジスタは、このような構成を有する絶縁
ゲート型電界効果トランジスタにおいて、上記ゲート絶
1m112内に導入されているFまたはClが、上記半
導体基板及び上記ゲート絶縁膜間の界面またはその近傍
において極大値を呈しているが、上記ゲート絶縁膜の厚
さ方向の中央部において極大値をヱしていない濃度分布
を有する。 本願第2番目の発明による絶縁ゲート〒Wl界効果トラ
ンジスタの製法は、■!!′導体基板上に、ゲート絶I
!膜を形成する工程と、■上記ゲート絶m1llを形成
する工程後、上記半導体基板内へのFまたはClのイオ
ンの注入処理によって、上記半導体基板内に、その上記
ゲート絶縁膜側において、FまたはClを導入させる工
程と、■上記FまたはClを導入させる工程後、上記半
導体基板上に、ゲート絶縁膜上において、ゲート電極を
形成する工程と、■上記FまたはClを導入させる工程
後、上記ゲート電極を形成する工程前または後において
、600℃〜850℃のW度での熱処理を施す工程とを
有する。 本願第3番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法は、■半導体基板上に、ゲート絶縁膜を形
成する工程と、■上記ゲート絶l1lIを形成する工程
後、上記半導体基板上に、上記ゲート絶縁股上において
、ゲート電極を形成する工程と、■上記ゲート電極を形
成する工程後、上記半導体基板または上記ゲート電極内
への「またはClのイオンの注入処理によって、上記半
導体基板または上記ゲート電極内に、その上記ゲート絶
縁膜側において、FまたはClを導入さける工程と、■
上記FまたはClを導入させる工程後、600”0〜8
50℃の温度での熱処理を施す工程とを有する。 本願第4番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法は、■半導体基板上に、ゲート絶縁膜を形
成する工程と、■上記ゲート電極を形成する工程後、上
記半導体基板内へのFまたはClのイオンの注入処理に
よって、上記半導体基板内に、その上記ゲート絶縁膜側
において、FまたはClを導入させる工程と、■上記F
またはClを導入させる工程後、上記半導体基板上に、
上記ゲート絶縁膜上において、ゲート電極を形成する工
程と、■上記FまたはClを導入させる工程後、上記ゲ
ート電極を形成する工程前において、水分を20pg)
m以下の111[でしか含んでいない窒素雰囲気中にお
りる600℃以上の温度での熱処理を施す工程とを有す
る。
【作用・効果]
本願第1番目の発明による絶縁ゲート型電界効果トラン
ジスタによれば、ゲート絶縁膜内に、第8図で前述した
従来の絶縁ゲート型電界効果トランジスタの場合と同様
に、FまたはClが導入されていることによって、半導
体基板とゲート絶縁膜との間の界面またはその近傍にF
またはClが導入されているので、第8図で前述した従
来の絶縁ゲート型電界勤果トランジスタの場合と同様に
、半導体基板とゲート絶縁膜との閣の界面またはその近
傍における望ましくない準位を減少させ、よって、ゲー
ト絶縁膜内にFまたはClが導入されていない場合に比
し高いホットキャリア耐性を有する。 しかしながら、本願第1番目の発明による絶縁ゲート型
電界効果トランジスタによれば、絶縁膜内に導入されて
いるFまたはClが、半導体基板と絶縁膜との界面また
はその近傍において極大値を呈するが、ゲート絶縁膜の
厚さ方向の中央部において極大値を呈しない′crti
分布を有するので、半導体基板とゲート絶縁膜との界面
またはイの近傍における望ましくない準位を、第8図で
前述した従来の絶縁ゲート型電界効果トランジスタの場
合に比し大きく減少させている。このため、第8図で前
述した従来の絶縁ゲート型電界効果トランジスタの場合
に比し高いホットキャリア耐性を有する。 また、本願第1番目の発明による絶縁ゲート型電界効果
トランジスタの場合、ゲート絶縁膜内に導入されている
FまたはClが、上述したようにゲート絶縁膜の厚さ方
向の中央部において極大値を呈していない濃度分布を有
するので、FまたはClが、ゲート絶縁膜の中央部にお
いて、高いlIr!1で導入されていない。このため、
ゲート絶縁膜がその性質を変化させるキャリアトラップ
を、第8図で前述した従来の絶縁ゲート型電界効果トラ
ンジスタの場合に比し格段的に低い密痕でしか導入され
ていないので、絶縁ゲート型電界効果トランジスタとし
ての動作の信頼性が、第8図で上述した従来の絶縁ゲー
ト型電界効果トランジスタの場合にし格段的に高い。 本願第2番目の発明による絶縁ゲート!電界効果トラン
ジスタの製法によれば、第10図で前述した従来の絶縁
ゲート型電界効果トランジスタの製法の場合と同様に、
半導体基板内にFまたはClを導入させて後、熱処理を
施している。このため、半導体基板内に導入されたFま
たはClがゲート絶縁膜内に拡散することによって、ゲ
ート絶縁膜内にFまたはClが導入され、また、それに
よって、半導体基板とゲート絶I!膜との界面またはそ
の近傍にFまたはClが導入されている。 しかしながら、本願第2番目の発明による絶縁ゲート型
電界効果トランジスタの製法の場合、半導体基板内に[
またはClを導入させて後の熱処理を、600℃〜85
0℃という、第1゜図で前述した従来の絶縁ゲート型電
界効果トランジスタの製法の場合に比し低いUaで行っ
ているので、ゲート絶縁膜内に導入されているFまたは
Clが、本願第1番目の発明による絶縁ゲート型電界効
果トランジスタで述べたように、半導体基板とゲート絶
縁膜との間の界面またはその近傍において極大値を早し
ているが、ゲート絶縁膜の厚さ方向の中央部において極
大値を呈していない濃度分布を有している。 従って、本願第2番目の発明による絶縁ゲート型電界効
果トランジスタの製法によれば、本願第11目の発明に
よる絶縁ゲート型電界効果トランジスタについて上述し
た優れた特徴を有する絶縁ゲート型電界効果トランジス
タを容易に製造することができる。 本願第3番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法によれば、本願第2番目の発明による絶縁
ゲート型電界効果トランジスタの製法の場合とは寅なり
、ゲート電極を形成して後、半導体基板またはゲート電
極内にFまたはClを導入させているが、そのFまたは
C)の導入させて後、本願第2番目の発明による絶縁ゲ
ート型電界効!lトランジスタの製法の場合と同様の熱
処理を行っているので、詳細説明は省略するが、本願第
2番目の発明による絶縁ゲート型電界効果トランジスタ
の製法の場合と同様の特徴を有する。 本願第4番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法によれば、第10図で前述した従来の絶縁
ゲート型電界効果トランジスタの製法の場合と同様に、
半導体基板内にFまたはClを導入させて後、熱処理を
施している。このため、半導体基板内に導入されたFま
たはClがゲート絶縁膜内に拡散することによって、ゲ
ート絶縁膜内にFまたはClが導入され、それによって
、半導体基板とゲート絶縁膜との界面またはその近傍に
Ft転はClが導入されている。 しかしながら、本願第4番目の発明による絶縁ゲート型
電界効果トランジスタの製法の場合、崖導体基板内に[
またはClを導入さしT、後の熱処理を600℃以上と
いう温痕で行っているが、その熱処理を、水分を20p
prr+以下のきわめて低い激変でしか含んでいない窒
素雰囲気中で行っているので、ゲート絶縁膜内に導入さ
れているFまたはClが、本願第1番目の発明による絶
縁ゲート型電界効果トランジスタでのべたように、半導
体基板とゲート絶縁膜との門の界面またはその近傍にお
いて極大値を呈しているが、ゲート絶縁膜の厚さ方向の
中央部において極大値を呈していない濃度分布を有して
いる。 従って、本願第4番目の発明による絶縁ゲート型電界効
果トランジスタの製法の場合も、本願第2番目の発明に
よる絶縁ゲート型電界効果トランジスタの製法の場合と
同様に、本願第1番目の発明による絶縁ゲート型電界効
果トランジスタについて上述した優れた特徴を有する絶
縁ゲート型電界効果トランジスタを容易に製造すること
ができる。 [実施例1】 次に、第1図を伴・)で、本発明による絶縁グー1〜型
電毀効宋1−″:/)ジスタの実施例を述べよう。 第1図において、第8図との対応部分には同一符号を付
し、詳lI!I説明を省略する。 第1図に示丈本発明による絶縁ゲート型電界効果トラン
ジスタの実施例は、見掛上、第8図で上述した従来の絶
縁ゲート型電界効果トランジスタと同一の構成を有する
。このため、図示群a説明は省略する。 しかしながら、本発明による絶縁ゲート型電界効果トラ
ンジスタの実施例は、ゲート絶縁膜2内に導入されてい
る、符号20で示されているFまたはClが、第8図で
前述した従来の絶縁ゲート型電界効果トランジスタの場
合とは異なり、第2図に示すように、半導体基板1及び
ゲート絶m膜2間の界面またはその近傍において極大値
を呈しているが、ゲート絶縁膜2の中央部において極大
値を呈していないt度分布をイ1しでいる。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの実施例の構成である。 このような構成をイjする本発明による!縁ゲート型電
界効果トランジスタによれば、崖導体基板1とゲート絶
縁膜2との界面またはその近傍にFまたはClが導入さ
れていることに、第8図で上述した従来の絶縁ゲート型
電界効果トランジスタの場合と変りはないので、第8図
で上述した従来の絶縁ゲート型電界効果トランジスタの
場合と同様に、界面またはその近傍における望ましくな
い準位を、Fまたはclを導入させていない場合から減
少させており、よって、ゲート絶縁1!A2内にFまた
はclを導入させていない場合に比し高いホットキャリ
ア耐性を有する。 しかし・ながら、第1図に示す本発明による絶縁ゲート
型電界効果トランジスタの実施例によれば、ゲート絶縁
膜2内に導入されているFまたはClが、半導体基板1
及びゲート絶縁膜2の界面またはその近傍において極大
値を?しているが、ゲート絶縁膜2の中央部において極
大値を呈してない濃度分布を有しているので、半導体基
板1とゲート絶縁膜2との間の界面またはその近傍にお
ける望ましくない準位な第S図で上述した従来の絶縁ゲ
ート型電界効果トランジスタの場合に比し大きく減少さ
せている。このため、第8図で前述した従来の絶縁ゲー
ト型電界効果トランジスタの場合に比し高いホットキャ
リア耐性を有する。 また、第1図に示す本発明による絶縁ゲート型電界効果
トランジスタの場合、ゲート絶縁膜2内に導入されてい
るFまたはClが、上述したようにゲート絶縁膜2の厚
さ方向の中央部において極大値を呈していない濃度分布
を有するので、FまたはClが、ゲート絶縁1!2の中
央部において、高いIfil’導入されていない。この
ため、ゲート絶縁膜2がその性質を変化させるキャリア
トラップを、第8図で前述した従来の絶縁ゲート型電界
効果トランジスタの場合に比し格段的に低い密度でしか
導入されていないので、絶縁ゲート型電界効果トランジ
スタとしての動作の信頼性が、第8図で上述した従来の
絶縁ゲート型電界効果トランジスタの場合にし格段的に
高い。
ジスタによれば、ゲート絶縁膜内に、第8図で前述した
従来の絶縁ゲート型電界効果トランジスタの場合と同様
に、FまたはClが導入されていることによって、半導
体基板とゲート絶縁膜との間の界面またはその近傍にF
またはClが導入されているので、第8図で前述した従
来の絶縁ゲート型電界勤果トランジスタの場合と同様に
、半導体基板とゲート絶縁膜との閣の界面またはその近
傍における望ましくない準位を減少させ、よって、ゲー
ト絶縁膜内にFまたはClが導入されていない場合に比
し高いホットキャリア耐性を有する。 しかしながら、本願第1番目の発明による絶縁ゲート型
電界効果トランジスタによれば、絶縁膜内に導入されて
いるFまたはClが、半導体基板と絶縁膜との界面また
はその近傍において極大値を呈するが、ゲート絶縁膜の
厚さ方向の中央部において極大値を呈しない′crti
分布を有するので、半導体基板とゲート絶縁膜との界面
またはイの近傍における望ましくない準位を、第8図で
前述した従来の絶縁ゲート型電界効果トランジスタの場
合に比し大きく減少させている。このため、第8図で前
述した従来の絶縁ゲート型電界効果トランジスタの場合
に比し高いホットキャリア耐性を有する。 また、本願第1番目の発明による絶縁ゲート型電界効果
トランジスタの場合、ゲート絶縁膜内に導入されている
FまたはClが、上述したようにゲート絶縁膜の厚さ方
向の中央部において極大値を呈していない濃度分布を有
するので、FまたはClが、ゲート絶縁膜の中央部にお
いて、高いlIr!1で導入されていない。このため、
ゲート絶縁膜がその性質を変化させるキャリアトラップ
を、第8図で前述した従来の絶縁ゲート型電界効果トラ
ンジスタの場合に比し格段的に低い密痕でしか導入され
ていないので、絶縁ゲート型電界効果トランジスタとし
ての動作の信頼性が、第8図で上述した従来の絶縁ゲー
ト型電界効果トランジスタの場合にし格段的に高い。 本願第2番目の発明による絶縁ゲート!電界効果トラン
ジスタの製法によれば、第10図で前述した従来の絶縁
ゲート型電界効果トランジスタの製法の場合と同様に、
半導体基板内にFまたはClを導入させて後、熱処理を
施している。このため、半導体基板内に導入されたFま
たはClがゲート絶縁膜内に拡散することによって、ゲ
ート絶縁膜内にFまたはClが導入され、また、それに
よって、半導体基板とゲート絶I!膜との界面またはそ
の近傍にFまたはClが導入されている。 しかしながら、本願第2番目の発明による絶縁ゲート型
電界効果トランジスタの製法の場合、半導体基板内に[
またはClを導入させて後の熱処理を、600℃〜85
0℃という、第1゜図で前述した従来の絶縁ゲート型電
界効果トランジスタの製法の場合に比し低いUaで行っ
ているので、ゲート絶縁膜内に導入されているFまたは
Clが、本願第1番目の発明による絶縁ゲート型電界効
果トランジスタで述べたように、半導体基板とゲート絶
縁膜との間の界面またはその近傍において極大値を早し
ているが、ゲート絶縁膜の厚さ方向の中央部において極
大値を呈していない濃度分布を有している。 従って、本願第2番目の発明による絶縁ゲート型電界効
果トランジスタの製法によれば、本願第11目の発明に
よる絶縁ゲート型電界効果トランジスタについて上述し
た優れた特徴を有する絶縁ゲート型電界効果トランジス
タを容易に製造することができる。 本願第3番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法によれば、本願第2番目の発明による絶縁
ゲート型電界効果トランジスタの製法の場合とは寅なり
、ゲート電極を形成して後、半導体基板またはゲート電
極内にFまたはClを導入させているが、そのFまたは
C)の導入させて後、本願第2番目の発明による絶縁ゲ
ート型電界効!lトランジスタの製法の場合と同様の熱
処理を行っているので、詳細説明は省略するが、本願第
2番目の発明による絶縁ゲート型電界効果トランジスタ
の製法の場合と同様の特徴を有する。 本願第4番目の発明による絶縁ゲート型電界効果トラン
ジスタの製法によれば、第10図で前述した従来の絶縁
ゲート型電界効果トランジスタの製法の場合と同様に、
半導体基板内にFまたはClを導入させて後、熱処理を
施している。このため、半導体基板内に導入されたFま
たはClがゲート絶縁膜内に拡散することによって、ゲ
ート絶縁膜内にFまたはClが導入され、それによって
、半導体基板とゲート絶縁膜との界面またはその近傍に
Ft転はClが導入されている。 しかしながら、本願第4番目の発明による絶縁ゲート型
電界効果トランジスタの製法の場合、崖導体基板内に[
またはClを導入さしT、後の熱処理を600℃以上と
いう温痕で行っているが、その熱処理を、水分を20p
prr+以下のきわめて低い激変でしか含んでいない窒
素雰囲気中で行っているので、ゲート絶縁膜内に導入さ
れているFまたはClが、本願第1番目の発明による絶
縁ゲート型電界効果トランジスタでのべたように、半導
体基板とゲート絶縁膜との門の界面またはその近傍にお
いて極大値を呈しているが、ゲート絶縁膜の厚さ方向の
中央部において極大値を呈していない濃度分布を有して
いる。 従って、本願第4番目の発明による絶縁ゲート型電界効
果トランジスタの製法の場合も、本願第2番目の発明に
よる絶縁ゲート型電界効果トランジスタの製法の場合と
同様に、本願第1番目の発明による絶縁ゲート型電界効
果トランジスタについて上述した優れた特徴を有する絶
縁ゲート型電界効果トランジスタを容易に製造すること
ができる。 [実施例1】 次に、第1図を伴・)で、本発明による絶縁グー1〜型
電毀効宋1−″:/)ジスタの実施例を述べよう。 第1図において、第8図との対応部分には同一符号を付
し、詳lI!I説明を省略する。 第1図に示丈本発明による絶縁ゲート型電界効果トラン
ジスタの実施例は、見掛上、第8図で上述した従来の絶
縁ゲート型電界効果トランジスタと同一の構成を有する
。このため、図示群a説明は省略する。 しかしながら、本発明による絶縁ゲート型電界効果トラ
ンジスタの実施例は、ゲート絶縁膜2内に導入されてい
る、符号20で示されているFまたはClが、第8図で
前述した従来の絶縁ゲート型電界効果トランジスタの場
合とは異なり、第2図に示すように、半導体基板1及び
ゲート絶m膜2間の界面またはその近傍において極大値
を呈しているが、ゲート絶縁膜2の中央部において極大
値を呈していないt度分布をイ1しでいる。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの実施例の構成である。 このような構成をイjする本発明による!縁ゲート型電
界効果トランジスタによれば、崖導体基板1とゲート絶
縁膜2との界面またはその近傍にFまたはClが導入さ
れていることに、第8図で上述した従来の絶縁ゲート型
電界効果トランジスタの場合と変りはないので、第8図
で上述した従来の絶縁ゲート型電界効果トランジスタの
場合と同様に、界面またはその近傍における望ましくな
い準位を、Fまたはclを導入させていない場合から減
少させており、よって、ゲート絶縁1!A2内にFまた
はclを導入させていない場合に比し高いホットキャリ
ア耐性を有する。 しかし・ながら、第1図に示す本発明による絶縁ゲート
型電界効果トランジスタの実施例によれば、ゲート絶縁
膜2内に導入されているFまたはClが、半導体基板1
及びゲート絶縁膜2の界面またはその近傍において極大
値を?しているが、ゲート絶縁膜2の中央部において極
大値を呈してない濃度分布を有しているので、半導体基
板1とゲート絶縁膜2との間の界面またはその近傍にお
ける望ましくない準位な第S図で上述した従来の絶縁ゲ
ート型電界効果トランジスタの場合に比し大きく減少さ
せている。このため、第8図で前述した従来の絶縁ゲー
ト型電界効果トランジスタの場合に比し高いホットキャ
リア耐性を有する。 また、第1図に示す本発明による絶縁ゲート型電界効果
トランジスタの場合、ゲート絶縁膜2内に導入されてい
るFまたはClが、上述したようにゲート絶縁膜2の厚
さ方向の中央部において極大値を呈していない濃度分布
を有するので、FまたはClが、ゲート絶縁1!2の中
央部において、高いIfil’導入されていない。この
ため、ゲート絶縁膜2がその性質を変化させるキャリア
トラップを、第8図で前述した従来の絶縁ゲート型電界
効果トランジスタの場合に比し格段的に低い密度でしか
導入されていないので、絶縁ゲート型電界効果トランジ
スタとしての動作の信頼性が、第8図で上述した従来の
絶縁ゲート型電界効果トランジスタの場合にし格段的に
高い。
【実施例2】
次に、第3図を伴って本発明による絶縁ゲート型電界効
果トランジスタの製法の第1の実施例を述べよう。 第3図において、第1図との対応部分には同一符号を付
して示す。 第3図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第1の実施例は、次に述べる順次の工程
をとって、第1図で上述した本発明による絶縁ゲート型
電界効果トランジスタを製造する。 すなわち、予め用意されたp型を有する単結量Siでな
る半導体基板1上に、第10図で前述した従来の絶縁ゲ
ート型電界効果トランジスタの製法の場合と同様に、5
i02でなるゲート絶縁膜2を例えば熱酸化法によって
形成づる(第3図A)。 次に、第10図で前述した従来の絶縁ゲ°−ト型電界効
果トランジスタの製法の場合と同様に、半導体¥板1内
へのゲート絶縁膜2を介してのFまたはClの導入処理
によって、半導体基板1内に、そのゲート絶縁膜2@に
おいて、FまたはClを、符号20′で示・すように導
入させる(第3図B)。 次に、600”C〜850”Cの温度、望ましくは80
0℃の温度である、第8図で上述した従来の絶縁ゲート
型電界効果トランジスタの場合に比し低い温度での熱処
理を施すことによって、半導体基板1内に導入されてい
る符号20’で示されているFまたはClを、ゲート絶
縁膜2内に符号2oで示すように拡散させることによっ
て、ゲート絶縁WA2内にFまたはClが導入され、そ
のFまたはClが、第2図で上述したように、半導体基
板1及びゲート絶縁膜2間の界面またはその近傍におい
て極大値を呈しているが、ゲート絶縁膜2の厚さ方向の
中央部において極大値をデしていないil:1度分布を
右する構成を得る(第3図C)。 次に、ゲート絶縁膜2上に、第10図で前述した従来の
絶縁ゲート〒電界効果トランジスタの製法の場合と同様
に、導電性を有する多結品Siでなるゲート電極3を所
要のパターンに形成する(第3図D)。 次に、第10図で前述した従来の絶縁ゲート型電界効果
トランジスタの製法の場合と同様に、ゲート絶縁膜2を
ゲート電極3をマスクとするエツチング処理によって、
ゲート電極3下のパターンに形成し、次に、またはその
前に、半導体基板1内に、ゲート電極3またはその上に
予め形成されたマスク層をマスクとするn型不純物の導
入処理によってソース領域4及びドレイン領域5を形成
する(第3図E)。 次に、半導体基板1上に、ゲート電極3を覆って延長し
且つゲート電極3、ソース領域4及びドレイン領域5を
それぞれ外部に臨ませる窓6.7及び8を設けている例
えば5i02でなる石間絶縁躾9を形成する(第3図F
)。 次に、WJ間絶絶縁膜9上、第10図で前述した従来の
絶縁ゲート型電界効果トランジスタの製法の場合と同様
に、窓6.7及び8をそれぞれ通じてゲート電極3、ソ
ース領144及びドレイン領域5に連結しているゲート
引出用電極10、ソース電極11及びドレイン電極12
を形成する(第3図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第1の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第1の実施例によれば、第1図で上述した
、優れた特徴を有する本発明による絶縁ゲート型電界効
果トランジスタを容易に製造することができることは明
らかである。
果トランジスタの製法の第1の実施例を述べよう。 第3図において、第1図との対応部分には同一符号を付
して示す。 第3図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第1の実施例は、次に述べる順次の工程
をとって、第1図で上述した本発明による絶縁ゲート型
電界効果トランジスタを製造する。 すなわち、予め用意されたp型を有する単結量Siでな
る半導体基板1上に、第10図で前述した従来の絶縁ゲ
ート型電界効果トランジスタの製法の場合と同様に、5
i02でなるゲート絶縁膜2を例えば熱酸化法によって
形成づる(第3図A)。 次に、第10図で前述した従来の絶縁ゲ°−ト型電界効
果トランジスタの製法の場合と同様に、半導体¥板1内
へのゲート絶縁膜2を介してのFまたはClの導入処理
によって、半導体基板1内に、そのゲート絶縁膜2@に
おいて、FまたはClを、符号20′で示・すように導
入させる(第3図B)。 次に、600”C〜850”Cの温度、望ましくは80
0℃の温度である、第8図で上述した従来の絶縁ゲート
型電界効果トランジスタの場合に比し低い温度での熱処
理を施すことによって、半導体基板1内に導入されてい
る符号20’で示されているFまたはClを、ゲート絶
縁膜2内に符号2oで示すように拡散させることによっ
て、ゲート絶縁WA2内にFまたはClが導入され、そ
のFまたはClが、第2図で上述したように、半導体基
板1及びゲート絶縁膜2間の界面またはその近傍におい
て極大値を呈しているが、ゲート絶縁膜2の厚さ方向の
中央部において極大値をデしていないil:1度分布を
右する構成を得る(第3図C)。 次に、ゲート絶縁膜2上に、第10図で前述した従来の
絶縁ゲート〒電界効果トランジスタの製法の場合と同様
に、導電性を有する多結品Siでなるゲート電極3を所
要のパターンに形成する(第3図D)。 次に、第10図で前述した従来の絶縁ゲート型電界効果
トランジスタの製法の場合と同様に、ゲート絶縁膜2を
ゲート電極3をマスクとするエツチング処理によって、
ゲート電極3下のパターンに形成し、次に、またはその
前に、半導体基板1内に、ゲート電極3またはその上に
予め形成されたマスク層をマスクとするn型不純物の導
入処理によってソース領域4及びドレイン領域5を形成
する(第3図E)。 次に、半導体基板1上に、ゲート電極3を覆って延長し
且つゲート電極3、ソース領域4及びドレイン領域5を
それぞれ外部に臨ませる窓6.7及び8を設けている例
えば5i02でなる石間絶縁躾9を形成する(第3図F
)。 次に、WJ間絶絶縁膜9上、第10図で前述した従来の
絶縁ゲート型電界効果トランジスタの製法の場合と同様
に、窓6.7及び8をそれぞれ通じてゲート電極3、ソ
ース領144及びドレイン領域5に連結しているゲート
引出用電極10、ソース電極11及びドレイン電極12
を形成する(第3図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第1の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第1の実施例によれば、第1図で上述した
、優れた特徴を有する本発明による絶縁ゲート型電界効
果トランジスタを容易に製造することができることは明
らかである。
【実施例3】
次に、第4図を伴って、本発明による絶縁ゲート型電界
効果トランジスタの製法の第2の実施例を述べよう。 第4図において、第3図との対応部分には同・符号を付
し、詳細説明を省略する。 第4図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第2の実施例は、第3図で上述した本発
明による絶縁ゲート型電界効果トランジスタの製法の場
合と同様に、半導体基板1上に、ゲート絶縁膜2を形成
しく第4図A)、次に、半導体基板1内にFまたはCl
を導入させる(第4図B)a 次に、ゲート絶縁膜2上に、第3図で上述した本発明に
よる絶縁ゲート型電界効果トランジスタの製法の場合と
同様のゲート電極3を形成する(第4図C)。 次に、第3図で上述した本発明による絶縁ゲート型電界
効果トランジスタの製法の場合と同様の熱処理によって
、ゲート絶縁膜2内に、FまたはClを、符号20で示
すように同様に拡散させる(第4図D)。 次に、半導体基板1内に、第3図で上述した本発明によ
る絶縁ゲート型電界効果トランジスタの製法の場合と同
様に、ソース領域4及びドレイン領域5を同様に形成し
く第4図E)、次に、半導体基板1上にlI間絶縁lI
9を形成しく第4図F)、次に、Ii間絶絶縁膜9上、
ゲート引出用電極10、ソース電極11及びドレイン電
極12を形成する(第4図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第2の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第2の実施例は、FまたはClを導入させ
る工程後の熱処理の工程を、ゲート電極3を形成する工
程の前において行っている第3図の場合に代え、ゲート
電極3を形成する工程前において行うことを除いて、第
3図の場合と同様である。 従って、第4図に示す本発明による絶縁ゲート型電界効
果トランジスタの製法の第2の実施例によっても、第3
図で上述した本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第1の実施例の場合と同様の特徴を有す
ることは明らかであろう。
効果トランジスタの製法の第2の実施例を述べよう。 第4図において、第3図との対応部分には同・符号を付
し、詳細説明を省略する。 第4図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第2の実施例は、第3図で上述した本発
明による絶縁ゲート型電界効果トランジスタの製法の場
合と同様に、半導体基板1上に、ゲート絶縁膜2を形成
しく第4図A)、次に、半導体基板1内にFまたはCl
を導入させる(第4図B)a 次に、ゲート絶縁膜2上に、第3図で上述した本発明に
よる絶縁ゲート型電界効果トランジスタの製法の場合と
同様のゲート電極3を形成する(第4図C)。 次に、第3図で上述した本発明による絶縁ゲート型電界
効果トランジスタの製法の場合と同様の熱処理によって
、ゲート絶縁膜2内に、FまたはClを、符号20で示
すように同様に拡散させる(第4図D)。 次に、半導体基板1内に、第3図で上述した本発明によ
る絶縁ゲート型電界効果トランジスタの製法の場合と同
様に、ソース領域4及びドレイン領域5を同様に形成し
く第4図E)、次に、半導体基板1上にlI間絶縁lI
9を形成しく第4図F)、次に、Ii間絶絶縁膜9上、
ゲート引出用電極10、ソース電極11及びドレイン電
極12を形成する(第4図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第2の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第2の実施例は、FまたはClを導入させ
る工程後の熱処理の工程を、ゲート電極3を形成する工
程の前において行っている第3図の場合に代え、ゲート
電極3を形成する工程前において行うことを除いて、第
3図の場合と同様である。 従って、第4図に示す本発明による絶縁ゲート型電界効
果トランジスタの製法の第2の実施例によっても、第3
図で上述した本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第1の実施例の場合と同様の特徴を有す
ることは明らかであろう。
【実施例4】
次に、第5図を伴って、本発明による絶縁ゲート型電界
効宋i−うンジスタの製法の第3の実施例を述べよう。 第5図において、第3図との対応部分には同一符号を付
し、詳細説明を省略する。 第4図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第2の実施例は、第3図で上述した本発
明による絶縁ゲート型電界効果トランジスタの製法の場
合と同様に、半導体基板1上に、ゲート絶1112を形
成しく第5図A)、次に、ゲート絶l11m2上に、第
3図で上述した本発明による絶縁ゲート型電界効果トラ
ンジスタの製法の場合と同様のゲート電極3を形成する
(第5図B)。 次に、半導体基板1内に、ゲート電極3を介して、Fま
たはClを導入させる(第5図C)。 次に、第3図で上述した本発明による絶縁ゲート型電界
効果トランジスタの製法の場合と同様の熱処理によって
、ゲート絶縁膜2内に、FまたはClを、笥2320で
示すように同様に拡散させる(第5図D)。 次に、半導体基板1内に、第3図で上述した本発明によ
る絶縁ゲートI!!電界効果トランジスタの製法の場合
と同様に、ソースfr4域4及びドレインfltii5
を同様に形成しく第5図E)、次に、半導体基板1上に
@閤絶縁膜9を形成しく第5図F)、次に、層間絶縁1
9上に、ゲート引出用電極10、ソース電極11及びド
レイン電極12を形成する(第5図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第3の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第3の実施例によっても、第3図で上述し
た本発明による絶縁ゲート型電界効果トランジスタの製
法の第1の実施例の場合と同様の特徴を有することは明
らかであろう。
効宋i−うンジスタの製法の第3の実施例を述べよう。 第5図において、第3図との対応部分には同一符号を付
し、詳細説明を省略する。 第4図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第2の実施例は、第3図で上述した本発
明による絶縁ゲート型電界効果トランジスタの製法の場
合と同様に、半導体基板1上に、ゲート絶1112を形
成しく第5図A)、次に、ゲート絶l11m2上に、第
3図で上述した本発明による絶縁ゲート型電界効果トラ
ンジスタの製法の場合と同様のゲート電極3を形成する
(第5図B)。 次に、半導体基板1内に、ゲート電極3を介して、Fま
たはClを導入させる(第5図C)。 次に、第3図で上述した本発明による絶縁ゲート型電界
効果トランジスタの製法の場合と同様の熱処理によって
、ゲート絶縁膜2内に、FまたはClを、笥2320で
示すように同様に拡散させる(第5図D)。 次に、半導体基板1内に、第3図で上述した本発明によ
る絶縁ゲートI!!電界効果トランジスタの製法の場合
と同様に、ソースfr4域4及びドレインfltii5
を同様に形成しく第5図E)、次に、半導体基板1上に
@閤絶縁膜9を形成しく第5図F)、次に、層間絶縁1
9上に、ゲート引出用電極10、ソース電極11及びド
レイン電極12を形成する(第5図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第3の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第3の実施例によっても、第3図で上述し
た本発明による絶縁ゲート型電界効果トランジスタの製
法の第1の実施例の場合と同様の特徴を有することは明
らかであろう。
【実施例5】
次に、第6図を伴って、本発明による絶縁ゲート型電界
効果トランジスタの製法の第4の実施例を遥ぺよう。 第68において、第3図との対応部分には同一符号を付
し、詳1llI説明を省略する。 第6図に示す本発明による絶縁ゲート〒電界効果トラン
ジスタの製法の第4の実施例は、第3図で上述した本発
明による絶縁ゲート型電界効果トランジスタの製法の場
合と同様に、半導体基板1上に、ゲート絶縁膜2を形成
しく第6図A)、次に、ゲート絶縁膜2上に、第3図で
上述した本発明による絶縁ゲート型電界効果トランジス
タの製法の場合と同様のゲート電極3を形成する(第6
図B)。 次に、ゲート電極3内に、FまたはClを導入させる(
第6図C)、。 次に、第3図で上述した本発明による絶縁ゲート型電界
効果トランジスタの製法の場合と同様の熱処理によって
、ゲート絶縁膜2内に、FまたはClを、符号20で示
すように同様に拡散させる(第6図D)。 次に、半導体基板1内に、第3図で上述した本発明によ
る絶縁ゲート型電界効果トランジスタの製法の場合と同
様に、ソース領域、/l及びドレイン領域5を同様に形
成しく第6図E)、次に、半導体基板1Jに層間絶縁l
l09を形成しく第6図F)、次に、層間絶縁膜9上に
、ゲート引出用電極10.ソース電極11及びドレイン
電極12を形成する(第6図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第4の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第4の実施例も、第3図で上述した本発明
による絶縁ゲート型電界効果トランジスタの第2の実施
例の場合と同様の特徴を有することは明らかであろう。
効果トランジスタの製法の第4の実施例を遥ぺよう。 第68において、第3図との対応部分には同一符号を付
し、詳1llI説明を省略する。 第6図に示す本発明による絶縁ゲート〒電界効果トラン
ジスタの製法の第4の実施例は、第3図で上述した本発
明による絶縁ゲート型電界効果トランジスタの製法の場
合と同様に、半導体基板1上に、ゲート絶縁膜2を形成
しく第6図A)、次に、ゲート絶縁膜2上に、第3図で
上述した本発明による絶縁ゲート型電界効果トランジス
タの製法の場合と同様のゲート電極3を形成する(第6
図B)。 次に、ゲート電極3内に、FまたはClを導入させる(
第6図C)、。 次に、第3図で上述した本発明による絶縁ゲート型電界
効果トランジスタの製法の場合と同様の熱処理によって
、ゲート絶縁膜2内に、FまたはClを、符号20で示
すように同様に拡散させる(第6図D)。 次に、半導体基板1内に、第3図で上述した本発明によ
る絶縁ゲート型電界効果トランジスタの製法の場合と同
様に、ソース領域、/l及びドレイン領域5を同様に形
成しく第6図E)、次に、半導体基板1Jに層間絶縁l
l09を形成しく第6図F)、次に、層間絶縁膜9上に
、ゲート引出用電極10.ソース電極11及びドレイン
電極12を形成する(第6図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第4の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第4の実施例も、第3図で上述した本発明
による絶縁ゲート型電界効果トランジスタの第2の実施
例の場合と同様の特徴を有することは明らかであろう。
【実施例6】
次に、第7図を伴って本発明による絶縁ゲート型電界効
果トランジスタの製法の第5の実施例を述べよう。 第7図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第5の実施例は、次に述べる順次の工程
をとって、第1図ぐ上述した本発明による絶縁ゲート型
電界効宋トランジスタを製造する。 すなわち、予め用意されたp!を*する単結品Siでな
る半導体基板1上に、sho、、でなるゲート絶縁lI
2を例えば熱酸化法によって形成する(第7図A)。 次に、半導体基板1内に、FまたはClを導入させる(
第7図B)。 次に、温度を600’C以上の例えば900℃とし、水
分を20ppm以下の濃度でしか有しない窒素雰囲気中
での熱処理によって、FまたはClを半導体基板1内に
拡散させることによって、FまたはClに半導体基板1
及びゲート絶縁膜2間の界面またはその近傍において極
大値を呈する濃度分布を呈せしめる。(第7図C)次に
、ゲート絶縁膜2上に、導電性を有する多結晶3iでな
るゲート電極3を所要のパターンに形成する(第7図D
)。 次に、ゲート絶縁112をゲート電極3をマスクどする
エツチング処理によって、ゲート電掩3下のパターンに
形成し、次に、またはその前に、半導体基板1内に、ゲ
ート電極3またはその上に予め形成されたマスク層をマ
スクとするn型不純物の導入処理によってソース領域4
及びドレイン領域5を形成する(第7図E)。 次に、¥導体基板1上に、ゲート電極3を覆って延長し
且つゲート電極3、ソース領域4及びドレイン領域5を
それぞれ外部に臨ませる窓6.7及び8を設けている例
えばS i O2でなる層間絶縁19を形成する(第7
図F)。 次に、層間絶縁膜9上に、窓6.7及び8をそれぞれ通
じてゲート電極3、ソース領域4及びドレイン領域5に
連結しているゲート引出用電極10、ソース電極11及
びドレイン電極12を形成する(第7図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第5の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第5の実施例も、詳細説明は省略するが、
第1図で上述した、優れた特徴を有する本発明による絶
縁ゲート型電界効果トランジスタを容易に製造すること
ができることは明らかであろう。 なお、上述した熱処理時、その窒素雰囲気が20ppm
以下の水分しか含んでいなければ、温度が600℃以上
の高い温度であっても、従来の場合と同様の温度であっ
ても問題はないが、600℃以下では、FまたはClの
1112分布が半導体基板1とゲート絶縁1!A2との
界面またはその近傍において極大値を呈しなくなること
を確認した。 なお、上述においては、本発明による絶縁ゲート型電界
効果トランジスタ、及びその製法のそれぞれについてわ
ずかな実施例を示したに留まり、上述した各実施例にお
いて、p型をn型、n型をp型に読み代えることもでき
、また、半導体基板1がS1以外の半導体であっても、
また、ゲー1へ絶縁膜2がSiC,以外の絶R膜であっ
ても、本発明を適用し得、その他、本発明の精神をaす
ることなし:こ、璋々の変ユリ、変更をなし得るであろ
う。
果トランジスタの製法の第5の実施例を述べよう。 第7図に示す本発明による絶縁ゲート型電界効果トラン
ジスタの製法の第5の実施例は、次に述べる順次の工程
をとって、第1図ぐ上述した本発明による絶縁ゲート型
電界効宋トランジスタを製造する。 すなわち、予め用意されたp!を*する単結品Siでな
る半導体基板1上に、sho、、でなるゲート絶縁lI
2を例えば熱酸化法によって形成する(第7図A)。 次に、半導体基板1内に、FまたはClを導入させる(
第7図B)。 次に、温度を600’C以上の例えば900℃とし、水
分を20ppm以下の濃度でしか有しない窒素雰囲気中
での熱処理によって、FまたはClを半導体基板1内に
拡散させることによって、FまたはClに半導体基板1
及びゲート絶縁膜2間の界面またはその近傍において極
大値を呈する濃度分布を呈せしめる。(第7図C)次に
、ゲート絶縁膜2上に、導電性を有する多結晶3iでな
るゲート電極3を所要のパターンに形成する(第7図D
)。 次に、ゲート絶縁112をゲート電極3をマスクどする
エツチング処理によって、ゲート電掩3下のパターンに
形成し、次に、またはその前に、半導体基板1内に、ゲ
ート電極3またはその上に予め形成されたマスク層をマ
スクとするn型不純物の導入処理によってソース領域4
及びドレイン領域5を形成する(第7図E)。 次に、¥導体基板1上に、ゲート電極3を覆って延長し
且つゲート電極3、ソース領域4及びドレイン領域5を
それぞれ外部に臨ませる窓6.7及び8を設けている例
えばS i O2でなる層間絶縁19を形成する(第7
図F)。 次に、層間絶縁膜9上に、窓6.7及び8をそれぞれ通
じてゲート電極3、ソース領域4及びドレイン領域5に
連結しているゲート引出用電極10、ソース電極11及
びドレイン電極12を形成する(第7図G)。 以上が、本発明による絶縁ゲート型電界効果トランジス
タの製法の第5の実施例である。 このような本発明による絶縁ゲート型電界効果トランジ
スタの製法の第5の実施例も、詳細説明は省略するが、
第1図で上述した、優れた特徴を有する本発明による絶
縁ゲート型電界効果トランジスタを容易に製造すること
ができることは明らかであろう。 なお、上述した熱処理時、その窒素雰囲気が20ppm
以下の水分しか含んでいなければ、温度が600℃以上
の高い温度であっても、従来の場合と同様の温度であっ
ても問題はないが、600℃以下では、FまたはClの
1112分布が半導体基板1とゲート絶縁1!A2との
界面またはその近傍において極大値を呈しなくなること
を確認した。 なお、上述においては、本発明による絶縁ゲート型電界
効果トランジスタ、及びその製法のそれぞれについてわ
ずかな実施例を示したに留まり、上述した各実施例にお
いて、p型をn型、n型をp型に読み代えることもでき
、また、半導体基板1がS1以外の半導体であっても、
また、ゲー1へ絶縁膜2がSiC,以外の絶R膜であっ
ても、本発明を適用し得、その他、本発明の精神をaす
ることなし:こ、璋々の変ユリ、変更をなし得るであろ
う。
第1図は、本発明による絶縁ゲート型電界効果トランジ
スタの実施例を示す路線的断面図である。 第2図は、その説明に供するFまたはClの濃度分布を
示す図である。 第3図は、本発明による絶縁ゲート型電界効果トランジ
スタの製法の第1の実施例を示す順次の工程における路
線的断面図である。 第4図、第5図、第6図及び第7図は、本発明による絶
縁ゲート型電界効果トランジスタの製法の第2、第3、
第4及び第5の実施例を示す順次の工程における路線的
断面図である。 第8図は、従来の絶縁ゲー[−型電冑効果トランジスタ
を示す路線的断面図である。 第9図は、その説明に供するFまたはC]の濃痕分布を
示す図である。 第10図は、従来の絶縁ゲートテ1電捏効!1ヘランジ
スタの製法を示す順次の工程における路線的断面図であ
る、 1・・・・・・・・・・・・・・・半導体基板2・・・
・・・・・・・・・・・・ゲート絶RFJ3・・・・・
・・・・・・・・・・ゲート電極4・・・・・・・・・
−・・・・・ソース領域5・・・・・・・・・・・・・
・・ドレイン領域9・・・・・・・・・・・・・・・8
問絶縁膜10・・・・・・・・・・・・・・・ゲート引
出用電極11・・・・・・・・・・・・・・・ソース電
極12・・・・・・・・・・・・・・・ドレイン電極出
願人 日本電信電話株式会社 第1図 第2図 ケート電極からの距離− 第5図 第6図 第7図 第8図 第9図 第10図
スタの実施例を示す路線的断面図である。 第2図は、その説明に供するFまたはClの濃度分布を
示す図である。 第3図は、本発明による絶縁ゲート型電界効果トランジ
スタの製法の第1の実施例を示す順次の工程における路
線的断面図である。 第4図、第5図、第6図及び第7図は、本発明による絶
縁ゲート型電界効果トランジスタの製法の第2、第3、
第4及び第5の実施例を示す順次の工程における路線的
断面図である。 第8図は、従来の絶縁ゲー[−型電冑効果トランジスタ
を示す路線的断面図である。 第9図は、その説明に供するFまたはC]の濃痕分布を
示す図である。 第10図は、従来の絶縁ゲートテ1電捏効!1ヘランジ
スタの製法を示す順次の工程における路線的断面図であ
る、 1・・・・・・・・・・・・・・・半導体基板2・・・
・・・・・・・・・・・・ゲート絶RFJ3・・・・・
・・・・・・・・・・ゲート電極4・・・・・・・・・
−・・・・・ソース領域5・・・・・・・・・・・・・
・・ドレイン領域9・・・・・・・・・・・・・・・8
問絶縁膜10・・・・・・・・・・・・・・・ゲート引
出用電極11・・・・・・・・・・・・・・・ソース電
極12・・・・・・・・・・・・・・・ドレイン電極出
願人 日本電信電話株式会社 第1図 第2図 ケート電極からの距離− 第5図 第6図 第7図 第8図 第9図 第10図
Claims (4)
- 【請求項1】 半導体基板上に、ゲート絶縁膜を介して、ゲート電極が
配されている構成を有し、上記ゲート絶縁膜内にFまた
はClが導入されている絶縁ゲート型電界効果トランジ
スタにおいて、上記ゲート絶縁膜内に導入されているF
またはClが、上記半導体基板及び上記ゲート絶縁膜間
の界面またはその近傍において極大値を呈しているが、
上記ゲート絶縁膜の厚さ方向の中央部において極大値を
呈していない濃度分布を有することを特徴とする絶縁ゲ
ート型電界効果トランジスタ。 - 【請求項2】 半導体基板上に、ゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜を形成する工程後、上記半導体基板内
へのFまたはClのイオンの注入処理によって、上記半
導体基板内に、その上記ゲート絶縁膜側において、Fま
たはClを導入させる工程と、 上記FまたはClを導入させる工程後、上記半導体基板
上に、ゲート絶縁膜上において、ゲート電極を形成する
工程と、 上記FまたはClを導入させる工程後、上記ゲート電極
を形成する工程前または後において、600℃〜850
℃の温度での熱処理を施す工程とを有することを特徴と
する絶縁ゲート型電界効果トランジスタの製法。 - 【請求項3】 半導体基板上に、ゲート絶縁膜を契約する工程と、 上記ゲート絶縁膜を形成する工程後、上記半導体基板上
に、上記ゲート絶縁膜上において、ゲート電極を形成す
る工程と、 上記ゲート電極を形成する工程後、上記半導体基板また
は上記ゲート電極内へのFまたはClのイオンの注入処
理によって、上記半導体基板または上記ゲート電極内に
、その上記ゲート絶縁膜側において、FまたはClを導
入させる工程と、 上記FまたはClを導入させる工程後、600℃〜85
0℃の温度での熱処理を施す工程とを有することを特徴
とする絶縁ゲート型電界効果トランジスタの製法。 - 【請求項4】 半導体基板上に、ゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜を形成する工程後、上記半導体基板内
へのFまたはClのイオンの注入処理によつて、上記半
導体基板内に、その上記ゲート絶縁膜側において、Fま
たはClを導入させる工程と、 上記FまたはClを導入させる工程後、上記半導体基板
上に、上記ゲート絶縁膜上において、ゲート電極を形成
する工程と、 上記FまたはClを導入させる工程後、上記ゲート電極
を形成する工程前において、水分を20ppm以下の濃
度でしか含んでいない窒素雰囲気中における600℃以
上の温度での熱処理を施す工程とを有することを特徴と
する絶縁ゲート型電界効果トランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282430A JPH04157765A (ja) | 1990-10-20 | 1990-10-20 | 絶縁ゲート型電界効果トランジスタ及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282430A JPH04157765A (ja) | 1990-10-20 | 1990-10-20 | 絶縁ゲート型電界効果トランジスタ及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04157765A true JPH04157765A (ja) | 1992-05-29 |
Family
ID=17652313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2282430A Pending JPH04157765A (ja) | 1990-10-20 | 1990-10-20 | 絶縁ゲート型電界効果トランジスタ及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04157765A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906391B2 (en) | 2002-06-12 | 2005-06-14 | Sanyo Electric Co., Ltd. | Semiconductor device having silicon oxide film |
| JP2011146701A (ja) * | 2009-12-17 | 2011-07-28 | Infineon Technologies Austria Ag | 酸化物層を有する半導体部品 |
| CN102593153A (zh) * | 2007-05-18 | 2012-07-18 | 株式会社半导体能源研究所 | 半导体衬底、半导体装置、以及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159069A (ja) * | 1988-12-12 | 1990-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH03265172A (ja) * | 1990-03-15 | 1991-11-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03280471A (ja) * | 1990-03-28 | 1991-12-11 | Sharp Corp | 半導体装置の製造方法 |
-
1990
- 1990-10-20 JP JP2282430A patent/JPH04157765A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159069A (ja) * | 1988-12-12 | 1990-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPH03265172A (ja) * | 1990-03-15 | 1991-11-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03280471A (ja) * | 1990-03-28 | 1991-12-11 | Sharp Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906391B2 (en) | 2002-06-12 | 2005-06-14 | Sanyo Electric Co., Ltd. | Semiconductor device having silicon oxide film |
| CN102593153A (zh) * | 2007-05-18 | 2012-07-18 | 株式会社半导体能源研究所 | 半导体衬底、半导体装置、以及其制造方法 |
| JP2011146701A (ja) * | 2009-12-17 | 2011-07-28 | Infineon Technologies Austria Ag | 酸化物層を有する半導体部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| JPH0297027A (ja) | 半導体装置の製造方法 | |
| JPS63155750A (ja) | 半導体装置の製造方法 | |
| IE57557B1 (en) | Method of manufacturing a semiconductor device,in which a silicon slice is locally provided with field oxide with a channel stopper | |
| US3679492A (en) | Process for making mosfet's | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| JPS6269666A (ja) | イオン注入法 | |
| JPH04157765A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製法 | |
| JPH0227716A (ja) | 半導体装置の製造方法 | |
| JPH02174170A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| JPH10144871A (ja) | Cmos半導体装置 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JPH01238144A (ja) | 半導体装置の製造方法 | |
| JPH05121744A (ja) | Soi型半導体装置とその製造方法 | |
| JPS63117459A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS6288366A (ja) | 半導体装置の製造方法 | |
| JPH06326316A (ja) | 半導体装置の製造方法 | |
| JPH04133333A (ja) | 半導体装置の製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPH04142080A (ja) | 半導体装置及びその製造方法 | |
| JPH01232768A (ja) | 半導体装置の製造方法 |