JPH03214677A - superconducting device - Google Patents
superconducting deviceInfo
- Publication number
- JPH03214677A JPH03214677A JP2008238A JP823890A JPH03214677A JP H03214677 A JPH03214677 A JP H03214677A JP 2008238 A JP2008238 A JP 2008238A JP 823890 A JP823890 A JP 823890A JP H03214677 A JPH03214677 A JP H03214677A
- Authority
- JP
- Japan
- Prior art keywords
- region
- superconductor
- semiconductor
- superconducting
- superconducting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
[産業上の利用分野】
本発明は、超伝導近接効果(proximj.ty e
ffect)によって超伝導体のエネルギーギャップを
制御された形で利用する超伝導デバイスに関するもので
り、特に超伝導システムLSIに用いても好適である。[Industrial Field of Application] The present invention relates to superconducting proximity effect (proximj.ty e
The present invention relates to a superconducting device that utilizes the energy gap of a superconductor in a controlled manner by a superconductor, and is particularly suitable for use in a superconducting system LSI.
従来、超伝導体のエネルギーギャップの大きさを平面内
で変化させるためには、異なる大きさのエネルギーギャ
ップを持った超伝導材料を平面内に配置しなければなら
なかった。即ち,複数個の異なる材料からなる超伝導体
を平面内に配置する必要があった。例えば、エネルギー
ギャップの大きさを空間的に変化させて電子デバイスと
して利用するクイテロン(quiteron : r
K.E.Gray+Applied Physics
Letter 32 (1978) 392J )と呼
ばれる素子が知られている。これはエネルギーギャップ
の大きさの異なる3つの超伝導体を用いて、超伝導体一
絶縁体一超伝導体一維縁体一超伝導体という2重のジョ
セフソン接合の形を持つデバイスである。通常この素子
は基板上に積層されて構成されていることが多く、平面
内でエネルギーギャップの大きさのことなる超伝導体を
制御性良く配置させることは極めて困難であった。
また、電場を利用して半導体中のキャリア濃度を変化さ
せて、クーパー対のしみだしの深さを制御するジョセフ
ソン電界効果型1一ランジスタ(Josephson
field effect transistor :
T.D.Clark,et al., Journa
l of Applied Physjcs 5](1
980) 2736)が知られている。しかし、これは
エネルギーギャップの大きさの平面内での変化を積極的
に利用したものではない。即ち、半導体中にしみだした
クーパー対の波動関数の重なりを制御するだけのもので
あった。
また従来例では、エネルギーギャップの大きさを平面内
で変化させるためには超伝導体材料そのものを平面内で
制御しなければならなかった。即ち、従来のいかなる超
伝導デバイスも、設計者の意図する通りに平面内で超伝
導のエネルギーギャップを変化させて用いる超伝導デバ
イスを実現できないでいた。
[発明が解決しようとする課題】
上記のように超伝導体のエネルギーギャップの大きさを
平面内で変化させるためには、異なる大きさのエネルギ
ーギャップを持った超伝導材料を平面的に配置しなけれ
ばならない。しかし、各超伝導材料はそれぞれ固有のエ
ネルギーギャップを持っているので、それらを平面的に
配置したとしてもエネルギーギャップの大きさの平面内
での変化は離散的であり、かつ限られた値しか取れない
という問題があった。
また、超伝導体材料そのものを面内で制御しなければな
らないので、半導体における微細加工技術を応用するこ
とができないという問題があった。
さらに、デバイスを集積化するという観点からのより本
質的な問題点としては、次のようなものがあげられる。
−4=
1.超伝導体一絶縁体一超伝導体という構造で、超薄膜
絶縁層(厚さ:1−3nm)を良質で均一にすることが
極めて困難である。実際,膜厚のばらつきを反映して、
ジョセフソン接合ではジョセフソン電流が非常にばらつ
いてしまう。
さらに、絶縁層に生じるビンホールなどのために、超伝
導体間がショー1〜してしまい歩留まりのよいLSIを
形成することが困難である。
2.現実の絶縁層のポテンシャル障壁は数eVと大きい
のでジョセフソン電流を大きくすることは本質的に困難
である。そのため、ジョセフソン接合を微細にしていく
と電流が流せなくなるために高集積のLSIにしたとき
動作速度が低下して高集積のメリットがなくなるという
欠点が存在する。
本発明の目的は、超伝導のエネルギーギャップが設計者
の意図された様に平面内に設計でき、かつ高集積化に適
したプレーナー構造の超伝導デバイスを提供することに
ある。Conventionally, in order to vary the size of the energy gap of a superconductor within a plane, it was necessary to arrange superconducting materials with energy gaps of different sizes within the plane. That is, it was necessary to arrange multiple superconductors made of different materials in a plane. For example, a quiteron (r) is used as an electronic device by spatially changing the size of the energy gap.
K. E. Gray+Applied Physics
An element called Letter 32 (1978) 392J) is known. This device uses three superconductors with different energy gaps and has a double Josephson junction: one superconductor, one insulator, one superconductor, one fiber, and one superconductor. . Usually, this device is constructed by stacking layers on a substrate, and it is extremely difficult to arrange superconductors with different energy gap sizes within a plane with good controllability. In addition, a Josephson field-effect transistor (Josephson
field effect transistor:
T. D. Clark, et al. , Journa
l of Applied Physjcs 5] (1
980) 2736) is known. However, this does not actively utilize in-plane changes in the size of the energy gap. In other words, it merely controls the overlap of wave functions of Cooper pairs that seep into the semiconductor. Furthermore, in the conventional example, in order to change the size of the energy gap within a plane, the superconductor material itself had to be controlled within the plane. That is, with any conventional superconducting device, it has not been possible to realize a superconducting device in which the energy gap of superconductivity is changed within a plane as intended by the designer. [Problem to be Solved by the Invention] In order to change the size of the energy gap of a superconductor within a plane as described above, superconducting materials having different sizes of energy gaps are arranged in a plane. There must be. However, each superconducting material has its own energy gap, so even if they are arranged in a plane, the change in the energy gap within the plane is discrete and has only a limited value. The problem was that I couldn't get it. Furthermore, since the superconductor material itself must be controlled in-plane, there is a problem in that microfabrication techniques for semiconductors cannot be applied. Furthermore, more fundamental problems from the viewpoint of device integration include the following. -4=1. With a structure of superconductor-insulator-superconductor, it is extremely difficult to make an ultra-thin insulating layer (thickness: 1-3 nm) of good quality and uniformity. In fact, reflecting the variation in film thickness,
In a Josephson junction, the Josephson current varies greatly. Furthermore, holes occur in the insulating layer, which causes gaps between the superconductors, making it difficult to form an LSI with a good yield. 2. Since the potential barrier of an actual insulating layer is as large as several eV, it is essentially difficult to increase the Josephson current. Therefore, if the Josephson junction is made finer, it becomes impossible for current to flow, so that when a highly integrated LSI is fabricated, the operating speed decreases and the advantage of high integration is lost. An object of the present invention is to provide a superconducting device with a planar structure in which a superconducting energy gap can be designed in a plane as intended by the designer and is suitable for high integration.
本発明の原理を第1図に示した基本的な断面構造を用い
て説明する。これは超伝導体材料5の表面に直接または
#@総体あるいは半導体へテロ接合を介して半導体領域
を形成したものである。このとき、半導体領域には3つ
の異なる性質を持つ領域1、2、3を作った。また4は
絶縁体障壁または半導体と金属の接触のよってできるシ
ョットキー障壁あるいは半導体1、2、3とへテロ接合
をしているバンドギャップの広い半導体を表す。このよ
うな構造を作ると超伝導近接効果によって、半導体に超
伝導体のクーパー対の一部がしみだして半導体が超伝導
体としての性質を示すようになる。第2図はこのしみだ
しの様子を示したものである。第2図のx < Oの領
域が超伝導体であり、x ) aの領域が半導体である
。a > x > Oの領域は絶縁体障壁またはショッ
l−キー障壁またはへテロ接合による障壁である。縦軸
はエネルギーギャップの大きさあるいはペアポテンシャ
ルの大きさを表している。ΔSは超伝導体の境界でのエ
ネルギーギャップの大きさであり、境界条件によりバル
クの値よりも小さくなっている。一方、ΔNは半導体の
境界でのエネルギーギャップの大きさで、超伝導体との
境界から離れるにしたがって、Δ(r)=ΔN−exp
[: (x−a)/ξN]、 (1)という指数関
数の形で減衰する。ここで,ξNは半導体内でのコヒー
レンス長であり、ΔSとΔNとの関係はdeGenne
sの境界条件、で与えられる。ここで、DSとDNはそ
れぞれの内部での電子の拡散係数であり、NSとNNは
それぞれの側での電子の状態密度である。上記の(ξN
、DN. NN)あるいは(ξN、ΔN)は超伝導体と
接触している半導体の性質によって決まる量である。
したがって、同じ超伝導体を用いても接触させる半導体
の性質を制御すれば、超伝導体化した半導体のエネルギ
ーギャップを制御できる。したがって、半導体1、半導
体2、半導体3で元素組成、不純物の種類若しくは濃度
を変えれば、第3図に示すように各半導体内において(
ξ,、Δ1)、(ξ2、Δ2)、(ξ3、Δ3)は異な
る値をとる。
このとき、各半導体1、2、3において、それぞれ異な
る大きさの有効的なエネルギーギャップをもつことにな
る(第4図)。
次に、第5図で示したような断面構造を考える。
これは第1図の3種類の半導体領域をそれぞれ絶縁体領
域9、10で分離した構造を持つ。この構造は2重直列
のジョセフソン接合と同じである。
このとき、半導体領域6における有効的なエネルギーギ
ャップの大きさをΔ1、半導体領域7における有効的な
エネルギーギャップの大きさをΔ2、半導体領域8にお
ける有効的なエネルギーギャップの大きさをΔ3とする
。そして、各半導体の性質を制御して、関係式
Δ3くΔ1+Δ2くΔ2+Δ3、 (3)を
満足するようにする。端子AB間を流れる電流を■ΔB
、電圧をVABとし、端子BC間を流れる電流をIBC
、電圧をVBCとする。第6図で示したグラフは電流I
BC一電圧VBC特性である。第6図のグラフaは、入
力電力P(=I八BXVAB)がゼロの場合の電流工B
c−電圧VBC特性である。第6図のグラフbは入力電
力Pがあるしきい値電力Pcを超えた場合の電流IBC
一電圧VBC特性である。
したがって、端子BC間に負荷をつないで、P=0の場
合の動作点v1を状態(1)とし、P > P cの場
合の動作点V。と状態(0)とすれば、入力電力をP=
oからP > P cに変えることによって、状態(1
)から状態(0)へスイッチできる。このスイッチング
動作の特徴はジョセフソン接合素子とは異なり、ラッチ
状態にならないので直流的に駆動できることである。こ
れは、従来技術におけるクイテロンと呼ばれるデバイス
に対応するものである。このとき、半導体領域6一絶縁
体領域9一半導体領域7はインジェクター接合と呼ばれ
、半導体領域7一絶縁体領域10一半導体領域8はアク
セプター接合と呼ばれる。
このようにして、本発明では物性(膜厚、不純物濃度な
ど)を制御しやすい半導体を用いることで、平面内で超
伝導のエネルギーギャップの大きさΔやクーパー対のし
みだしの深さξを設計できる超伝導デバイスを提供でき
る。
以下、本発明を実施例を通してさらに詳しく説明する。The principle of the present invention will be explained using the basic cross-sectional structure shown in FIG. This is a structure in which a semiconductor region is formed directly on the surface of the superconductor material 5 or via a #@ whole or a semiconductor heterojunction. At this time, regions 1, 2, and 3 having three different properties were created in the semiconductor region. Further, 4 represents an insulator barrier, a Schottky barrier formed by contact between a semiconductor and a metal, or a wide bandgap semiconductor forming a heterojunction with the semiconductors 1, 2, and 3. When such a structure is created, some of the Cooper pairs of the superconductor seep into the semiconductor due to the superconducting proximity effect, causing the semiconductor to exhibit the properties of a superconductor. Figure 2 shows how this seepage occurs. The region x < O in FIG. 2 is a superconductor, and the region x) a is a semiconductor. The region where a > x > O is an insulator barrier, a Schottky barrier, or a heterojunction barrier. The vertical axis represents the size of the energy gap or the size of the pair potential. ΔS is the size of the energy gap at the boundary of the superconductor, which is smaller than the bulk value due to boundary conditions. On the other hand, ΔN is the size of the energy gap at the boundary of the semiconductor, and as it moves away from the boundary with the superconductor, Δ(r) = ΔN−exp
[: (x-a)/ξN], (1) Attenuates in the form of an exponential function. Here, ξN is the coherence length within the semiconductor, and the relationship between ΔS and ΔN is de Genne
The boundary condition of s is given by: Here, DS and DN are the diffusion coefficients of electrons inside each, and NS and NN are the density of states of electrons on each side. The above (ξN
, D.N. NN) or (ξN, ΔN) are quantities determined by the properties of the semiconductor in contact with the superconductor. Therefore, even if the same superconductor is used, the energy gap of the semiconductor that has become a superconductor can be controlled by controlling the properties of the semiconductor it contacts. Therefore, if the elemental composition, type or concentration of impurities is changed in semiconductor 1, semiconductor 2, and semiconductor 3, as shown in FIG.
ξ,, Δ1), (ξ2, Δ2), and (ξ3, Δ3) take different values. At this time, each of the semiconductors 1, 2, and 3 has an effective energy gap of a different size (FIG. 4). Next, consider a cross-sectional structure as shown in FIG. This has a structure in which the three types of semiconductor regions shown in FIG. 1 are separated by insulator regions 9 and 10, respectively. This structure is the same as a double series Josephson junction. At this time, the effective energy gap size in the semiconductor region 6 is assumed to be Δ1, the effective energy gap size in the semiconductor region 7 is assumed to be Δ2, and the effective energy gap size in the semiconductor region 8 is assumed to be Δ3. Then, the properties of each semiconductor are controlled so that the relational expression Δ3×Δ1+Δ2×Δ2+Δ3, (3) is satisfied. The current flowing between terminals AB is ■ΔB
, the voltage is VAB, and the current flowing between terminals BC is IBC.
, the voltage is VBC. The graph shown in Figure 6 shows the current I
This is a BC-voltage VBC characteristic. Graph a in Figure 6 shows the current flow B when the input power P (=I8BXVAB) is zero.
c-voltage VBC characteristics. Graph b in Figure 6 shows the current IBC when the input power P exceeds a certain threshold power Pc.
This is a single voltage VBC characteristic. Therefore, by connecting a load between terminals BC, the operating point v1 when P=0 is set to state (1), and the operating point V when P>P c. and the state (0), the input power is P=
By changing from o to P > P c, the state (1
) to state (0). A feature of this switching operation is that unlike a Josephson junction element, it does not enter a latched state and can therefore be driven with direct current. This corresponds to a device called a quiteron in the prior art. At this time, the semiconductor region 6, the insulator region 9, and the semiconductor region 7 are called an injector junction, and the semiconductor region 7, the insulator region 10, and the semiconductor region 8 are called an acceptor junction. In this way, in the present invention, by using a semiconductor whose physical properties (film thickness, impurity concentration, etc.) are easy to control, the size of the superconducting energy gap Δ and the depth of Cooper pair seepage ξ can be controlled in a plane. We can provide superconducting devices that can be designed. Hereinafter, the present invention will be explained in more detail through Examples.
実施例1
第7図は超伝導近接効果によって超伝導体としての性質
をそなえた半導体を用いて構成したクイテロンである。
不純濃度が10”’cm””程度のN型Si基板18に
、電気的絶縁分雛領域としてBを100keV程度の加
速エネルギーでドーズ量2X1013cm−2で注入し
てP型ウェル領域35一11一
?形成する。このときP型ウェル領域35の厚さは30
0nmで不純物濃度は1 01″c m−3である。
この次に通常のイオン打ち込みによってAsを注入し、
n+領域13、14、15を形成する。イオン打ち込み
の際、イオン打ち込み領域を3つに分け、各領域でAs
の注入量を変える。さらにこのとき、3つの領域は互い
に分離されるようにする。これは通常のリソグラフィー
とエッチング技術を用いて行える。この結果、As濃度
が異なり、かつ互いに分離された3つのn+領域13、
14、15ができる。このときの各領域でのAs濃度を
それぞれNa.Nb.Ncとする。たとえば、Asをイ
オン打ち込みやFIBなどにより13、14、15の領
域に50keVの加速エネルギーで、それぞれドーズ量
としてIXIO15am’−22X10”cm−2、2
X101SCm−2注入し、SiO■ギャップによりア
ニールした。このとき、各領域13、14、」.5での
ピーク濃度は、それぞれ、
−12
Na= 5 X 1 0” c m”
Nb= I X 1 021c m−”Nc= I X
1 0” c m”
であった。次に、これらのn+領域を熱酸化してlnm
程度のSi○2締縁体膜16で覆い、さらにこの上にN
b層17をスパッタ法で300nm形成した。このよう
にして形成されたデバイスをNbの超伝導転移温度以下
に冷却すると、Nb層17は超伝導体になり、超伝導近
接効果によりn十領域にエネルギーギャップがしみだす
。しみだしたエネルギーギャップの大きさは、As濃度
Na. Nb. Ncに応じてn+領域13ではΔa.
n”領域14ではΔb, n+領域15では八Cとな
る。
しみだしたエネルギーギャップの大きさは、As濃度が
大きい程大きくなる。したがって、各n+領域のAs濃
度が
Nc<Na+Nb<Nb+Nc、 (4)
という関係式を満たすようにAs注入量を制御してやれ
ば、各n+領域にしみだしたエネルギーギャップの大き
さは、
ΔC〈Δa+ΔbくΔb+ΔC、 (5)
という条件を満足する。上記のAsの注入の条件は(4
)式と(5)式で与えられる条件を満足するようにした
ものである。このとき、n+領域13とn十領域14を
インジェクター接合とし、n+領域14とn+領域15
をアクセプター接合とすれば、第17図のデバイスはク
イテロンとなる。
このときの電流一電圧特性は、作用の所で説明したよう
に第6図で与えられる。以上では1つのクイテロンを構
成したが、全く同様にして複数個のクイテロンを同一の
半導体基板上に構成し、システムLSIを作ることもで
きる。
上記の例ではn+領域を用いてクイテロンを構成したが
、N型Si基板の変わりにP型Si基板を用い、P型ウ
ェルの代わりにN型ウェルを形成15−
し、Asの変わりにBを注入すれば、全く同様にしてp
+領域を用いてクイテロンを構成することができる.,
B注大量に関する必要条件は(4)式と同じであり、こ
のときP+領域にしみだしたエネルギーギャップの大き
さは(5)式を満足する。
さらに、上記のSi○2絶縁体膜16の代わりに、金属
と半導体の接触によってできるショッ1・キー障壁を利
用してもよい。
また上記の例では超伝導体材料としてNbを用いたが、
Pb.Sn.Njなどを用いてもよい。
さらには酸化物高温超伝導体材料であるYBa2Cu,
07−XやB 1 2 S r 2 C a C u
2 0 Il+xなどを用いても′よい。超伝導体材料
として酸化物高温超伝導体を用いると、本発明を液化窒
素温度あるいはそれ以上の温度領域で用いることができ
るという利点がある。
さらに上記の例ではn+領域を形成するためにAsを注
入したが、他の■族元素を用いてもよい。
また、p十領域を形成する場合にホウ素Bなどの他の■
族元素を用いてもよい。
ー16一
特に、超伝導近接効果によりクーパー対のしみだす半導
体領域13、14、15は縮退状態にある半導体を用い
ることが望ましい。フェルミレベルを伝導帯より上に位
置させることにより、多くのクーパー対をしみださせる
ことができる。この点は以下の実施例においても同様で
ある。
実施例2
第8図は超伝導近接効果によって超伝導体としての性質
をそなえた半導体を用いて構成したクイテロンである。
本実施例の作製は、Sin2絶総体膜22を形成すると
ころまでは第1の実施例と全く同様である。このSi0
2M総体膜22の上にNb層を形成するときに、通常の
リソグラフィーとエッチング技術を用いて、3つのn+
半導体領域19、20、21に対応してNbMを3つの
領域23、24、25に分ける。このとき、3つのNb
層の間には絶縁領域26、27を設け、さらにn十半導
体領域19へはNb層23からのみエネルギーギャップ
がしみだすようにし、n+半導体領域20へはNb層2
4からのみエネルギーギャップがしみだすようにし、n
+半導体領域21へはNb層24からのみエネルギーギ
ャップがしみだすようにする。
本実施例と第1の実施例との違いは、各半導体領域に超
伝導近接効果を及ぼす各超伝導体の間のコヒーレンスを
弱くした点にある。
実施例3
次に化合物半導体を用いて本発明を実施した例を説明す
る。第9図は超伝導近接効果によって超伝導体としての
性質をそなえた半導体を用いて構成したクイテロンであ
る。半絶縁性G a A s基板34に通常のイオン打
ち込みによってSiを注入(加速エネルギー:25ke
V、ドーズ量:5×1 0’3c m−2) L/ n
+領域29、31を形成し、さらに通常のイオン打ち込
みによってBeを注入(加速エネルギー: 30keV
、ドーズ量:1×1 01″c m−”) L/ p”
領域30を形成し、npn接合を作る。これらのn+領
域29、31とp 4’領域30の上に通常の方法によ
って高抵抗AIGaAs膜32をlnm程度の厚さで形
成する。そして、この高抵抗A I G a A s膜
32の上にNb層33を形成する。各領域へのSiおよ
びBeの注入量は、Nb層33からn十領域29へしみ
だしたエネルギーギャップの大きさをΔa、p+領域3
0へしみだしたエネルギーギャップの大きさをΔb.
n+領域31へしみだしたエネルギーギャップの大きさ
をΔCとするとき、条件(5)式を満足するように調節
する。本素子構造においてはpn接合による空乏層が障
壁の役割を果たすので、これはNbの超伝導転移温度以
下でクイテロンとして動作する。
上記の例ではnpn接合を形成したが、pnp接合の形
にしてもよい。また、3つの半導体領域の間に絶縁性領
域を形成することによって、全てをn十半導体あるいは
P+半導体で作ることもできる。さらに、高抵抗A I
G a A s膜32の代わりに金属と半導体の接触
によってできるシミットキー障壁を利用してもよい。ま
た、Nb層を形成するとき、第2の実施例のように3つ
の半導体領域に対応してこのNbの領域を3つに分離し
てもよ19一
い。また、本実施例では化合物半導体としてGaAsを
用いたが、I nAsなどの化合物半導体を用いてもよ
い。Embodiment 1 FIG. 7 shows a quateron constructed using a semiconductor that has properties as a superconductor due to the superconducting proximity effect. B is implanted into the N-type Si substrate 18 with an impurity concentration of about 10"cm" as an electrically insulating region with an acceleration energy of about 100keV and a dose of 2X1013cm-2 to form P-type well regions 35-11-2. At this time, the thickness of the P-type well region 35 is 30 mm.
0nm, the impurity concentration is 101''cm-3.Next, As is implanted by normal ion implantation,
N+ regions 13, 14, and 15 are formed. During ion implantation, the ion implantation region is divided into three regions, and As
Change the amount of injection. Furthermore, at this time, the three regions are separated from each other. This can be done using conventional lithography and etching techniques. As a result, three n+ regions 13 having different As concentrations and separated from each other,
14 and 15 are possible. At this time, the As concentration in each region was set to Na. Nb. Let it be Nc. For example, by ion implantation or FIB, As is applied to the 13, 14, and 15 regions with an acceleration energy of 50 keV, and the doses are IXIO15 am'-22X10" cm-2 and 2, respectively.
X101SCm-2 implanted and annealed with SiO2 gap. At this time, each area 13, 14,''. The peak concentrations at 5 are -12Na=5X10"cm"Nb=IX1021cm-"Nc=IX, respectively.
It was 10"cm". Next, these n+ regions are thermally oxidized to form lnm
It is covered with a Si○2 tightening body film 16 of about
The b layer 17 was formed to a thickness of 300 nm by sputtering. When the device thus formed is cooled to below the superconducting transition temperature of Nb, the Nb layer 17 becomes a superconductor, and an energy gap begins to seep into the n0 region due to the superconducting proximity effect. The size of the seeped energy gap depends on the As concentration Na. Nb. In the n+ region 13, Δa.
In the n'' region 14, it becomes Δb, and in the n+ region 15, it becomes 8C. The size of the seeped energy gap increases as the As concentration increases. Therefore, the As concentration in each n+ region is Nc<Na+Nb<Nb+Nc, ( 4)
If the amount of As implanted is controlled to satisfy the relational expression, the size of the energy gap seeping into each n+ region is ΔC〈Δa+Δb Δb+ΔC, (5)
satisfies the condition. The conditions for the above As injection are (4
) and (5) are satisfied. At this time, the n+ region 13 and the n+ region 14 are made into an injector junction, and the n+ region 14 and the n+ region 15
If this is an acceptor junction, the device shown in FIG. 17 becomes a quiteron. The current-voltage characteristics at this time are given in FIG. 6, as explained in the operation section. Although one cuiteron has been constructed above, a system LSI can also be produced by configuring a plurality of cuiterons on the same semiconductor substrate in exactly the same manner. In the above example, a quateron was constructed using an n+ region, but a P-type Si substrate was used instead of an N-type Si substrate, an N-type well was formed instead of a P-type well, and B was used instead of As. If you inject it, p
A Quiteron can be constructed using + regions. ,
The necessary conditions regarding the amount of B note are the same as equation (4), and at this time, the size of the energy gap leaking into the P+ region satisfies equation (5). Further, in place of the above-mentioned Si○2 insulator film 16, a Schottky barrier formed by contact between a metal and a semiconductor may be used. Also, in the above example, Nb was used as the superconductor material, but
Pb. Sn. Nj etc. may also be used. Furthermore, YBa2Cu, which is an oxide high temperature superconductor material,
07-X and B 1 2 S r 2 C a Cu
20 Il+x etc. may also be used. The use of an oxide high temperature superconductor as the superconductor material has the advantage that the present invention can be used in a temperature range of liquefied nitrogen temperature or higher. Further, in the above example, As was implanted to form the n+ region, but other group Ⅰ elements may be used. In addition, when forming the p-domain region, other materials such as boron B and
Group elements may also be used. -16- In particular, it is desirable to use semiconductors in a degenerate state for the semiconductor regions 13, 14, and 15 where Cooper pairs seep out due to the superconducting proximity effect. By placing the Fermi level above the conduction band, many Cooper pairs can be exuded. This point also applies to the following examples. Embodiment 2 FIG. 8 shows a quateron constructed using a semiconductor that has properties as a superconductor due to the superconducting proximity effect. The fabrication of this example is completely the same as that of the first example up to the point where the Sin2 absolute film 22 is formed. This Si0
When forming the Nb layer on the 2M overall film 22, three n+
NbM is divided into three regions 23, 24, and 25 corresponding to semiconductor regions 19, 20, and 21. At this time, three Nb
Insulating regions 26 and 27 are provided between the layers, and the energy gap is made to seep only from the Nb layer 23 into the n+ semiconductor region 19, and the Nb layer 2 into the n+ semiconductor region 20.
Let the energy gap seep out only from 4, and n
+The energy gap is made to seep into the semiconductor region 21 only from the Nb layer 24. The difference between this embodiment and the first embodiment is that the coherence between each superconductor that exerts a superconducting proximity effect on each semiconductor region is weakened. Example 3 Next, an example in which the present invention is implemented using a compound semiconductor will be described. FIG. 9 shows a quiteron constructed using a semiconductor that has superconducting properties due to the superconducting proximity effect. Si is implanted into the semi-insulating GaAs substrate 34 by normal ion implantation (acceleration energy: 25ke
V, dose amount: 5×1 0'3c m-2) L/n
+ regions 29 and 31 are formed, and Be is implanted by normal ion implantation (acceleration energy: 30 keV
, Dose amount: 1×101″cm-”) L/p”
A region 30 is formed to create an npn junction. A high resistance AIGaAs film 32 with a thickness of about 1 nm is formed on these n+ regions 29, 31 and p 4' region 30 by a conventional method. Then, an Nb layer 33 is formed on this high resistance AIGaAs film 32. The amount of Si and Be implanted into each region is determined by Δa, the size of the energy gap leaking from the Nb layer 33 to the n+ region 29, and the amount of Si and Be implanted into each region.
The size of the energy gap that has leaked to 0 is Δb.
When the size of the energy gap leaking into the n+ region 31 is ΔC, adjustment is made so that condition (5) is satisfied. In this device structure, the depletion layer formed by the pn junction serves as a barrier, so that it operates as a quateron below the superconducting transition temperature of Nb. Although an npn junction was formed in the above example, a pnp junction may also be formed. Furthermore, by forming an insulating region between the three semiconductor regions, the entire structure can be made of an n+ semiconductor or a P+ semiconductor. Furthermore, high resistance AI
Instead of the GaAs film 32, a Schmitt key barrier formed by contact between a metal and a semiconductor may be used. Furthermore, when forming the Nb layer, the Nb region may be divided into three regions corresponding to the three semiconductor regions as in the second embodiment. Furthermore, although GaAs was used as the compound semiconductor in this embodiment, a compound semiconductor such as InAs may also be used.
本発明によれば、超伝導のエネルギーギャップを空間的
に制御した形で用いることができ、これにより電子デバ
イスを構成することができる。さらに、半導体集積化技
術と組合せれば、超伝導システムLSIとしての道も開
ける。According to the present invention, the energy gap of superconductivity can be used in a spatially controlled manner, and thereby an electronic device can be constructed. Furthermore, if it is combined with semiconductor integration technology, it can also be used as a superconducting system LSI.
【図面の簡単な説明】
第1図は本発明の基本構造を示す断面図、第2図は超伝
導近接効果を説明する図、第3図は各半導体領域へのエ
ネルギーギャップのしみだしの様子を示す図、第4図は
各半導体領域での有効的なエネルギーギャップの大きさ
を示す図、第5図は本発明の電子デバイスとしての基本
構造を示す図、第6図は第5図で示したデバイスの動作
特性を示す図、第7図は本発明の第1の実施例の断面図
、第8図は本発明の第2の実施例の断面図、第9図は本
発明の第3の実施例の断面図である。
=20−
符号の説明
]−〜3・・・半導体領域、4・・・絶縁体障壁または
ショットキー障壁、5 超伝導体領域、6〜8・・・半
導体領域、9、10・・・絶縁体障壁、11・・・絶縁
体障壁はたはショッ1・キー障壁、12・・超伝導体領
域、13〜15・・・n十半導体領域、16・・・Si
○2絶縁体膜、17・・・Nb層、18・・・N型Si
基板、19〜21・・・n十半導体領域、22・・・S
in2絶縁体膜、23〜25・・・Nb層、26.27
・・・絶縁層、29、31・・・n十半導体領域、30
・・・p十半導体領域、3 2−・・高抵抗AIGaA
s層、3 3 ・N b層、34・・・半絶縁性G a
A s基板、35・・・P型ウェル領域。
)
一゛
特開平3
214677 (8)[Brief Description of the Drawings] Figure 1 is a cross-sectional view showing the basic structure of the present invention, Figure 2 is a diagram explaining the superconducting proximity effect, and Figure 3 is how the energy gap seeps into each semiconductor region. FIG. 4 is a diagram showing the size of the effective energy gap in each semiconductor region, FIG. 5 is a diagram showing the basic structure of the electronic device of the present invention, and FIG. 7 is a cross-sectional view of the first embodiment of the present invention, FIG. 8 is a cross-sectional view of the second embodiment of the present invention, and FIG. 9 is a cross-sectional view of the second embodiment of the present invention. FIG. 3 is a cross-sectional view of the third embodiment. =20- Explanation of symbols] -~3... Semiconductor region, 4... Insulator barrier or Schottky barrier, 5 Superconductor region, 6-8... Semiconductor region, 9, 10... Insulation 11...Insulator barrier or Schottky barrier, 12...Superconductor region, 13-15...n10 semiconductor region, 16...Si
○2 Insulator film, 17...Nb layer, 18...N-type Si
Substrate, 19-21...n ten semiconductor regions, 22...S
in2 insulator film, 23-25...Nb layer, 26.27
...Insulating layer, 29, 31...n10 semiconductor region, 30
...p10 semiconductor region, 3 2-...high resistance AIGaA
s layer, 3 3 ・N b layer, 34... semi-insulating Ga
As substrate, 35...P-type well region. ) 1゛Unexamined Patent Publication No. 3 214677 (8)
Claims (1)
構造を有する半導体領域近傍に超伝導体領域を形成する
ことにより、上記半導体領域内に状態の異なる複数の超
伝導領域を設けたことを特徴とする超伝導デバイス。 2、請求項1に記載の超伝導デバイスにおいて、前記半
導体領域と前記超伝導体領域とを第1の絶縁体領域で分
離し、半導体領域に接する超伝導体が絶縁されているこ
とを特徴とする超伝導デバイス。 3、請求項1もしくは2に記載の超伝導デバイスにおい
て、前記超伝導体領域と前記半導体領域の間に、超伝導
近接効果により超伝導体領域から半導体領域にクーパー
対がしみこむことを許す厚さを持つ第1の絶縁層領域を
設けたことを特徴とする超伝導デバイス。 4、請求項1もしくは2に記載の超伝導デバイスにおい
て、複数個の異なる性質を有する半導体の間に、半導体
間の準粒子トンネリングを許す厚さを持つ第2の絶縁層
領域を設けたことを特徴とする超伝導デバイス。 5、請求項4に記載の超伝導デバイスにおいて、前記超
伝導体領域と前記半導体領域の間に、超伝導近接効果に
より超伝導体領域から半導体領域にクーパー対がしみこ
むことを許す厚さを持つ第1の絶縁層領域を設けたこと
を特徴とする超伝導デバイス。 6、請求項4の超伝導デバイスにおいて、各半導体領域
を常伝導金属で構成したことを特徴とする超伝導デバイ
ス。 7、請求項1、2、3、4、5もしくは6に記載の超伝
導デバイスを1つの半導体基板上に1つまたは複数個設
けたことを特徴とする超伝導デバイス。 8、請求項1、2、3、4、5、6もしくは7に記載の
超伝導デバイスにおいて、前記超伝導体領域が酸化物高
温超伝導体であることを超伝導デバイス。[Claims] 1. By forming a superconductor region near a semiconductor region having a structure composed of a plurality of semiconductors having different properties, a plurality of superconductor regions with different states can be created within the semiconductor region. A superconducting device characterized by being provided with. 2. The superconducting device according to claim 1, wherein the semiconductor region and the superconductor region are separated by a first insulator region, and the superconductor in contact with the semiconductor region is insulated. superconducting device. 3. In the superconducting device according to claim 1 or 2, a thickness is provided between the superconductor region and the semiconductor region that allows Cooper pairs to penetrate from the superconductor region into the semiconductor region due to a superconducting proximity effect. A superconducting device characterized by providing a first insulating layer region having a. 4. In the superconducting device according to claim 1 or 2, a second insulating layer region having a thickness that allows quasiparticle tunneling between the semiconductors is provided between the plurality of semiconductors having different properties. Features of superconducting devices. 5. The superconducting device according to claim 4, wherein the superconductor region and the semiconductor region have a thickness that allows Cooper pairs to penetrate from the superconductor region into the semiconductor region due to a superconducting proximity effect. A superconducting device comprising a first insulating layer region. 6. The superconducting device according to claim 4, wherein each semiconductor region is made of a normal conducting metal. 7. A superconducting device, characterized in that one or more superconducting devices according to claim 1, 2, 3, 4, 5, or 6 are provided on one semiconductor substrate. 8. A superconducting device according to claim 1, 2, 3, 4, 5, 6 or 7, wherein the superconductor region is an oxide high temperature superconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008238A JPH03214677A (en) | 1990-01-19 | 1990-01-19 | superconducting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008238A JPH03214677A (en) | 1990-01-19 | 1990-01-19 | superconducting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214677A true JPH03214677A (en) | 1991-09-19 |
Family
ID=11687571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008238A Pending JPH03214677A (en) | 1990-01-19 | 1990-01-19 | superconducting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214677A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760463A (en) * | 1993-09-10 | 1998-06-02 | Fujitsu Limited | Superconducting layer in contact with group III-V semiconductor layer for wiring structure |
-
1990
- 1990-01-19 JP JP2008238A patent/JPH03214677A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760463A (en) * | 1993-09-10 | 1998-06-02 | Fujitsu Limited | Superconducting layer in contact with group III-V semiconductor layer for wiring structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647954A (en) | Low temperature tunneling transistor | |
| Baliga | Semiconductors for high‐voltage, vertical channel field‐effect transistors | |
| EP0160456B1 (en) | Superconducting device | |
| US4157555A (en) | Superconducting transistor | |
| US4675711A (en) | Low temperature tunneling transistor | |
| US5318952A (en) | A superconducting transistor wherein hot electrons are injected into and trapped from the base | |
| Lee et al. | Fabrication of a self-aligned superconducting nanotransistor based NOR logic gate | |
| US2983854A (en) | Semiconductive device | |
| US3639813A (en) | Complementary enhancement and depletion mosfets with common gate and channel region, the depletion mosfet also being a jfet | |
| US4575741A (en) | Cryogenic transistor with a superconducting base and a semiconductor-isolated collector | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| US5101245A (en) | Field effect transistor and method for making same | |
| US4544937A (en) | Formation of normal resistors by degenerate doping of substrates | |
| JPH03214677A (en) | superconducting device | |
| EP0056904B1 (en) | High electron mobility single heterojunction semiconductor devices and methods of production of such devices | |
| US5239187A (en) | Josephson effect semiconductor device with channel layers of semiconductor and superconductor materials | |
| US3248614A (en) | Formation of small area junction devices | |
| US5231295A (en) | Superconducting field effect transistor | |
| JP2986819B2 (en) | Superconducting device | |
| KR20060094980A (en) | Modified semiconductor device | |
| US20250185310A1 (en) | Method for electrically controlling spin-polarized surface state, and electrical switching method and switching device using spin-polarized surface state | |
| JPH0770705B2 (en) | High-speed semiconductor device | |
| JPH03191581A (en) | Superconducting transistor | |
| JPH0770706B2 (en) | High-speed semiconductor device | |
| Hayakawa | Recent Advances in Josephson Material and Device |