JPH03214909A - 容量結合回路を有する差動増幅回路 - Google Patents
容量結合回路を有する差動増幅回路Info
- Publication number
- JPH03214909A JPH03214909A JP2009919A JP991990A JPH03214909A JP H03214909 A JPH03214909 A JP H03214909A JP 2009919 A JP2009919 A JP 2009919A JP 991990 A JP991990 A JP 991990A JP H03214909 A JPH03214909 A JP H03214909A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- circuit
- capacitive coupling
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、容量結合回路を有する差動増幅回路に関する
ものである． 従来の技術 以下、従来の容量結合回路を有する差勤増幅回路を第２
図の回路図に基づいて説明する．従来の容量結合回路を
有する差動増幅回路は、信号源１７と、信号源１７をバ
イアスする第１の直流電圧源１８と、ベースに信号源１
７からの信号が入力し、コレクタが電源端子（ＶＣＣ）
３３に接続された第１のトランジスタ１９と、コレクタ
が第１のトランジスタ１９のエミッタに接続された第２
のトランジスタ２０と、第２のトランジスタ２０のエミ
ッタと接地端子（ＧＮＤ）３４の間に接続された第１の
直流電流源２４と、第１のトランジスタ１９のエミッタ
と第２のトランジスタ２０のコレクタの共通接続点と第
２のトランジスタ２Ｇのベースとの間に接続された容量
２１と、容量２１と第２のトランジスタ２０のベースと
の共通接続点に抵抗２２を介して接続された第２の直流
電圧源２３と、ベースが第２のトランジスタ２０のエミ
ッタと第１の直流電流源２４との共通接続点に接続され
た第３のトランジスタ２５と、第３のトランジスタ２５
とともに差動増幅回路を構或する第４のトランジスタ２
６と、第３のトランジスタ２５のエミッタと接地端子３
４の間に接続された第２の直流電流源２８と、第４のト
ランジスタ２６のエミッタと接地端子３４の間に接続さ
れた第３の直流電流源２９と、一方が第３のトランジス
タ２５のエミッタと第２の直流電流源２８との共通接続
点に接続され、他方が第４のトランジスタ２６のエミッ
タと第３の直流電流源２９との共通接続点に接続された
抵抗２７と、第４のトランジスタ２６のベースをバイア
スする第３の直流電圧源３０と、第３のトランジスタ２
５のコレクタと電源端子３３の間に接続された抵抗３１
とからなり、差動増幅回路からの信号を出力信号として
出力端子３２に得るよう構成されている． 以下、上記従来の容量結合回路を有する差動増幅回路の
動作を説明する． 信号源１７からの信号は第１のトランジスタ１９のベー
スに入力され、エミッタから出力される．この出力信号
は容量２１を介して第２のトランジスタ２０のベースに
入力され、第２のトランジスタ２０のエミッタから出力
され、第３のトランジスタ２５と第４のトランジスタ２
６から楕成される差動増幅回路によって増幅され、出力
端子３２より出力される．上記のように、従来の回路構
成では容量結合回路・差動増幅回路のそれぞれに直流電
流源２４， ２８．２９を必要としている． 発明が解決しようとする課題 以上のように従来の容量結合回路を有する差動増幅回路
では、容量結合回路・差勤増幅回路のそれぞれに直流電
流源２４， ２８． ２９を必要とし、回路の省力化・
省スペース化に適していなかった．本発明は、上記従来
の問題を解決するものであり、容量結合回路・差動増幅
回路のそれぞれに直流電流源を必要とせず、回路の省力
化・省スペース化に適した容量結合回路を有する差動増
幅回路を提供することを目的とずるものである．課題を
解決するための手段 この問題を達成するため本発明の容量結合回路を有する
差動増幅回路は、ベースが信号源に接続された第１のト
ランジスタと、エミッタが上記第１のトランジスタのコ
レクタに接続された第２のトランジスタと、上記第１の
トランジスタのエミッタと上記第２のトランジスタのベ
ース間に接続された容量と、上記第２のトランジスタと
ともに差動増幅回路を横成する第３のトランジスタと、
上記第１のトランジスタのエミツタと上記容量の共通接
続点に接続された直流電流源から構成され、容量結合回
路と差動増幅回路の直流ｔ流源を共通としたものである
． 作用 上記構成により、信号源からの信号は第１のトランジス
タのベースに入力され、エミツタより出力され、この出
力信号は容量を介して第２のトランジスタのベースに入
力され、さらにこの信号は第２のトランジスタと第３の
トランジスタから構成される差動増幅回路によって増幅
され、出力される． また本発明の楕成により、容量結合回路・差動増幅回路
のそれぞれに直流電流源を必要としないので、回路の省
力化・省スペース化に適した容量結合回路を有する差動
増幅回路を実現できる．実施例 以下、本発明の一実施例を図面に基づいて説明する． 第１図は杢発明の一実施例を示す容量結合回路を有する
差動増幅回路の回路図である．本発明の容量結合回路を
有する差動増幅回路は、信号源１と、信号源１をバイア
スする第１の直流電圧源２と、ベースに信号源１からの
信号が入力する第１のトランジスタ３と、コレクタが抵
抗１３を介して電源端子１５に接続され、エミツタが第
１一のトランジスタ３のコレクタに接続された第２のト
ランジスタ４と、第１のトランジスタ３のエミッタと接
地端子１６の間に接続された第１の直流電流源８と、第
１のトランジスタ３のエミツタと第１の直流電流源８と
の共通接続点と第２のトランジスタ４のベースとの間に
接続された容量５と、容量５と第２のトランジスタ４の
ベースとの共通接続点に抵抗６を介して接続された第２
の直流電圧源７と、第２のトランジスタ４とともに差動
増幅回路を構成する第３のトランジスタ９と、第３のト
ランジスタ９のエミッタと接地端子１６の間に接続され
た直流電流源１１と、一方が第２のトランジスタ４のエ
ミッタと第１のトランジスタ３のコレクタとの共通接続
点に接続され、他方が第３のトランジスタ９のエミッタ
と第２の直流電流源１１との共逼接続点に接続された抵
抗１０と、第３のトランジスタ９のベースをバイアスす
る第３の直流電圧源１２とからなり、差動増幅回路から
出力信号を出力端子１４に得るように構成されている．
以上のように構成された容量結合回路を有する差動増幅
回路の動作について説明する．信号源１からの信号は第
１のトランジスタ３のベースに入力され、エミッタより
出力される．この出力信号は容量５を介して第２のトラ
ンジスタ４のベースに入力される．この信号は第２のト
ランジスタ４と第３のトランジスタ９から構成される差
動増幅回路によって増幅され、出力端子１４より出力さ
れる． このとき、容量結合回路と差動増幅回路は１つの直流電
流源８を共通としており、容量結合回路・差動増幅回路
のそれぞれに直流電流源を必要としない．よって増幅さ
れた出力信号を得ることができるとともに、回路の省力
化・省スペース化に適した容量結合回路を有する差動増
幅回路を実現することができる． 発明の効果 以上のように本発明によれば、信号源の信号を増幅した
信号を得ることができ、さらに容量結合回路、差動増幅
回路のそれぞれに直流電流源を必要としないので、回路
の省力化・省スペース化に適した容量結合回路を有する
差動増幅回路を実現できる．
ものである． 従来の技術 以下、従来の容量結合回路を有する差勤増幅回路を第２
図の回路図に基づいて説明する．従来の容量結合回路を
有する差動増幅回路は、信号源１７と、信号源１７をバ
イアスする第１の直流電圧源１８と、ベースに信号源１
７からの信号が入力し、コレクタが電源端子（ＶＣＣ）
３３に接続された第１のトランジスタ１９と、コレクタ
が第１のトランジスタ１９のエミッタに接続された第２
のトランジスタ２０と、第２のトランジスタ２０のエミ
ッタと接地端子（ＧＮＤ）３４の間に接続された第１の
直流電流源２４と、第１のトランジスタ１９のエミッタ
と第２のトランジスタ２０のコレクタの共通接続点と第
２のトランジスタ２Ｇのベースとの間に接続された容量
２１と、容量２１と第２のトランジスタ２０のベースと
の共通接続点に抵抗２２を介して接続された第２の直流
電圧源２３と、ベースが第２のトランジスタ２０のエミ
ッタと第１の直流電流源２４との共通接続点に接続され
た第３のトランジスタ２５と、第３のトランジスタ２５
とともに差動増幅回路を構或する第４のトランジスタ２
６と、第３のトランジスタ２５のエミッタと接地端子３
４の間に接続された第２の直流電流源２８と、第４のト
ランジスタ２６のエミッタと接地端子３４の間に接続さ
れた第３の直流電流源２９と、一方が第３のトランジス
タ２５のエミッタと第２の直流電流源２８との共通接続
点に接続され、他方が第４のトランジスタ２６のエミッ
タと第３の直流電流源２９との共通接続点に接続された
抵抗２７と、第４のトランジスタ２６のベースをバイア
スする第３の直流電圧源３０と、第３のトランジスタ２
５のコレクタと電源端子３３の間に接続された抵抗３１
とからなり、差動増幅回路からの信号を出力信号として
出力端子３２に得るよう構成されている． 以下、上記従来の容量結合回路を有する差動増幅回路の
動作を説明する． 信号源１７からの信号は第１のトランジスタ１９のベー
スに入力され、エミッタから出力される．この出力信号
は容量２１を介して第２のトランジスタ２０のベースに
入力され、第２のトランジスタ２０のエミッタから出力
され、第３のトランジスタ２５と第４のトランジスタ２
６から楕成される差動増幅回路によって増幅され、出力
端子３２より出力される．上記のように、従来の回路構
成では容量結合回路・差動増幅回路のそれぞれに直流電
流源２４， ２８．２９を必要としている． 発明が解決しようとする課題 以上のように従来の容量結合回路を有する差動増幅回路
では、容量結合回路・差勤増幅回路のそれぞれに直流電
流源２４， ２８． ２９を必要とし、回路の省力化・
省スペース化に適していなかった．本発明は、上記従来
の問題を解決するものであり、容量結合回路・差動増幅
回路のそれぞれに直流電流源を必要とせず、回路の省力
化・省スペース化に適した容量結合回路を有する差動増
幅回路を提供することを目的とずるものである．課題を
解決するための手段 この問題を達成するため本発明の容量結合回路を有する
差動増幅回路は、ベースが信号源に接続された第１のト
ランジスタと、エミッタが上記第１のトランジスタのコ
レクタに接続された第２のトランジスタと、上記第１の
トランジスタのエミッタと上記第２のトランジスタのベ
ース間に接続された容量と、上記第２のトランジスタと
ともに差動増幅回路を横成する第３のトランジスタと、
上記第１のトランジスタのエミツタと上記容量の共通接
続点に接続された直流電流源から構成され、容量結合回
路と差動増幅回路の直流ｔ流源を共通としたものである
． 作用 上記構成により、信号源からの信号は第１のトランジス
タのベースに入力され、エミツタより出力され、この出
力信号は容量を介して第２のトランジスタのベースに入
力され、さらにこの信号は第２のトランジスタと第３の
トランジスタから構成される差動増幅回路によって増幅
され、出力される． また本発明の楕成により、容量結合回路・差動増幅回路
のそれぞれに直流電流源を必要としないので、回路の省
力化・省スペース化に適した容量結合回路を有する差動
増幅回路を実現できる．実施例 以下、本発明の一実施例を図面に基づいて説明する． 第１図は杢発明の一実施例を示す容量結合回路を有する
差動増幅回路の回路図である．本発明の容量結合回路を
有する差動増幅回路は、信号源１と、信号源１をバイア
スする第１の直流電圧源２と、ベースに信号源１からの
信号が入力する第１のトランジスタ３と、コレクタが抵
抗１３を介して電源端子１５に接続され、エミツタが第
１一のトランジスタ３のコレクタに接続された第２のト
ランジスタ４と、第１のトランジスタ３のエミッタと接
地端子１６の間に接続された第１の直流電流源８と、第
１のトランジスタ３のエミツタと第１の直流電流源８と
の共通接続点と第２のトランジスタ４のベースとの間に
接続された容量５と、容量５と第２のトランジスタ４の
ベースとの共通接続点に抵抗６を介して接続された第２
の直流電圧源７と、第２のトランジスタ４とともに差動
増幅回路を構成する第３のトランジスタ９と、第３のト
ランジスタ９のエミッタと接地端子１６の間に接続され
た直流電流源１１と、一方が第２のトランジスタ４のエ
ミッタと第１のトランジスタ３のコレクタとの共通接続
点に接続され、他方が第３のトランジスタ９のエミッタ
と第２の直流電流源１１との共逼接続点に接続された抵
抗１０と、第３のトランジスタ９のベースをバイアスす
る第３の直流電圧源１２とからなり、差動増幅回路から
出力信号を出力端子１４に得るように構成されている．
以上のように構成された容量結合回路を有する差動増幅
回路の動作について説明する．信号源１からの信号は第
１のトランジスタ３のベースに入力され、エミッタより
出力される．この出力信号は容量５を介して第２のトラ
ンジスタ４のベースに入力される．この信号は第２のト
ランジスタ４と第３のトランジスタ９から構成される差
動増幅回路によって増幅され、出力端子１４より出力さ
れる． このとき、容量結合回路と差動増幅回路は１つの直流電
流源８を共通としており、容量結合回路・差動増幅回路
のそれぞれに直流電流源を必要としない．よって増幅さ
れた出力信号を得ることができるとともに、回路の省力
化・省スペース化に適した容量結合回路を有する差動増
幅回路を実現することができる． 発明の効果 以上のように本発明によれば、信号源の信号を増幅した
信号を得ることができ、さらに容量結合回路、差動増幅
回路のそれぞれに直流電流源を必要としないので、回路
の省力化・省スペース化に適した容量結合回路を有する
差動増幅回路を実現できる．
第１図は本発明の一実施例を示す容量結合回路を有する
差動増幅回路の回路図、第２図は従来の容量結合回路を
有する差動増幅回路の回路図である． １・・・信号源、２．７．１２・・・直流電圧源、３，
４，９・・・トランジスタ、８，１１・・・直流電流源
、５・・・容量、 ６．１Ｇ， １３・・・抵抗、 １４・・・出力端子、 １５・・・電源 端子、 １６・・・接地端子．
差動増幅回路の回路図、第２図は従来の容量結合回路を
有する差動増幅回路の回路図である． １・・・信号源、２．７．１２・・・直流電圧源、３，
４，９・・・トランジスタ、８，１１・・・直流電流源
、５・・・容量、 ６．１Ｇ， １３・・・抵抗、 １４・・・出力端子、 １５・・・電源 端子、 １６・・・接地端子．
Claims (1)
- １、ベースが信号源に接続された第１のトランジスタと
、エミッタが上記第１のトランジスタのコレクタに接続
された第２のトランジスタと、上記第１のトランジスタ
のエミッタと上記第２のトランジスタのベース間に接続
された容量と、上記第２のトランジスタとともに差動増
幅回路を構成する第３のトランジスタと、上記第１のト
ランジスタのエミッタと上記容量の共通接続点に接続さ
れた直流電流源から構成され、容量結合回路と差動増幅
回路の直流電流源を共通としたことを特徴とする容量結
合回路を有する差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009919A JPH03214909A (ja) | 1990-01-19 | 1990-01-19 | 容量結合回路を有する差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009919A JPH03214909A (ja) | 1990-01-19 | 1990-01-19 | 容量結合回路を有する差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214909A true JPH03214909A (ja) | 1991-09-20 |
Family
ID=11733504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009919A Pending JPH03214909A (ja) | 1990-01-19 | 1990-01-19 | 容量結合回路を有する差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214909A (ja) |
-
1990
- 1990-01-19 JP JP2009919A patent/JPH03214909A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004245A (en) | Wide common mode range differential amplifier | |
| JPS58105611A (ja) | 差動増幅器 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| JPH03214909A (ja) | 容量結合回路を有する差動増幅回路 | |
| JPS59207715A (ja) | 増幅器 | |
| JPS59229908A (ja) | 電流反転回路 | |
| SU1653129A1 (ru) | Составной транзистор | |
| RU1810983C (ru) | Каскодный усилитель | |
| US6353362B1 (en) | Resonance free complementary bipolar output stage | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPH0346574Y2 (ja) | ||
| JPS59137614U (ja) | 電力増幅器 | |
| JPS59125112U (ja) | 増幅器 | |
| JPS60134319U (ja) | 増幅装置 | |
| JPS586419U (ja) | 利得制御増幅回路 | |
| JPS62176314A (ja) | 差動増幅回路 | |
| JPS643210U (ja) | ||
| JPH0345568B2 (ja) | ||
| JPS60117806A (ja) | 差動増幅回路 | |
| JPH01133874U (ja) | ||
| JPS599615U (ja) | 増幅回路 | |
| JPH0457912U (ja) | ||
| JPH0832443A (ja) | ゲート回路 | |
| KR920007323A (ko) | 차동증폭기를 이용한 피킹앰프회로 |