JPH0198307A - トランジスタ増幅器 - Google Patents
トランジスタ増幅器Info
- Publication number
- JPH0198307A JPH0198307A JP25582587A JP25582587A JPH0198307A JP H0198307 A JPH0198307 A JP H0198307A JP 25582587 A JP25582587 A JP 25582587A JP 25582587 A JP25582587 A JP 25582587A JP H0198307 A JPH0198307 A JP H0198307A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- trs
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトランジスタ増幅器に関し、特に広帯域の信号
を差動増幅するトランジスタ増幅器に関する。
を差動増幅するトランジスタ増幅器に関する。
二つの入力電圧（の差）を差動増幅するトランジスタ増
幅器は増幅装置の入力段等に広く使われている。
幅器は増幅装置の入力段等に広く使われている。
第２図は、従来の技術によるかかるトランジスタ増幅器
の第一の例を示す回路図である。第２図に示す従来例は
、一対のトランジスタを有する基本的な差動増幅回路と
して構成されており、電源電圧ＶＣＣの供給を受は入力
電圧ｖ目・■１□を差動増幅し、電圧■。１・■。２と
して出力する。
の第一の例を示す回路図である。第２図に示す従来例は
、一対のトランジスタを有する基本的な差動増幅回路と
して構成されており、電源電圧ＶＣＣの供給を受は入力
電圧ｖ目・■１□を差動増幅し、電圧■。１・■。２と
して出力する。
第３図は、従来の技術によるトランジスタ増幅器の第二
の例を示す回路図である。第３図に示す従来例は、トラ
ンジスタＱ５・Ｑ６と抵抗ＲＬＩ・ＲＬ２と定電流源Ｃ
Ｓ２とを備え、第２図に示す従来例と同じ差動接続回路
にトランジスタＱ１〜Ｑ４と寅電流源Ｃ８１と定電圧源
ＶＳとを付加して構成されている。そして、トランジス
タＱ５・Ｑ６のベースから入力される入力電圧Ｖ、１・
ＶＢ２がトランジスタＱ５・Ｑ６およびＱ３・Ｑ４で増
幅され、トランジスタＱ３・Ｑ４のコレクタから出力電
圧■。ビ■。２が出力される。
の例を示す回路図である。第３図に示す従来例は、トラ
ンジスタＱ５・Ｑ６と抵抗ＲＬＩ・ＲＬ２と定電流源Ｃ
Ｓ２とを備え、第２図に示す従来例と同じ差動接続回路
にトランジスタＱ１〜Ｑ４と寅電流源Ｃ８１と定電圧源
ＶＳとを付加して構成されている。そして、トランジス
タＱ５・Ｑ６のベースから入力される入力電圧Ｖ、１・
ＶＢ２がトランジスタＱ５・Ｑ６およびＱ３・Ｑ４で増
幅され、トランジスタＱ３・Ｑ４のコレクタから出力電
圧■。ビ■。２が出力される。
トランジスタＱ１のコレクタは抵抗ＲＬＩに、エミッタ
はトランジスタＱ５のコレクタにそれぞれ接続されてい
る。トランジスタＱ２のコレクタは抵抗ＲＬ２に、エミ
ッタはトランジスタＱ６のコレクタにそれぞれ接続され
ており、トランジスタＱ１・Ｑ２のベースは定電圧源■
Ｓを介して接地されている。トランジスタＱ３・Ｑ４の
コレクタをトランジスタＱ２・Ｑｌのコレクタに、ベー
スはトランジスタＱ１・Ｑ２のエミッタにそれぞれ接続
され、エミッタは定電流源Ｃ３Ｉを介して接地されてい
る。
はトランジスタＱ５のコレクタにそれぞれ接続されてい
る。トランジスタＱ２のコレクタは抵抗ＲＬ２に、エミ
ッタはトランジスタＱ６のコレクタにそれぞれ接続され
ており、トランジスタＱ１・Ｑ２のベースは定電圧源■
Ｓを介して接地されている。トランジスタＱ３・Ｑ４の
コレクタをトランジスタＱ２・Ｑｌのコレクタに、ベー
スはトランジスタＱ１・Ｑ２のエミッタにそれぞれ接続
され、エミッタは定電流源Ｃ３Ｉを介して接地されてい
る。
トランジスタＱ１・Ｑ２のベースが定電圧源■Ｓにより
定電位に保たれているので、トランジスタＱ５・Ｑ６の
コレクタ電流変化に伴うコレクタ電位の変化が抑圧され
、その結果、トランジスタＱ５・Ｑ６のコレクタ・ベー
ス間寄生容量によるミラー効果が大幅に軽減され、トラ
ンジスタＱ５・Ｑ６の差動接続回路の周波数特性の劣化
が防止される。
定電位に保たれているので、トランジスタＱ５・Ｑ６の
コレクタ電流変化に伴うコレクタ電位の変化が抑圧され
、その結果、トランジスタＱ５・Ｑ６のコレクタ・ベー
ス間寄生容量によるミラー効果が大幅に軽減され、トラ
ンジスタＱ５・Ｑ６の差動接続回路の周波数特性の劣化
が防止される。
トランジスタＱ３・Ｑ４も差動接続されており、一端が
電源電圧■ｃｃに接続された抵抗ＲＬ２・ＲＬｌを流れ
る電流を差動的に制御する。抵抗ＲＬ１を流れる電流は
トランジスタＱ５・Ｑ４により制御され、これら両トラ
ンジスタの電流制御動作は互に同相になる。同様に、抵
抗ＲＬ２を流れる電流を制御するトランジスタＱ６・Ｑ
３の電流制御動作も互に同相になり、トランジスタＱ５
・Ｑ４の電流制御動作とは逆相になる。そのため、トラ
ンジスタ、Ｑ５・Ｑ６の差動接続回路の利得にトランジ
スタＱ３・Ｑ４の差動接続回路の利得が加わることにな
る。
電源電圧■ｃｃに接続された抵抗ＲＬ２・ＲＬｌを流れ
る電流を差動的に制御する。抵抗ＲＬ１を流れる電流は
トランジスタＱ５・Ｑ４により制御され、これら両トラ
ンジスタの電流制御動作は互に同相になる。同様に、抵
抗ＲＬ２を流れる電流を制御するトランジスタＱ６・Ｑ
３の電流制御動作も互に同相になり、トランジスタＱ５
・Ｑ４の電流制御動作とは逆相になる。そのため、トラ
ンジスタ、Ｑ５・Ｑ６の差動接続回路の利得にトランジ
スタＱ３・Ｑ４の差動接続回路の利得が加わることにな
る。
第３図に示す従来例は、以上説明したように、トランジ
スタＱ５・Ｑ６の差動接続回路とトランジスタＱ３・Ｑ
４の差動接続回路とで増幅するので利得が高い、しかし
、トランジスタＱ３・Ｑ４のコレクタ・ベース間寄生容
量によるミラー効果のために周波数特性はよくない。
スタＱ５・Ｑ６の差動接続回路とトランジスタＱ３・Ｑ
４の差動接続回路とで増幅するので利得が高い、しかし
、トランジスタＱ３・Ｑ４のコレクタ・ベース間寄生容
量によるミラー効果のために周波数特性はよくない。
以上説明したように従来のトランジスタ増幅器は、コレ
クタ・ベース間の寄生容量に基づくミラー効果により、
周波数特性が劣るという欠点がある。
クタ・ベース間の寄生容量に基づくミラー効果により、
周波数特性が劣るという欠点がある。
本発明の目的は、上記欠点を解決して周波数特性の良い
トランジスタ増幅器を提供することにある。
トランジスタ増幅器を提供することにある。
本発明のトランジスタ増幅器は、
第一のトランジスタと第二のトランジスタとを備え、前
記第一のトランジスタのエミッタおよび前記第二のトラ
ンジスタのエミッタを直接第一の定電流源に、前記第一
のトランジスタのベースを第一の信号入力端子に、前記
第二のトランジスタのベースを第二の信号入力端子にそ
れぞれ接続した第一の差動接続回路と、 エミッタを前記第一のトランジスタのコレクタに接続し
、ベースを定電位に保った第三のトランジスタと、 エミッタを前記第二のトランジスタのコレクタに接続し
、ベースを定電位に保った第四のトランジスタと、 それぞれのエミッタを直接第二の定電流源に接続した第
五のおよび第六のトランジスタを備え、前記第五のトラ
ンジスタのベースを前記第三のトランジスタのエミッタ
に接続し、前記第六のトランジスタのベースを前記第四
のトランジスタのエミッタに接続した第二の差動接続回
路と、エミッタを前記第五のトランジスタのコレクタに
接続し、コレクタを前記第四のトランジスタのコレクタ
に接続し、ベースを定電位に保った第七のトランジスタ
と、 エミッタを前記第六のトランジスタのコレクタに接続し
、コレクタを前記第二のトランジスタのコレクタに接続
し、ベースを定電位に保った第八のトランジスタと、 前記第三のトランジスタのコレクタに接続した第一の電
圧降下素子と前記第四のトランジスタのコレクタに接続
した第二の電圧降下素子とを具備し、前記第三のトラン
ジスタのコレクタを第一の信号出力端子に接続し、前記
第四のトランジスタのコレクタを第二の信号出力端子に
接続して構成される。
記第一のトランジスタのエミッタおよび前記第二のトラ
ンジスタのエミッタを直接第一の定電流源に、前記第一
のトランジスタのベースを第一の信号入力端子に、前記
第二のトランジスタのベースを第二の信号入力端子にそ
れぞれ接続した第一の差動接続回路と、 エミッタを前記第一のトランジスタのコレクタに接続し
、ベースを定電位に保った第三のトランジスタと、 エミッタを前記第二のトランジスタのコレクタに接続し
、ベースを定電位に保った第四のトランジスタと、 それぞれのエミッタを直接第二の定電流源に接続した第
五のおよび第六のトランジスタを備え、前記第五のトラ
ンジスタのベースを前記第三のトランジスタのエミッタ
に接続し、前記第六のトランジスタのベースを前記第四
のトランジスタのエミッタに接続した第二の差動接続回
路と、エミッタを前記第五のトランジスタのコレクタに
接続し、コレクタを前記第四のトランジスタのコレクタ
に接続し、ベースを定電位に保った第七のトランジスタ
と、 エミッタを前記第六のトランジスタのコレクタに接続し
、コレクタを前記第二のトランジスタのコレクタに接続
し、ベースを定電位に保った第八のトランジスタと、 前記第三のトランジスタのコレクタに接続した第一の電
圧降下素子と前記第四のトランジスタのコレクタに接続
した第二の電圧降下素子とを具備し、前記第三のトラン
ジスタのコレクタを第一の信号出力端子に接続し、前記
第四のトランジスタのコレクタを第二の信号出力端子に
接続して構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は、本発明のトランジスタ増幅器の一実施例を示
す回路図である。
す回路図である。
第１図に示す実施例は、トランジスタＱ１〜Ｑ６と、抵
抗ＲＬ１・ＲＬ２と、定電流源Ｃ８１・Ｃ３２と、定電
圧源ｖＳとを備えて構成される。
抗ＲＬ１・ＲＬ２と、定電流源Ｃ８１・Ｃ３２と、定電
圧源ｖＳとを備えて構成される。
すなわち第３図に示す従来例と同じ差動接続回路にトラ
ンジスタＱ７・Ｑ８を付加して構成されている。そして
、トランジスタＱ５・Ｑ６のベースから入力される入力
電圧Ｖ、１・ｖ１□がトランジスタＱ５・Ｑ６およびＱ
３・Ｑ４で増幅され、トランジスタＱ７・Ｑ８を介して
そのコレクタから出力電圧Ｖ０１・■。２が出力される
。また、電源電圧■ｏｏは、抵抗ＲＬＩ・ＲＬ２を通し
て供給されている。
ンジスタＱ７・Ｑ８を付加して構成されている。そして
、トランジスタＱ５・Ｑ６のベースから入力される入力
電圧Ｖ、１・ｖ１□がトランジスタＱ５・Ｑ６およびＱ
３・Ｑ４で増幅され、トランジスタＱ７・Ｑ８を介して
そのコレクタから出力電圧Ｖ０１・■。２が出力される
。また、電源電圧■ｏｏは、抵抗ＲＬＩ・ＲＬ２を通し
て供給されている。
トランジスタＱ１のコレクタは抵抗ＲＬＩに、エミッタ
はトランジスタＱ５のコレクタにそれぞれ接続されてい
る。トランジスタＱ２のコレクタは抵抗ＲＬ２に、エミ
ッタはトランジスタＱ６のコレクタにそれぞれ接続され
ており、トランジスタＱ１・Ｑ２・Ｑｌ・Ｑ８のベース
は、定電圧源■Ｓを介して接地されている。トランジス
タＱ３・Ｑ４のコレクタをトランジスタＱ７・Ｑ８のエ
ミッタに、トランジスタＱ３・Ｑ４のベースはトランジ
スタＱ１・Ｑ２のエミッタにそれぞれ接続され、エミッ
タは定電流源Ｃ８１を介して接地されている。トランジ
スタＱ７・Ｑ８のコレクタは、Ｑ２・Ｑｌのコレクタに
それぞれ接続されている。
はトランジスタＱ５のコレクタにそれぞれ接続されてい
る。トランジスタＱ２のコレクタは抵抗ＲＬ２に、エミ
ッタはトランジスタＱ６のコレクタにそれぞれ接続され
ており、トランジスタＱ１・Ｑ２・Ｑｌ・Ｑ８のベース
は、定電圧源■Ｓを介して接地されている。トランジス
タＱ３・Ｑ４のコレクタをトランジスタＱ７・Ｑ８のエ
ミッタに、トランジスタＱ３・Ｑ４のベースはトランジ
スタＱ１・Ｑ２のエミッタにそれぞれ接続され、エミッ
タは定電流源Ｃ８１を介して接地されている。トランジ
スタＱ７・Ｑ８のコレクタは、Ｑ２・Ｑｌのコレクタに
それぞれ接続されている。
トランジスタＱ１・Ｑ２・Ｑｌ・Ｑ８のベースが定電圧
源ＶＳにより定電位に保たれているので、トランジスタ
Ｑ５・Ｑ６・Ｑ３・Ｑ４のコレクタ電流変化に伴うコレ
クタ電位の変化が抑圧され、その結果トランジスタＱ５
・Ｑ６・Ｑ３・Ｑ４のコレクタ・ベース間寄生容量によ
るミラー効果が大幅に軽減され、トランジスタＱ５・Ｑ
６の差動接続回路とトランジスタＱ３・Ｑ４の差動接続
回路との周波数特性の劣化が防止される。
源ＶＳにより定電位に保たれているので、トランジスタ
Ｑ５・Ｑ６・Ｑ３・Ｑ４のコレクタ電流変化に伴うコレ
クタ電位の変化が抑圧され、その結果トランジスタＱ５
・Ｑ６・Ｑ３・Ｑ４のコレクタ・ベース間寄生容量によ
るミラー効果が大幅に軽減され、トランジスタＱ５・Ｑ
６の差動接続回路とトランジスタＱ３・Ｑ４の差動接続
回路との周波数特性の劣化が防止される。
抵抗ＲＬ１を流れる電流はトランジスタＱ５・Ｑ４によ
り制御され、これら両トランジスタの電流制御動作は互
に同相になる。同様に抵抗ＲＬ２を流れる電流を制御す
るトランジスタＱ６・Ｑ３の電流制御動作も互に同相に
なり、トランジスタＱ５・Ｑ４の電流制御動作とは逆相
になる。そのため、トランジスタＱ５・Ｑ６の差動接続
回路の利得にトランジスタＱ３・Ｑ４の差動接続回路の
利得が加わることになる。
り制御され、これら両トランジスタの電流制御動作は互
に同相になる。同様に抵抗ＲＬ２を流れる電流を制御す
るトランジスタＱ６・Ｑ３の電流制御動作も互に同相に
なり、トランジスタＱ５・Ｑ４の電流制御動作とは逆相
になる。そのため、トランジスタＱ５・Ｑ６の差動接続
回路の利得にトランジスタＱ３・Ｑ４の差動接続回路の
利得が加わることになる。
第１図に示す実施例は以上説明したように、トランジス
タＱ５・Ｑ６の差動接続回路とトランジスタＱ３・Ｑ４
の差動接続回路とで増幅されるので利得が高く、かつト
ランジスタＱ１・Ｃ２・Ｃ７・Ｃ８のベースが定電圧源
■Ｓより定電位に保たれているので、トランジスタＱ５
・Ｃ６・Ｃ３・Ｃ４のコレクタ電流変化に伴うコレクタ
電位の変化が抑圧され、その結果、トランジスタＱ５・
Ｃ６・Ｃ３・Ｃ４のコレクタ・ベース間寄生容量による
ミラー効果が大幅に軽減されて周波数特性の劣化が防止
される。
タＱ５・Ｑ６の差動接続回路とトランジスタＱ３・Ｑ４
の差動接続回路とで増幅されるので利得が高く、かつト
ランジスタＱ１・Ｃ２・Ｃ７・Ｃ８のベースが定電圧源
■Ｓより定電位に保たれているので、トランジスタＱ５
・Ｃ６・Ｃ３・Ｃ４のコレクタ電流変化に伴うコレクタ
電位の変化が抑圧され、その結果、トランジスタＱ５・
Ｃ６・Ｃ３・Ｃ４のコレクタ・ベース間寄生容量による
ミラー効果が大幅に軽減されて周波数特性の劣化が防止
される。
以上詳細に説明したように本発明のトランジスタ増幅器
は、第一の差動接続回路で入力電圧を差動増幅し、更に
第二の差動接続回路で差動増幅するので利得が高いとい
う効果があり、第三〜第六のベース接地増幅回路で第一
・第二の差動接続回路のミラー効果を軽減しているので
、周波数特性がよくなるという効果がある。
は、第一の差動接続回路で入力電圧を差動増幅し、更に
第二の差動接続回路で差動増幅するので利得が高いとい
う効果があり、第三〜第六のベース接地増幅回路で第一
・第二の差動接続回路のミラー効果を軽減しているので
、周波数特性がよくなるという効果がある。
第１図は本発明のトランジスタ増幅器の一実施例を示す
回路図、第２図および第３図はそれぞれ従来の技術によ
るトランジスタ増幅器の第一および第二の例を示す回路
図である。 Ｃ８１・Ｃ５２・・・定電流源、Ｑ１〜Ｑ８・・・トラ
ンジスタ、ＲＬｌ・ＲＬ２・・・抵抗、■Ｓ・・・定電
圧源。
回路図、第２図および第３図はそれぞれ従来の技術によ
るトランジスタ増幅器の第一および第二の例を示す回路
図である。 Ｃ８１・Ｃ５２・・・定電流源、Ｑ１〜Ｑ８・・・トラ
ンジスタ、ＲＬｌ・ＲＬ２・・・抵抗、■Ｓ・・・定電
圧源。
Claims (1)
- 【特許請求の範囲】 第一のトランジスタと第二のトランジスタとを備え、前
記第一のトランジスタのエミッタおよび前記第二のトラ
ンジスタのエミッタを直接第一の定電流源に、前記第一
のトランジスタのベースを第一の信号入力端子に、前記
第二のトランジスタのベースを第二の信号入力端子にそ
れぞれ接続した第一の差動接続回路と、 エミッタを前記第一のトランジスタのコレクタに接続し
、ベースを定電位に保った第三のトランジスタと、 エミッタを前記第二のトランジスタのコレクタに接続し
、ベースを定電位に保った第四のトランジスタと、 それぞれのエミッタを直接第二の定電流源に接続した第
五のおよび第六のトランジスタを備え、前記第五のトラ
ンジスタのベースを前記第三のトランジスタのエミッタ
に接続し、前記第六のトランジスタのベースを前記第四
のトランジスタのエミッタに接続した第二の差動接続回
路と、 エミッタを前記第五のトランジスタのコレクタに接続し
、コレクタを前記第四のトランジスタのコレクタに接続
し、ベースを定電位に保つた第七のトランジスタと、 エミッタを前記第六のトランジスタのコレクタに接続し
、コレクタを前記第二のトランジスタのコレクタに接続
し、ベースを定電位に保った第八のトランジスタと、 前記第三のトランジスタのコレクタに接続した第一の電
圧降下素子と前記第四のトランジスタのコレクタに接続
した第二の電圧降下素子とを具備し、前記第三のトラン
ジスタのコレクタを第一の信号出力端子に接続し、前記
第四のトランジスタのコレクタを第二の信号出力端子に
接続して成ることを特徴とするトランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582587A JP2504075B2 (ja) | 1987-10-09 | 1987-10-09 | トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582587A JP2504075B2 (ja) | 1987-10-09 | 1987-10-09 | トランジスタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0198307A true JPH0198307A (ja) | 1989-04-17 |
| JP2504075B2 JP2504075B2 (ja) | 1996-06-05 |
Family
ID=17284137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25582587A Expired - Lifetime JP2504075B2 (ja) | 1987-10-09 | 1987-10-09 | トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504075B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5152605A (en) * | 1991-01-22 | 1992-10-06 | Ushio Co., Ltd. | Apparatus for making cooled concrete |
| US5729176A (en) * | 1996-05-03 | 1998-03-17 | Motorola, Inc. | Linear differential gain stage |
| US7215194B2 (en) * | 2004-05-28 | 2007-05-08 | Cornell Research Foundation, Inc. | Extended bandwidth amplifier and oscillator using positive current feedback through inductive load |
-
1987
- 1987-10-09 JP JP25582587A patent/JP2504075B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5152605A (en) * | 1991-01-22 | 1992-10-06 | Ushio Co., Ltd. | Apparatus for making cooled concrete |
| US5729176A (en) * | 1996-05-03 | 1998-03-17 | Motorola, Inc. | Linear differential gain stage |
| US7215194B2 (en) * | 2004-05-28 | 2007-05-08 | Cornell Research Foundation, Inc. | Extended bandwidth amplifier and oscillator using positive current feedback through inductive load |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504075B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1133594A (en) | Common-emitter f.sub.t doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion | |
| US3444476A (en) | Direct coupled amplifier with feedback for d.c. error correction | |
| GB1529068A (en) | Differential amplifier circuit | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US4013973A (en) | Amplifier arrangement | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| JPH04196704A (ja) | 増幅回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPH071858Y2 (ja) | 演算増幅器 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0527282B2 (ja) | ||
| US4746877A (en) | Direct-coupled wideband amplifier | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0535613Y2 (ja) | ||
| JP4128283B2 (ja) | 差動増幅回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS641785Y2 (ja) | ||
| JPS6112109A (ja) | カレントミラ−回路 |