JPH03214962A - Drive method for solid-state image pickup device - Google Patents

Drive method for solid-state image pickup device

Info

Publication number
JPH03214962A
JPH03214962A JP2010405A JP1040590A JPH03214962A JP H03214962 A JPH03214962 A JP H03214962A JP 2010405 A JP2010405 A JP 2010405A JP 1040590 A JP1040590 A JP 1040590A JP H03214962 A JPH03214962 A JP H03214962A
Authority
JP
Japan
Prior art keywords
photosensitive element
signal
solid
scanning direction
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010405A
Other languages
Japanese (ja)
Other versions
JP3103086B2 (en
Inventor
Yoshihiro Hayakawa
早川 良広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP02010405A priority Critical patent/JP3103086B2/en
Publication of JPH03214962A publication Critical patent/JPH03214962A/en
Application granted granted Critical
Publication of JP3103086B2 publication Critical patent/JP3103086B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、光学的画像情報を電気的信号に変換する固体
撮像装置の駆動方法に係わり、特にカラー複写器の読取
り部等に好適な3ラインカラーイメージセンサの駆動方
法に関するものである。
Detailed Description of the Invention [Objective of the Invention] (Industrial Application Field) The present invention relates to a method for driving a solid-state imaging device that converts optical image information into an electrical signal, and particularly relates to a method for driving a solid-state imaging device that converts optical image information into an electrical signal. The present invention relates to a method for driving a 3-line color image sensor suitable for applications such as the following.

(従来の技術) 従来の固体撮像装置の駆動方法について、装置の構成を
示した第2図を用いて説明する。
(Prior Art) A conventional method for driving a solid-state imaging device will be described with reference to FIG. 2, which shows the configuration of the device.

固体撮像素子(以下、CCDと称する)か縦方向(副走
査方向)に三列(CCDI〜3)配列され、それぞれの
感光素子列1〜3は、原色あるいは補色の色フィルタで
覆われている。そしてCCDIを例にとると、感光素子
列1において電荷か積分される時間を制御するシフトゲ
ート4が感光素子列1の両側に隣接され、このシフトゲ
ート4の両側に、感光素子列1から転送されてきた信号
電荷を順次転送していくアナログシフトレジスタ7及び
8が隣接されている。アナログシフトレジスタ7は、感
光素子列1の奇数画素の信号電荷を転送し、アナログシ
フトレジスタ8は、感光素子列1の偶数画素の信号電荷
を転送する。そして転送されてきた信号電荷は、アナロ
グシフトレジスタ7及び8の左端に配設された出力回路
13及び14によって、電圧信号に変換されて、装置外
部へ出力される。
Solid-state imaging devices (hereinafter referred to as CCDs) are arranged in three rows (CCDI~3) in the vertical direction (sub-scanning direction), and each photosensitive element row 1-3 is covered with a color filter of a primary color or complementary color. . Taking CCDI as an example, shift gates 4 that control the time during which charges are integrated in the photosensitive element array 1 are adjacent to both sides of the photosensitive element array 1. Analog shift registers 7 and 8 are adjacent to each other and sequentially transfer the received signal charges. The analog shift register 7 transfers signal charges of odd-numbered pixels of the photosensitive element column 1, and the analog shift register 8 transfers signal charges of even-numbered pixels of the photosensitive element column 1. The transferred signal charges are converted into voltage signals by output circuits 13 and 14 arranged at the left ends of analog shift registers 7 and 8, and output to the outside of the device.

このような構成を有した固体撮像装置を用いて、光学系
の走査速度を変えて無段階に拡大、縮小の読取りを行う
場合には、各CCDI〜3の積分時間を同一に設定して
動作させたのでは、各CCD1〜3間で原稿面上での読
取り位置に相違が生じる。この結果、副走査方向に画像
ずれ、あるいは色ずれが発生することになる。このよう
な現象を防止するには、各CCDI〜3の積分時間を可
変にする必要がある。
When using a solid-state imaging device with such a configuration to perform stepless enlargement and reduction reading by changing the scanning speed of the optical system, it is necessary to set the integration time of each CCDI to 3 to be the same. In this case, the reading positions on the document surface differ between each of the CCDs 1 to 3. As a result, image shift or color shift occurs in the sub-scanning direction. To prevent such a phenomenon, it is necessary to make the integration time of each CCDI~3 variable.

各CCDI〜3毎に、積分時間を可変にする従来の駆動
パルスを第3図に示す。サンプリングを行うべく、横方
向(主走査方向)に同期をとるための主走査同期信号Φ
SH1〜3のパルス幅は、各アナログシフトレジスタ7
〜12を駆動する2相転送クロツクΦIA1〜3、及び
Φ2A1〜3(数MHz以上)に比較して十分に広くな
っている。また主走査同期信号ΦSHI〜3が発生して
いる期間中は、2相転送クロックΦIAI〜3はハイレ
ベルに、Φ2A1〜3はロウレベルに固定されている必
要がある。従って、主走査同期信号ΦSHI〜3の発生
期間中は、それぞれの2相転送クロックΦIA1〜3、
及びΦ2A1〜3は、いずれも停止状態となって、2相
転送クロックΦIA1〜3、及びΦ2A1〜3には非連
続部分か存在する。このような駆動パルスを用いること
により、拡大、縮小に対応することが可能となる。
FIG. 3 shows conventional drive pulses that vary the integration time for each CCDI to 3. Main scanning synchronization signal Φ to synchronize in the horizontal direction (main scanning direction) for sampling
The pulse width of SH1 to SH3 is determined by each analog shift register 7.
It is sufficiently wide compared to the two-phase transfer clocks ΦIA1-3 and Φ2A1-3 (several MHz or more) that drive the clocks ΦIA1-12. Furthermore, during the period in which the main scanning synchronization signals ΦSHI-3 are being generated, the two-phase transfer clocks ΦIAI-3 need to be fixed at a high level, and the two-phase transfer clocks Φ2A1-3 need to be fixed at a low level. Therefore, during the generation period of the main scanning synchronization signals ΦSHI~3, the respective two-phase transfer clocks ΦIA1~3,
and Φ2A1-3 are all in a stopped state, and there are discontinuous portions in the two-phase transfer clocks ΦIA1-3 and Φ2A1-3. By using such drive pulses, it becomes possible to cope with enlargement and reduction.

(発明が解決しようとする課題) しかし積分時間を可変にすると、各CCDI〜3の2相
転送クロックΦIA1〜3、2A1〜3において、不連
続部分が発生する期間が第3図のようにずれてくる。こ
れにより、例えばCCDIの2相転送クロックΦIAI
、2AIの不連続部分が、他のCCD2及び3の出力信
号OS2〜3にクロストークをもたらすことになる。
(Problem to be solved by the invention) However, if the integration time is made variable, the periods in which discontinuous portions occur in the two-phase transfer clocks ΦIA1-3, 2A1-3 of each CCDI-3 will shift as shown in Figure 3. It's coming. As a result, for example, the CCDI two-phase transfer clock ΦIAI
, 2AI will cause crosstalk to the output signals OS2-3 of the other CCDs 2 and 3.

この夕ロストークは、近接したCCD間で相互に不連続
なクロックパルスが飛び込んで来ることにより発生する
。これにより、第3図のように各々の出力信号OS1〜
3に、一定量のオフセット信号として重畳されることに
なる。この結果、黒レベル信号は部分的に値が異なって
しまい、この状態でプリント等の画像出力を行うと、す
じやむら等の画質劣化が生じる。
This evening losstalk is caused by discontinuous clock pulses arriving between adjacent CCDs. As a result, each output signal OS1 to
3 as a fixed amount of offset signal. As a result, the values of the black level signal partially differ, and when an image is outputted, such as by printing, in this state, image quality deterioration such as streaks and unevenness occurs.

従来は、このような事態を回避するため、黒レベル信号
の値を補正していた。ところがこのためには、クロスト
ークが発生した部分と他の部分とを分離し、それぞれの
部分に対応した黒レベル補正信号を生成し、画像信号を
読み取る段階で各々の部分を別々に補正しなければなら
ない。この結果、回路構成や演算処理工程が複雑化し、
装置の大型化やコストの増大を招くという問題があった
Conventionally, in order to avoid such a situation, the value of the black level signal has been corrected. However, in order to do this, it is necessary to separate the area where crosstalk has occurred from other areas, generate a black level correction signal corresponding to each area, and correct each area separately at the stage of reading the image signal. Must be. As a result, the circuit configuration and arithmetic processing process become more complicated.
There is a problem in that the device becomes larger and the cost increases.

本発明は上記事情に鑑みてなされたもので、積分時間を
可変にした場合に各々のCCD間でクロストークが発生
するのを防止し、出力信号に補正を加えなくとも画質の
劣化を防止し得る固体撮像装置の駆動方法を提供するこ
とを目的とする。
The present invention has been made in view of the above circumstances, and it is possible to prevent crosstalk from occurring between each CCD when the integration time is made variable, and to prevent deterioration of image quality without adding correction to the output signal. An object of the present invention is to provide a method for driving a solid-state imaging device.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 本発明は、入射光量に応じて信号電荷を発生する複数の
感光素子が主査方向に配列された感光素子列が副走査方
向に三列配置され、感光素子列のそれぞれの上面が色フ
ィルタで覆われ、感光素子列のそれぞれが発生する信号
電荷の積分時間を制御するシフトゲートが感光素子のそ
れぞれに隣接され、発生された信号電荷を順次転送する
アナログシフトレジスタがシフトゲートのそれぞれに隣
接され、転送された信号電荷を電圧信号として外部に出
力する出力回路が前記アナログシフトレジスタのそれぞ
れに隣接された固体撮像装置を駆動する方法であって、
シフトゲートが制御する積分時間が感光素子列毎に異な
る場合に、主走査方向に同期させる信号の発生期間のず
れが電圧信号への干渉となるのを防止すべく、アナログ
シフトレジスタを全て同期したパルスを用いて駆動する
ことを特徴としている。
(Means for Solving the Problems) The present invention has three photosensitive element rows arranged in the sub-scanning direction in which a plurality of photosensitive elements that generate signal charges according to the amount of incident light are arranged in the main scanning direction. The upper surface of each of the photosensitive elements is covered with a color filter, and a shift gate that controls the integration time of the signal charge generated by each of the photosensitive element rows is adjacent to each of the photosensitive elements, and an analog shift register that sequentially transfers the generated signal charge. is adjacent to each of the shift gates, and an output circuit that outputs the transferred signal charge to the outside as a voltage signal is adjacent to each of the analog shift registers.
When the integration time controlled by the shift gate differs for each photosensitive element row, all analog shift registers are synchronized to prevent the difference in the generation period of the signal synchronized in the main scanning direction from interfering with the voltage signal. It is characterized by being driven using pulses.

(作 用) 三列の感光素子列における信号電荷の積分時間が異なる
場合には、主走査方向に同期させる信号の発生期間がず
れるが、アナログシフトレジスタを全て同期したパルス
で駆動することにより、各々の出力回路から出力される
電圧信号への干渉が起こらず、黒レベル信号の補正を行
わなくとも画質の劣化が防止される。
(Function) If the integration times of the signal charges in the three photosensitive element rows are different, the generation period of the signal synchronized in the main scanning direction will be shifted, but by driving all the analog shift registers with synchronized pulses, Interference with the voltage signals output from each output circuit does not occur, and deterioration of image quality is prevented even without correction of the black level signal.

(実施例) 以下、本発明の一実施例による固体撮像装置の駆動方法
について、図面を参照して説明する。
(Example) Hereinafter, a method for driving a solid-state imaging device according to an example of the present invention will be described with reference to the drawings.

第1図に、本実施例で用いる駆動用パルスのタイミング
チャートを示す。本実施例では、第3図に示された従来
の場合と異なり、2相転送クロックΦIA1〜3、及び
Φ2A1〜3として全て同期されたものを用いる。
FIG. 1 shows a timing chart of driving pulses used in this embodiment. In this embodiment, unlike the conventional case shown in FIG. 3, synchronized two-phase transfer clocks ΦIA1-3 and Φ2A1-3 are used.

ここで、主走査同期信号ΦSH1〜3のパルス幅は、2
相転送クロックΦIA1〜3,Φ2A1〜3に比して十
分に広く、またこの主走査同期信号ΦSHI〜3が発生
している期間中は、2相転送クロックΦIA1〜3はハ
イレベルに、Φ2A1〜3はロウレベルに固定して停止
状態とする点は、従来と同様である。
Here, the pulse width of main scanning synchronization signals ΦSH1 to ΦSH3 is 2
It is sufficiently wide compared to the phase transfer clocks ΦIA1-3, Φ2A1-3, and during the period when this main scanning synchronization signal ΦSHI-3 is generated, the two-phase transfer clocks ΦIA1-3 are at high level, and the two-phase transfer clocks Φ2A1-3 are at a high level. 3 is fixed at a low level to be in a stopped state, which is the same as in the conventional case.

このような条件を満たし、かっ2相転送クロックΦIA
1〜3、及びΦ2A1〜3を全て同期するために、主走
査同期信号ΦSHI〜3のうちいずれか一つが発生して
いる期間中は、全ての2相転送クロックを停止状態とす
る。例えば主走査同期信号ΦSHIが発生している場合
には、同じCCDIに関する2相転送クロックΦIA1
,Φ2A1のみならず、他の2相転送ク・ロックΦIA
2〜3,及びΦ2A2〜3も同時に停止状態にする。
A two-phase transfer clock ΦIA that satisfies these conditions
In order to synchronize all of the signals 1 to 3 and Φ2A1 to 3, all two-phase transfer clocks are stopped during a period when any one of the main scanning synchronization signals ΦSHI to 3 is generated. For example, when the main scanning synchronization signal ΦSHI is generated, the two-phase transfer clock ΦIA1 related to the same CCDI
, Φ2A1 as well as other two-phase transfer clocks ΦIA
2 to 3 and Φ2A2 to 3 are also stopped at the same time.

このようなパルスを用いて駆動することにより、不連続
部分は全て同じ時期に発生するため、クロストークの発
生を防止することが可能となる。これにより、出力信号
OS1〜3には第3図のようなオフセット信号が重畳さ
れることがない。このため黒レベル信号も全て値が一致
し、従来必要としていたような補正を行わなくとも画質
劣化を招くことがない。これにより、回路構成や演算の
処理工程の複雑化を防ぐことができる。
By driving using such pulses, all discontinuous portions occur at the same time, making it possible to prevent crosstalk from occurring. As a result, an offset signal as shown in FIG. 3 is not superimposed on the output signals OS1 to OS3. Therefore, the black level signals all have the same value, and image quality does not deteriorate even if the correction required in the past is not performed. Thereby, it is possible to prevent the circuit configuration and the calculation process from becoming complicated.

また本来必要でない部分まで停止状態とするため、その
期間中、信号を出力させる期間が長くはなるか、タイミ
ングとしては他の連続的な部分と全く変わらないため、
不都合は生じない。
Also, since parts that are not originally needed are stopped, the period during which the signal is output will be longer, or the timing will be the same as other continuous parts.
No inconvenience will occur.

上述した実施例は一例であって、本発明を限定するもの
ではない。例えば、第1図に示された駆動用パルスの各
波形は、必ずしもこれと全て一致している必要はなく、
アナログシフトレジスタを駆動する転送クロックが同期
していればよい。
The embodiments described above are merely examples and do not limit the present invention. For example, the waveforms of the driving pulses shown in FIG. 1 do not necessarily all match;
It is sufficient that the transfer clocks that drive the analog shift registers are synchronized.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、三列の感光素子列におけ
る信号電荷の積分時間が異なり、主走査方向に同期させ
る信号の発生期間にずれが生じた場合にも、アナログシ
フトレジスタを全て同期したパルスで駆動するため、出
力電圧信号への干渉が起こらず、回路構成や演算処理の
複雑化を招く黒レベル信号の補正処理を行わなくとも画
質の劣化を防止することができ、装置の小型化、コスト
低減を達成することができる。
As explained above, the present invention can synchronize all analog shift registers even when the integration times of signal charges in three rows of photosensitive element rows are different and there is a shift in the generation period of the signal to be synchronized in the main scanning direction. Since it is driven by pulses, there is no interference with the output voltage signal, and it is possible to prevent deterioration of image quality without having to correct the black level signal, which complicates the circuit configuration and calculation processing, making the device more compact. , cost reduction can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による固体撮像装置の駆動方
法で用いる駆動用パルスを示したタイミングチャート、
第2図は本実施例を適用することができる固体撮像装置
の構成を示した回路構成図、第3図は従来の固体撮像装
置の駆動方法で用いる駆動用パルスを示したタイミング
チャートである。 1,2.3・・・感光素子列、4・・・シフトゲート(
感光素子列1用)、5・・・シフトゲート(感光素子列
2用)、6・・・シフトゲート(感光素子列3用)、7
・・・アナログシフトレジスタ(感光素子列1の奇数画
素用)、8・・・アナログシフトレジスタ(感光素子列
1の偶数画素用)、9・・・アナログシフトレジスタ(
感光素子列2の奇数画素用)、10・・・アナログシフ
トレジスタ(感光素子列2の偶数画素用)、11・・・
アナログシフトレジスタ(感光素子列3の奇数画素用)
、12・・・アナログシフトレジスタ(感光素子列3の
偶数画素用)、13・・・出力回路(感光素子列1の奇
数画素用)、14・・・出力回路(感光素子列1の偶数
画素用)、15・・・出力回路(感光素子列2の奇数画
素用)、16・・・出力回路(感光素子列2の偶数画素
用)、17・・・出力回路(感光素子列3の奇数画素用
)、18・・・出力回路(感光素子列3の偶数画素用)
FIG. 1 is a timing chart showing driving pulses used in a method for driving a solid-state imaging device according to an embodiment of the present invention;
FIG. 2 is a circuit configuration diagram showing the configuration of a solid-state imaging device to which this embodiment can be applied, and FIG. 3 is a timing chart showing driving pulses used in a conventional method for driving a solid-state imaging device. 1, 2.3...Photosensitive element row, 4...Shift gate (
Shift gate (for photosensitive element row 1), 5... Shift gate (for photosensitive element row 2), 6... Shift gate (for photosensitive element row 3), 7
... Analog shift register (for odd-numbered pixels in photosensitive element row 1), 8... Analog shift register (for even-numbered pixels in photosensitive element row 1), 9... Analog shift register (
(for odd-numbered pixels in photosensitive element row 2), 10... analog shift register (for even-numbered pixels in photosensitive element row 2), 11...
Analog shift register (for odd-numbered pixels in photosensitive element row 3)
, 12... Analog shift register (for even-numbered pixels in photosensitive element row 3), 13... Output circuit (for odd-numbered pixels in photosensitive element row 1), 14... Output circuit (for even-numbered pixels in photosensitive element row 1) ), 15... Output circuit (for odd-numbered pixels in photosensitive element row 2), 16... Output circuit (for even-numbered pixels in photosensitive element row 2), 17... Output circuit (for odd-numbered pixels in photosensitive element row 3) (for pixels), 18...output circuit (for even-numbered pixels in photosensitive element row 3)
.

Claims (1)

【特許請求の範囲】 入射光量に応じて信号電荷を発生する複数の感光素子が
主査方向に配列された感光素子列が、副走査方向に三列
配置され、 前記感光素子列のそれぞれの上面が色フィルタで覆われ
、 前記感光素子列のそれぞれが発生する信号電荷の積分時
間を制御するシフトゲートが前記感光素子のそれぞれに
隣接され、 発生された前記信号電荷を順次転送するアナログシフト
レジスタが前記シフトゲートのそれぞれに隣接され、 転送された前記信号電荷を電圧信号として外部に出力す
る出力回路が前記アナログシフトレジスタのそれぞれに
隣接された固体撮像装置を駆動する方法において、 前記シフトゲートが制御する積分時間が前記感光素子列
毎に異なる場合に、主走査方向に同期させる信号の発生
期間のずれが前記電圧信号への干渉となるのを防止すべ
く、前記アナログシフトレジスタを全て同期したパルス
を用いて駆動することを特徴とする固体撮像装置の駆動
方法。
[Scope of Claims] Three rows of photosensitive elements are arranged in the main scanning direction in which a plurality of photosensitive elements that generate signal charges according to the amount of incident light are arranged in the sub-scanning direction, and the upper surface of each of the photosensitive element rows is arranged in three rows in the sub-scanning direction. A shift gate covered with a color filter and controlling an integration time of signal charges generated by each of the photosensitive element arrays is adjacent to each of the photosensitive elements, and an analog shift register that sequentially transfers the generated signal charges is arranged between the photosensitive element arrays. A method for driving a solid-state imaging device adjacent to each of the analog shift registers, wherein an output circuit that is adjacent to each of the shift gates and outputs the transferred signal charge to the outside as a voltage signal is controlled by the shift gate. When the integration time is different for each of the photosensitive element rows, in order to prevent a difference in the generation period of the signal for synchronizing in the main scanning direction from interfering with the voltage signal, all the analog shift registers are synchronized with pulses. 1. A method for driving a solid-state imaging device, characterized by driving the solid-state imaging device using the following method.
JP02010405A 1990-01-19 1990-01-19 Driving method of solid-state imaging device Expired - Fee Related JP3103086B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02010405A JP3103086B2 (en) 1990-01-19 1990-01-19 Driving method of solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02010405A JP3103086B2 (en) 1990-01-19 1990-01-19 Driving method of solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH03214962A true JPH03214962A (en) 1991-09-20
JP3103086B2 JP3103086B2 (en) 2000-10-23

Family

ID=11749232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02010405A Expired - Fee Related JP3103086B2 (en) 1990-01-19 1990-01-19 Driving method of solid-state imaging device

Country Status (1)

Country Link
JP (1) JP3103086B2 (en)

Also Published As

Publication number Publication date
JP3103086B2 (en) 2000-10-23

Similar Documents

Publication Publication Date Title
US7893982B2 (en) Solid-state image sensing device
JPH01101061A (en) Picture reader
US5801850A (en) Linear sensor having a plurality of sensor rows
US5198906A (en) Defective pixel compensation with memory using interpolation via plural sample-and-hold circuits
US6118481A (en) Solid state image pick-up device and image pick-up apparatus
JPH09163100A (en) Image reading device, linear sensor used therefor, and driving method thereof
US6002497A (en) Three-line linear sensor
US6473125B1 (en) Solid-state imaging device with shutter operation in sync with signal charge reset and method of driving same
US6169576B1 (en) Solid state image sensing device having variable resolution and color linear image sensor having variable resolution and control method thereof
JP3057534B2 (en) Linear sensor and driving method thereof
US5973736A (en) Color linear sensor
JPH03214962A (en) Drive method for solid-state image pickup device
JP3155877B2 (en) Solid-state imaging device and charge transfer method thereof
EP0705028B1 (en) Method of driving solid-state image pickup apparatus
JP3792956B2 (en) Image input device and image input system using the same
JPH09205520A (en) 3-line linear sensor
EP0776123B1 (en) Three-line linear sensor
JP2660594B2 (en) Electronic still camera
JP2652256B2 (en) High-definition still image camera system
JPH11164087A (en) Solid-state imaging device and driving method thereof
JP3124474B2 (en) Driving method of solid-state imaging device
JP3481822B2 (en) Solid-state imaging device and color linear image sensor
JPH10327293A (en) Picture reader
JP2773462B2 (en) Signal processing circuit of charge-coupled device
JPH0888728A (en) Ccd image sensor driver

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees