JPH03214972A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH03214972A JPH03214972A JP2009912A JP991290A JPH03214972A JP H03214972 A JPH03214972 A JP H03214972A JP 2009912 A JP2009912 A JP 2009912A JP 991290 A JP991290 A JP 991290A JP H03214972 A JPH03214972 A JP H03214972A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- signal processing
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像入力信号をディジタル信号処理する際に
クランプレベルの変動による色ずれを少なくする映像信
号処理装置に関するものである．従来の技術 近年、テレビジョン受像機やビデオテープレコーダは、
ディジタル信号処理を利用した付加機能を持つことが定
着している．これらの機能は映像入力信号をＡ／Ｄ変換
することによって行われる．映像入力信号をＡ／Ｄ変換
するときは、第２図（ａ）に示すように、入力信号がＡ
／Ｄ変換のダイナミックレンジ内に入るように、クラン
プ回路１にて映像入力信号の同期先端部の直流電位を一
定にした後に、Ａ／Ｄ変換回路２を経て基準ＤＣレベル
設定回路８において、ＤＣレベルを設定し、ディジタル
処理を行い各種機能を実現している．これらの機能の中
で、たとえば、ディスプレイ上に２画面を出力するピク
チャーインピクチャーなどの処理では、ディジタル処理
する部分とディジタル処理しない部分とに分けられ、前
者は第２図（ａ）に示すように入力信号がＡ／Ｄ変換回
路２のダイナミックレンジ内に入るようにクランプ回路
１にて映像入力信号の同期信号先端部の直流電位を一定
にした後に、Ａ／Ｄ変換回路を経てＤＣレベルを設定し
、ディジタル処理を行い、後者は第２図（ｂ）に示すよ
うに、Ａ／Ｄ変換回路を介さずに設計時に決定した基準
ＤＣレベルを基準ＤＣレベル固定回路９に設定し、その
ＤＣレベルを用いて各種機能を実現していた． 発明が解決しようとする課題 上記したディジタル信号処理の場合、大画面静止などの
ようにディスプレイ上に現われる全ての映像信号がＡ／
Ｄ変換回路２を介して処理されるときには、何ら問題を
生じないが、ピクチャーインピクチャーなどの機能の場
合に、第３図に見られるように、Ａ／Ｄ変換回路の基準
ＤＣレベルでディジタル処理された子画面Ｂ部分の１領
域と、Ａ／Ｄ変換回路を介さずに基準ＤＣレベルを固定
した値を使用した処珊した親画面Ａ部分のｈ領域との間
で、Ａ／Ｄ変換回路の基準ＤＣレベルの変動などの原因
により色ずれを起す可能性がある．本発明は、上記問題
を解決するもので、ディジタル処理の機能を含む映像処
理において、常に映像画面に色ずれのない映像信号処理
装！を提供することを目的とするものである． 課組を解決するための手段 この目的を達成するため、本発明の映像信号処理装置は
、Ａ／Ｄ変換回路からの基準ＤＣレベルの数Ｈ分の平均
を演算し出力する回路と、その結果とＡ／Ｄ変換回路か
らの基準ＤＣレベルのリアルタイム出力を比較する比較
演算回路とを設け、その差分が大きいときには基準ＤＣ
レベルの平均値出力をたとえば第３図のｌ領域の基準Ｄ
Ｃレベルとして設定し、差分が小さいときにはＡ／Ｄ変
換回路からのリアルタイム出力を同様にたとえば第３図
のｌ領域の基準ＤＣレベルとして設定するように構成し
たものである． 作用 この構成により、Ａ／Ｄ変換回路で設定されている基準
ＤＣレベルが電源電圧変動などの原因によりレベル変動
しても、内部回路により基準ＤＣレベルの平均値出力を
基準ＤＣレベルとして設定し、ｌ領域の基準ＤＣレベル
が大きく変動することを防ぎ、これにより第３図のｈ領
域とｉ領域のＤＣレベルの段差ｊは相対的に小さくなり
、安定した基準ＤＣレベルが得られ、クランプレベルの
変動によるｈ領域とｌ領域の色ずれを軽減させることが
可能となる． 実施例 以下、本発明の一実施例について図面を参照しながら説
明する． 第１図は本発明の一実施例の映像信号処理装置のブロッ
ク図である．第１図において、１，２は従来例と同じク
ランプ回路、Ａ／Ｄ変換回路である．３はＡ／Ｄ変換回
路２より出力されるｎビ・ｙトの基準ＤＣレベルをクラ
ンプレベル設定ノくルスのタイミングで取り込み、数Ｈ
分あるいはフィールド単位で演算し、基準ＤＣレベルの
平均値を出力する基準ＤＣレベル平均化回路である．４
は基準ＤＣレベル平均化回路３からのｎビット基準ＤＣ
レベルデータをクランプレベル設定パルスのタイミング
で取り込む第１レジスタ回路である．５はＡ／Ｄ変換回
路２より出力されるｎビットのリアルタイムな基準ＤＣ
レベルをクランプレベル設定タイミングで取り込む第２
レジスタ回路である．６は第１レジスタ回路４よりの基
準ＤＣレベル平均値ｎビットと第２レジスタ回路５より
のリアルタイムな基準ＤＣレベルｎビットを受け取り、
対応する各ビットを比較し、最下位ビット（ＬＳＢ）が
興なったときに次段のセレクタ回路７の入力に第２レジ
スタ回路４からの出力のみが受け入れ可能となるように
セレクタ端子を制御する比較演算回路である．この比戟
演算回路６において第１レジスタ４および第２レジスタ
回路５からの出力が同じであることを検出した場合には
、第２レジスタ回路５からの出力のみをセレクタ回路７
に受け入れ可能とする．このように、セレクタ回路７は
比較演算回路６からの出力信号により制御されて、第１
レジスタ回路４よりの出力か、あるいは第２レジスタ回
路５よりの出力かを選択する．８はセレクタ回路７より
のｎビット基準ＤＣレベルデータを第３図のｉ領域での
処理において、設定する基準ＤＣレベル設定回路である
． 第１図において、ａはデータ取り込みパルス、ｂはデー
タリセットパルス、Ｃは平均化されたＤＣレベルデータ
、ｄはＡ／Ｄ変換回路からのＤＣデータ、ｅはデータ比
較結果に依存したセレクタ回路制御パルス、ｆは安定化
されたＤＣレベルデータである． このような構成において、Ａ／Ｄ変換回路２で設定され
ている基準ＤＣレベルが電源電圧変動などの原因により
、レベル変動しても、基準ＤＣレベル平均化回路３の平
均値出力が基準ＤＣレベルとして設定されるため、第３
図における親画面Ａのｈａ域と子画面のｌ領域のＤＣレ
ベルの段差ｊは相対的に小さくなり、安定した基準ＤＣ
レベルが得られ、ｈ領域と１領域の色ずれは軽減され、
デイジタル信号処理を行う上において、クランプレベル
が変動しても常に色ずれのない映像を得ることが可能と
なる． 発明の効果 以上のように、本発明によれば、従来のクラング回路Ａ
／Ｄ変換回路、基準ＤＣレベル設定回路に極めて簡単な
回路を追加することで、ディジタル信号処理時における
基準ＤＣレベルを常に安定に保つことができ、クランプ
レベルが変動しても常に色ずれのない映像を得ることが
できる．
クランプレベルの変動による色ずれを少なくする映像信
号処理装置に関するものである．従来の技術 近年、テレビジョン受像機やビデオテープレコーダは、
ディジタル信号処理を利用した付加機能を持つことが定
着している．これらの機能は映像入力信号をＡ／Ｄ変換
することによって行われる．映像入力信号をＡ／Ｄ変換
するときは、第２図（ａ）に示すように、入力信号がＡ
／Ｄ変換のダイナミックレンジ内に入るように、クラン
プ回路１にて映像入力信号の同期先端部の直流電位を一
定にした後に、Ａ／Ｄ変換回路２を経て基準ＤＣレベル
設定回路８において、ＤＣレベルを設定し、ディジタル
処理を行い各種機能を実現している．これらの機能の中
で、たとえば、ディスプレイ上に２画面を出力するピク
チャーインピクチャーなどの処理では、ディジタル処理
する部分とディジタル処理しない部分とに分けられ、前
者は第２図（ａ）に示すように入力信号がＡ／Ｄ変換回
路２のダイナミックレンジ内に入るようにクランプ回路
１にて映像入力信号の同期信号先端部の直流電位を一定
にした後に、Ａ／Ｄ変換回路を経てＤＣレベルを設定し
、ディジタル処理を行い、後者は第２図（ｂ）に示すよ
うに、Ａ／Ｄ変換回路を介さずに設計時に決定した基準
ＤＣレベルを基準ＤＣレベル固定回路９に設定し、その
ＤＣレベルを用いて各種機能を実現していた． 発明が解決しようとする課題 上記したディジタル信号処理の場合、大画面静止などの
ようにディスプレイ上に現われる全ての映像信号がＡ／
Ｄ変換回路２を介して処理されるときには、何ら問題を
生じないが、ピクチャーインピクチャーなどの機能の場
合に、第３図に見られるように、Ａ／Ｄ変換回路の基準
ＤＣレベルでディジタル処理された子画面Ｂ部分の１領
域と、Ａ／Ｄ変換回路を介さずに基準ＤＣレベルを固定
した値を使用した処珊した親画面Ａ部分のｈ領域との間
で、Ａ／Ｄ変換回路の基準ＤＣレベルの変動などの原因
により色ずれを起す可能性がある．本発明は、上記問題
を解決するもので、ディジタル処理の機能を含む映像処
理において、常に映像画面に色ずれのない映像信号処理
装！を提供することを目的とするものである． 課組を解決するための手段 この目的を達成するため、本発明の映像信号処理装置は
、Ａ／Ｄ変換回路からの基準ＤＣレベルの数Ｈ分の平均
を演算し出力する回路と、その結果とＡ／Ｄ変換回路か
らの基準ＤＣレベルのリアルタイム出力を比較する比較
演算回路とを設け、その差分が大きいときには基準ＤＣ
レベルの平均値出力をたとえば第３図のｌ領域の基準Ｄ
Ｃレベルとして設定し、差分が小さいときにはＡ／Ｄ変
換回路からのリアルタイム出力を同様にたとえば第３図
のｌ領域の基準ＤＣレベルとして設定するように構成し
たものである． 作用 この構成により、Ａ／Ｄ変換回路で設定されている基準
ＤＣレベルが電源電圧変動などの原因によりレベル変動
しても、内部回路により基準ＤＣレベルの平均値出力を
基準ＤＣレベルとして設定し、ｌ領域の基準ＤＣレベル
が大きく変動することを防ぎ、これにより第３図のｈ領
域とｉ領域のＤＣレベルの段差ｊは相対的に小さくなり
、安定した基準ＤＣレベルが得られ、クランプレベルの
変動によるｈ領域とｌ領域の色ずれを軽減させることが
可能となる． 実施例 以下、本発明の一実施例について図面を参照しながら説
明する． 第１図は本発明の一実施例の映像信号処理装置のブロッ
ク図である．第１図において、１，２は従来例と同じク
ランプ回路、Ａ／Ｄ変換回路である．３はＡ／Ｄ変換回
路２より出力されるｎビ・ｙトの基準ＤＣレベルをクラ
ンプレベル設定ノくルスのタイミングで取り込み、数Ｈ
分あるいはフィールド単位で演算し、基準ＤＣレベルの
平均値を出力する基準ＤＣレベル平均化回路である．４
は基準ＤＣレベル平均化回路３からのｎビット基準ＤＣ
レベルデータをクランプレベル設定パルスのタイミング
で取り込む第１レジスタ回路である．５はＡ／Ｄ変換回
路２より出力されるｎビットのリアルタイムな基準ＤＣ
レベルをクランプレベル設定タイミングで取り込む第２
レジスタ回路である．６は第１レジスタ回路４よりの基
準ＤＣレベル平均値ｎビットと第２レジスタ回路５より
のリアルタイムな基準ＤＣレベルｎビットを受け取り、
対応する各ビットを比較し、最下位ビット（ＬＳＢ）が
興なったときに次段のセレクタ回路７の入力に第２レジ
スタ回路４からの出力のみが受け入れ可能となるように
セレクタ端子を制御する比較演算回路である．この比戟
演算回路６において第１レジスタ４および第２レジスタ
回路５からの出力が同じであることを検出した場合には
、第２レジスタ回路５からの出力のみをセレクタ回路７
に受け入れ可能とする．このように、セレクタ回路７は
比較演算回路６からの出力信号により制御されて、第１
レジスタ回路４よりの出力か、あるいは第２レジスタ回
路５よりの出力かを選択する．８はセレクタ回路７より
のｎビット基準ＤＣレベルデータを第３図のｉ領域での
処理において、設定する基準ＤＣレベル設定回路である
． 第１図において、ａはデータ取り込みパルス、ｂはデー
タリセットパルス、Ｃは平均化されたＤＣレベルデータ
、ｄはＡ／Ｄ変換回路からのＤＣデータ、ｅはデータ比
較結果に依存したセレクタ回路制御パルス、ｆは安定化
されたＤＣレベルデータである． このような構成において、Ａ／Ｄ変換回路２で設定され
ている基準ＤＣレベルが電源電圧変動などの原因により
、レベル変動しても、基準ＤＣレベル平均化回路３の平
均値出力が基準ＤＣレベルとして設定されるため、第３
図における親画面Ａのｈａ域と子画面のｌ領域のＤＣレ
ベルの段差ｊは相対的に小さくなり、安定した基準ＤＣ
レベルが得られ、ｈ領域と１領域の色ずれは軽減され、
デイジタル信号処理を行う上において、クランプレベル
が変動しても常に色ずれのない映像を得ることが可能と
なる． 発明の効果 以上のように、本発明によれば、従来のクラング回路Ａ
／Ｄ変換回路、基準ＤＣレベル設定回路に極めて簡単な
回路を追加することで、ディジタル信号処理時における
基準ＤＣレベルを常に安定に保つことができ、クランプ
レベルが変動しても常に色ずれのない映像を得ることが
できる．
第１図は本発明の一実施例の映像信号処理装置のブロッ
ク図、第２図（ａＨｂ）はそれぞれ従来のクランプレベ
ル設定装置のブロック図、第３図（ａ）（ｂ）はディジ
タル信号処理を行った場合の色ずれを説明するための平
面図および水平方肉ｋの断面図である．
ク図、第２図（ａＨｂ）はそれぞれ従来のクランプレベ
ル設定装置のブロック図、第３図（ａ）（ｂ）はディジ
タル信号処理を行った場合の色ずれを説明するための平
面図および水平方肉ｋの断面図である．
Claims (1)
- １、映像入力信号の直流再生を行うクランプ回路の出力
が入力されるＡ／Ｄ変換回路と、このＡ／Ｄ変換回路の
出力をクランプレベル設定パルスのタイミングで取り込
む基準ＤＣレベル平均化回路と、前記基準ＤＣレベル平
均化回路の出力をクランプレベル設定パルスのタイミン
グで取り込む第１のレジスタ回路と、前記Ａ／Ｄ変換回
路の出力をクランプレベル設定パルスのタイミングで取
り込む第２のレジスタ回路と、前記第１および第２のレ
ジスタ回路の出力を入力としデータ比較を行う比較演算
回路と、前記第１および第２のレジスタ回路の出力を入
力とし前記比較演算回路の出力結果によりいずれかの出
力を選択可能なセレクタ回路と、前記セレクタ回路の出
力を入力としてクランプレベルを設定する回路とを備え
た映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009912A JPH03214972A (ja) | 1990-01-19 | 1990-01-19 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009912A JPH03214972A (ja) | 1990-01-19 | 1990-01-19 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214972A true JPH03214972A (ja) | 1991-09-20 |
Family
ID=11733319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009912A Pending JPH03214972A (ja) | 1990-01-19 | 1990-01-19 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214972A (ja) |
-
1990
- 1990-01-19 JP JP2009912A patent/JPH03214972A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047927B2 (ja) | 映像信号クランプ回路 | |
| CA2036100C (en) | Gradation correcting apparatus | |
| JPS60247379A (ja) | 映像信号ａ／ｄ変換回路 | |
| JPH0477513B2 (ja) | ||
| JPS6365719A (ja) | 映像信号処理装置 | |
| KR960005118B1 (ko) | 비디오 신호 처리 시스템 | |
| US6967691B2 (en) | Color difference signal processing | |
| JPH03214972A (ja) | 映像信号処理装置 | |
| JPH11313244A (ja) | ビデオカメラ装置 | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP2898084B2 (ja) | 画像圧縮処理装置 | |
| JPH01236783A (ja) | テレビジョン受像機 | |
| KR940004806Y1 (ko) | 멀티 r. g. b출력을 위한 변환장치 | |
| JP3031961B2 (ja) | ディジタルコンバーゼンス補正装置 | |
| KR940002416B1 (ko) | 동기신호삽입방식 및 회로 | |
| JPS646612Y2 (ja) | ||
| CN100496109C (zh) | 图像处理方法及装置 | |
| RU1817257C (ru) | Устройство дл воспроизведени дополнительных цветных телевизионных изображений | |
| JPH0851565A (ja) | ビデオ信号処理装置 | |
| JPH01174078A (ja) | 映像信号処理装置 | |
| JPH0326957B2 (ja) | ||
| Owen | Aspects of digital signal processing in broadcast cameras | |
| JPH06334972A (ja) | テレビ信号変換装置 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ | |
| JPH01196988A (ja) | テレビジョン信号処理回路 |