JPH03215834A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH03215834A
JPH03215834A JP2011543A JP1154390A JPH03215834A JP H03215834 A JPH03215834 A JP H03215834A JP 2011543 A JP2011543 A JP 2011543A JP 1154390 A JP1154390 A JP 1154390A JP H03215834 A JPH03215834 A JP H03215834A
Authority
JP
Japan
Prior art keywords
wiring
additional capacitance
active matrix
additional
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011543A
Other languages
English (en)
Other versions
JP2533953B2 (ja
Inventor
Tadanori Hishida
忠則 菱田
Hirohisa Tanaka
田仲 広久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1154390A priority Critical patent/JP2533953B2/ja
Publication of JPH03215834A publication Critical patent/JPH03215834A/ja
Application granted granted Critical
Publication of JP2533953B2 publication Critical patent/JP2533953B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は液晶等を用いた表示装置に用いられるアクティ
ブマトリクス基板に関し、特に付加容量を有するアクテ
ィブマトリクス基板に関する。
(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
が選択駆動され、画面上に表示パターンが形成される。
選択された絵素電極とこれに対向する対向電極との間に
電圧が印加され、その間に介在する表示媒体の光学的変
調が行われる。
この光学的変調が表示パターンとして視覚的に認識され
る。絵素電極の駆動方式として、個々の独=2− 立した絵素電極を配列し、この絵素電極のそれぞれに非
線形素子を連結して駆動するアクティブマトリクス駆動
方式が知られている。絵素電極を選択駆動する非線形素
子としては、TPT (薄膜トランジスタ)素子、MI
M (金属一絶縁層一金属)素子、MoSトランジスタ
素子、ダイオード、バリスタ等が一般的に知られている
TPTを非線形素子として用いたアクティブマトリクス
基板では、走査線として機能するゲートバス配線と、信
号線として機能するソースバス配線とがTPTを駆動す
るために設けられている。
ゲートバス配線にゲートオンの信号が印加され、ソース
バス配線からTPTを通じて絵素電極に映像信号が印加
される。また、絵素電極に印加された映像信号を、次の
映像信号が印加されるまでの1周期の間保持するために
、絵素電極に対向して付加容量用電極がしばしば設けら
れる。各付加容量用電極は付加容量配線に接続され、各
付加容量配線は付加容量共通配線に接続されている。
第5図及び第6図に、TPTを非線形素子とし−3− て用いた従来のアクティブマトリクス基板の、ゲートバ
ス配線及び付加容量配線が設けられている様子を模式的
に示す。第5図の基板では、ゲートバス配線1が平行に
設けられ、ゲートバス配線1の間に付加容量配線2が平
行して設けられている。
付加容量配線2の絵素電極(図示せず)に対向する部分
が付加容量用電極として機能している。ゲートバス配線
1はその延設方向の一方の方向に引き出されて、その引
出し線の端部に接続端子11が設けられる。付加容量配
線2はゲートバス配線1とは反対側に引き出され、付加
容量共通配線3に電気的に接続されている。
第6図のアクティブマトリクス基板では、ゲートバス配
線1はその延設方向の一方の方向に引き出されたゲート
バス配線1a,及び他方の方向に引き出されたゲートバ
ス配線1bからなる。付加容量配線2も同様に、その延
設方向の一方の方向に引き出された付加容量配線2a,
及び他方の方向に引き出された付加容量配線2bからな
る。付加容量配線2a及び2bの絵素電極(図示せず)
−4− に対向する部分が付加容量用電極として機能している。
ゲートバス配線1a及び1bには、それぞれの引出し側
の端部に接続端子11a及びllbが設けられている。
同様に、付加容量配線2a及び2bには、それぞれの引
出し方向の端部に付加容量用端子12a及び12bが設
けられている。
従って、第6図の基板では第5図の基板とは異なり、ゲ
ートバス配線1及び付加容量配線2は、基板の両側から
引き出されている。尚、第5図及び第6図では省略され
ているが、これらの基板には更にソースバス配線等が形
成されている。
(発明が解決しようとする課題) このように付加容量を設けたアクティブマトリクス基板
を表示装置に用いると、付加容量配線が金属膜からなる
ため、表示装置の開口率が低下する。開口率の低下を低
減するために、付加容量配線はできる限り細く形成され
なければならない。
付加容量配線が細《なると、絵素電極に印加される映像
信号に対応して付加容量配線上に送られる信号に遅延が
生じ易くなる。この信号遅延により、−5− この基板を用いて表示装置を組み立てると、表示装置の
画像品位が低下することになる。また、付加容量配線が
細くなると、付加容量配線のパターン形成時に付加容量
配線に断線不良が生じ易くなる。付加容量配線の断線不
良が生じると、絵素電極に印加された映像信号の保持が
十分ではなくなり、表示装置の画像品位が低下すること
になる。
また、付加容量配線と絵素電極との間の絶縁を確実にす
るため、付加容量配線上には付加容量配線の上面を陽極
酸化して得られる陽極酸化膜がしばしば設けられる。上
述のように付加容量配線の断線が生じると、その断線部
から先の付加容量配線の部分には陽極酸化膜が形成され
ないことになる。陽極酸化膜が形成されない付加容量配
線の部分では絵素電極との間に絶縁不良が生じ易くなる
このような絶縁不良も表示装置の画像品位を低下させる
ので好ましくない。
更に、高精細な表示を行う表示装置に用いられるアクテ
ィブマトリクス基板では、ゲートバス配線及び付加容量
配線は膨大な数となり、ゲートバ−6− ス配線及び付加容量配線の端部に設けられる端子の間隔
は非常に小さくなる。そのため、基板上のこれらの端子
とフィルムキャリア上の端子とを接続する際に、接続さ
れるべき端子以外の端子との間でリーク電流が生じ易く
なる。
本発明は上述の問題点を解決するものであり、本発明の
目的は、付加容量配線上の信号遅延が生じないアクティ
ブマトリクス基板を提供することである。本発明の他の
目的は、付加容量配線に断線不良が生じても、表示装置
に用いた場合に画像品位が低下しないアクティブマトリ
クス基板を提供することである。本発明の更に他の目的
は、フィルムキャリア上の接続されるべき端子以外の端
子との間でリーク電流が生じないアクティブマトリクス
基板を提供することである。
(課題を解決するための手段) 本発明のアクティブマトリクス基板は、絶縁性基板と、
該絶縁性基板上に並行する走査線と、該走査線のそれぞ
れの間に並行して形成された付加容量配線と、を有し、
該走査線の延設方向の一方−7− の側に接続端子が設けられた該走査線と、他方の側に接
続端子が設けられた該走査線とが交互に設けられ、互い
に隣合う該付加容量配線のそれぞれが、該隣合う付加容
量配線の間の該走査線の該接続端子とは反対側で互いに
電気的に接続され、該接続された部分から引き出された
引出し線と、該引出し線の端部に設けられた付加容量用
端子とを有しており、そのことによって上記目的が達成
される。
また、前記走査線及び前記付加容量配線に交差し、該付
加容量配線のそれぞれに電気的に接続された付加容量共
通配線が形成され、該付加容量共通配線と該走査線とは
絶縁膜を介して交差している構成とすることもできる。
また、前記付加容量用端子が絶縁膜で覆われている構成
とすることもできる。
また、前記付加容量配線上に陽極酸化膜が形成されてい
る構成とすることもできる。
(作用) 本発明のアクティブマトリクス基板では、互い−8− の隣合う付加容量配線は互いに電気的に接続され、各付
加容量配線の両端の接続部から引出し線が設けられてい
るので、付加容量配線上の信号遅延は生じない。また、
付加容量配線上の1箇所に断線不良が生じても、この付
加容量配線は正常に機能し得る。また、陽極酸化の際に
付加容量配線上の1箇所に断線不良が生じていても、付
加容量配線上に陽極酸化膜が形成されない部分が生じる
こともない。従って、このアクティブマトリクス基板を
用いた表示装置では、画像品位の低下が生じない。
また、本発明のアクティブマトリクス基板では、付加容
量配線に接続された付加容量共通配線が設けられている
。絵素電極に印加された映像信号に対応して付加容量配
線に供給される信号は、付加容量共通配線によって供給
され得る。そして、付加容量配線の引出し線の端部に設
けられた付加容量用端子上には絶縁膜が形成された構成
ともし得る。この構成により、ゲートバス配線の端部に
設けられた接続端子に対応するフィルムキャリア上9 の端子と、付加容量用端子との間にリーク電流が生じる
ことはない。
(実施例) 本発明を実施例について以下に説明する。第1図に本発
明のアクティブマトリクス基板の概略模式図を示す。第
1図ではゲートバス配線1a及びlb,付加容量配線2
、並びに付加容量共通配線3a及び3bのみを示し、絵
素電極、ソースバス配線等の記載を省略してある。本実
施例のアクティブマトリクス基板では、ゲートバス配線
1a及び1bが平行に設けられ、ゲートバス配線1aの
一方の端部から引出し線21aが延び、その終端部には
引出し線21aより幅の大きい接続端子11aが設けら
れている。同様に、ゲートバス配線1bの一方の端部か
ら引出し線2lbが伸び、その終端部には引出し線2l
bより幅の大きい接続端子1lbが設けられている。引
出し線21a及び2lbは互いに反対側から引き出され
ている。
ゲートバス配線1a及び1bの間には、付加容量配線2
が形成されている。互いに隣合う付加容−10一 量配線2は、その間に位置するゲートバス配線1a及び
1bの引出し線21a及び2lbが設けられていない側
で、接続されている。そして、その接続部からは引出し
線22a及び22bが引き出され、その終端には引出し
線22a及び22bより幅の大きい付加容量用端子12
a及び12bが設けられている。引出し線22a及び付
加容量用端子12aは、ゲートバス配線1aの引出し線
21a及び接続端子11aが設けられている側と同じ側
に設けられている。同様に、引出し線22b及び付加容
量用端子12bは、ゲートバス配線1bの引出し線2l
b及び接続端子1lbが設けられている側と同じ側に設
けられている。ゲートバス配線1a,lb,及び付加容
量配線2に直交して、付加容量共通配線3a,3bが形
成されている。付加容量共通配線3a、3bは付加容量
配線2のそれぞれと電気的に接続されている。また、付
加容量共通配線3as3bはゲートバス配線1a,lb
とは後述するTa205、SiNx膜、aSi半導体層
、SiNx膜及びn+型a−St膜を−11− 挾んで交差している。
第2図〜第4図に第1図のアクティブマトリクス基板の
製造工程を示す。ガラス基板上の全面にTa金属膜をス
パッタリングにより形成した。このTa金属膜をフォト
リングラフィ法及びエッチングにより、第2図の形状の
ゲートバス配線1a,1b、付加容量配線2、引出し線
21a,2lb,22a,22b,接続端子11a1 
11b1及び付加容量用端子12a,12bをパターン
形成した。次に、接続端子11a、llb、及び付加容
量用端子12a,12bを用いて陽極酸化を行った。こ
の陽極酸化により、第2図の領域Aの部分のゲートバス
配線1a、lb上、及び付加容量配線2上、並びに付加
容量共通配線3a及び3bが形成される領域Bの部分の
ゲートバス配線1a,lb上に陽極酸化膜を形成した。
各付加容量配線2には2つの付加容量用端子12a及び
12bが接続されているので、付加容量配線2上に1箇
所の断線が生じていても、付加容量配線2上に陽極酸化
膜が形成されない部分は生じない。
−12一 次に、非線形素子であるTPT (,図示せず)を形成
するために、SiNx膜、アモルファスSi(以下では
「a−SiJと称す)の半導体層、及びSiN.膜を、
この基板上の全面に連続して堆積した。最上部のSiN
.膜のバターニングを行い、TPTの半導体層となる部
分の上面にエッチングストッパを形成した。次に、n+
型a−Si膜をこの基板上の全面に堆積し、前述のa−
St半導体層及びこのn+型a−Si膜をパターン形成
し、TPTの半導体層及びコンタクト層を形成した。ま
た、コンタクト層は後にTPTのソース電極及びドレイ
ン電極の下方の2つの部分に分割される。
次に、付加容量配線2と後に形成される付加容量共通配
線3a及び3bとの交差部分の上、及びゲートバス配線
1a及び1bに接続された接続端子11a及びllb上
のSIN.膜を除去した。次に、スパッタリングにより
Ti金属層を全面に形成し、付加容量共通配線3a、3
及びソースバス配線4a、4bをパターン形成した(第
3図)。
付加容量共通配線3a及び3bは、各付加容量配線2と
電気的に接続されて形成される。次に、ITo膜をこの
基板上の全面に形成し、パターニングを行って絵素電極
(図示せず)を形成した。次に、保護膜5となるSiN
x膜をこの基板上の全面に形成した。ゲートバス配線1
a,lbに接続された接続端子11a,llb上と、ソ
ースバス配線4a,4bの端部と、付加容量共通配線3
a、3bの端部との部分の上に形成された保護膜を除去
し、第4図に示すアクティブマトリクス基板を得た。
本実施例のアクティブマトリクス基板では、付加容量配
線2の両端部から、絵素電極に印加される映像信号に対
応する信号が、付加容量共通配線3a及び3bを通じて
供給されるので、付加容量配線2上の信号遅延は低減さ
ている。また、付加容量配線2上の1箇所に断線不良が
生じても、この付加容量配線2は正常に機能し得る。更
に、付加容量用端子12aS 12b上には保護膜が形
成されているので、ゲートバス配線1aslbに接続さ
れた接続端子11a及びllbと、フィルムキャリア上
の端子とを接続するに際して、付加容量用端子12a,
12bとフィルムキャリア上の端子とが接することはな
い。
(発明の効果) 本発明のアクティブマトリクス基板では、付加容量配線
上の信号遅延が低減されているので、この基板を表示装
置に用いれば高い画像品位を有する表示装置が得られる
。また、付加容量配線に断線部が生じても正常に機能し
得るので、表示装置の歩留りが向上する。更に、ゲート
バス配線の接続端子とフィルムキャリア上の端子との接
続が容易となるので、そのことによっても表示装置の歩
留りが向上する。
4.゛  の. な言■ 第1図は本発明のアクティブマトリクス基板の概略平面
図、第2図〜第4図は第1図のアクティブマトリクス基
板の製造工程を示す図、第5図及び第6図は従来のアク
ティブマトリクス基板を示す図である。
la,lb・・・ゲートバス配線、2・・・付加容量配
線、−15− 3a,3b・・・付加容量共通配線、4a,4.b・・
・ソースバス配線、5・・・保護膜、lla,llb・
・・接続端子、1 2 a,  1 2 b・・・付加
容量用端子、21a,2lb,22a,22b−引出し
線。
以 上

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板と、該絶縁性基板上に並行する走査線と
    、該走査線のそれぞれの間に並行して形成された付加容
    量配線と、を有し、 該走査線の延設方向の一方の側に接続端子が設けられた
    該走査線と、他方の側に接続端子が設けられた該走査線
    とが交互に設けられ、互いに隣合う該付加容量配線のそ
    れぞれが、該隣合う付加容量配線の間の該走査線の該接
    続端子とは反対側で互いに電気的に接続され、該接続さ
    れた部分から引き出された引出し線と、該引出し線の端
    部に設けられた付加容量用端子とを有するアクティブマ
    トリクス基板。 2、前記走査線及び前記付加容量配線に交差し、該付加
    容量配線のそれぞれに電気的に接続された付加容量共通
    配線が形成され、該付加容量共通配線と該走査線とは絶
    縁膜を介して交差している請求項1に記載のアクティブ
    マトリクス基板。 3、前記付加容量用端子が絶縁膜で覆われている請求項
    2に記載のアクティブマトリクス基板。 4、前記付加容量配線上に陽極酸化膜が形成されている
    請求項1に記載のアクティブマトリクス基板。
JP1154390A 1990-01-19 1990-01-19 アクティブマトリクス基板 Expired - Lifetime JP2533953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1154390A JP2533953B2 (ja) 1990-01-19 1990-01-19 アクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1154390A JP2533953B2 (ja) 1990-01-19 1990-01-19 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPH03215834A true JPH03215834A (ja) 1991-09-20
JP2533953B2 JP2533953B2 (ja) 1996-09-11

Family

ID=11780880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1154390A Expired - Lifetime JP2533953B2 (ja) 1990-01-19 1990-01-19 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP2533953B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
US7002658B2 (en) 2001-09-28 2006-02-21 Hitachi, Ltd. Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
US7002658B2 (en) 2001-09-28 2006-02-21 Hitachi, Ltd. Display device
US7164453B2 (en) 2001-09-28 2007-01-16 Hitachi, Ltd. Display device
US7471349B2 (en) 2001-09-28 2008-12-30 Hitachi, Ltd. Display device
US7821584B2 (en) 2001-09-28 2010-10-26 Hitachi, Ltd. Display device

Also Published As

Publication number Publication date
JP2533953B2 (ja) 1996-09-11

Similar Documents

Publication Publication Date Title
JP2521752B2 (ja) 液晶表示装置
JPH10319431A (ja) 薄膜トランジスタアレイ基板
JPH01217325A (ja) 液晶表示装置
JPH0372319A (ja) アクティブマトリクス基板
JPH09244055A (ja) 液晶表示装置
JP2589820B2 (ja) アクティブマトリクス表示装置
US5471329A (en) Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity
JPH04335617A (ja) アクティブマトリクス基板
JPH07113728B2 (ja) アクティブマトリクス基板
JP2702294B2 (ja) アクティブマトリクス基板
JP2800958B2 (ja) アクティブマトリクス基板
JP2533953B2 (ja) アクティブマトリクス基板
KR100621533B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2000310766A (ja) アクティブマトリクス基板の駆動方法及び液晶表示装置
JPH05323375A (ja) 液晶表示装置
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JPH04338728A (ja) アクティブマトリクス基板
JP2687967B2 (ja) 液晶表示装置
JPH0915646A (ja) アクティブマトリクス液晶表示素子
JPH03105325A (ja) アクティブマトリクス表示装置
JPH04278928A (ja) アクティブマトリクス基板
JPH0251128A (ja) シリコン薄膜トランジスタアレイの保持容量
KR100828213B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
JPH05257161A (ja) アクティブマトリクス基板
JPH05273598A (ja) 液晶表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14