JPH03215934A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03215934A JPH03215934A JP2011561A JP1156190A JPH03215934A JP H03215934 A JPH03215934 A JP H03215934A JP 2011561 A JP2011561 A JP 2011561A JP 1156190 A JP1156190 A JP 1156190A JP H03215934 A JPH03215934 A JP H03215934A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- sapphire
- sos
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3258—Crystal orientation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特に、勺ノアイア基板上
にソリコンを形成してなるＳＯＳ基板上に化合物半導体
層を有する半導体装１ｔこ関ずるイ、のである。
にソリコンを形成してなるＳＯＳ基板上に化合物半導体
層を有する半導体装１ｔこ関ずるイ、のである。
近年、シリコン基板上にＧ ａ．Ａ ｓ層を有する半導
体装置に対して、品質向上の研究が著し《なされている
。しかしながら、このような半導体素子をＭＭ Ｉ Ｃ
’ ｓ （Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖ
ｅ Ｉｎｔｅｇｒａｔｅ＋Ｊ Ｃｉｒｃｕｉｔｓ ）及
びデジタルＩＣに適用するに際しては未だ２つの大きな
問題が残っている。その１つはシリコンとＧａＡｓＯ熱
膨張率の違いによるもので、形成後の基板に引張り応力
が発生してシリコン基板に反りが生じ、ＧａＡＳ層にク
ラノクが発生してしまうことである。また、他の１つと
してはシリコン基板の電気抵抗性が低いことが挙げられ
る。これは素子の高周波特性の劣化を招く大きな原因と
なる。
体装置に対して、品質向上の研究が著し《なされている
。しかしながら、このような半導体素子をＭＭ Ｉ Ｃ
’ ｓ （Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖ
ｅ Ｉｎｔｅｇｒａｔｅ＋Ｊ Ｃｉｒｃｕｉｔｓ ）及
びデジタルＩＣに適用するに際しては未だ２つの大きな
問題が残っている。その１つはシリコンとＧａＡｓＯ熱
膨張率の違いによるもので、形成後の基板に引張り応力
が発生してシリコン基板に反りが生じ、ＧａＡＳ層にク
ラノクが発生してしまうことである。また、他の１つと
してはシリコン基板の電気抵抗性が低いことが挙げられ
る。これは素子の高周波特性の劣化を招く大きな原因と
なる。
そこで、例えば、カサイ等によるジャーナルアプライド
フィジンクス６０ （１９８６）１ （Ｋ．Ｋａｓａ
ｉ ｅｔｃ．： Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ６０ （
１９８６） １）にあるように、シリコンの代わりに、
ＧａＡｓと熱膨張率が近く、良絶縁体であるサファイア
を用い、（０ ０ ０ １）面サファイアに直接（１
１ １）面のＧａＡｓをエビクキシャル成長する技術が
報告されているが、（１ １ １）面のＧａＡｓは実使
用には不向きであった。
フィジンクス６０ （１９８６）１ （Ｋ．Ｋａｓａ
ｉ ｅｔｃ．： Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ６０ （
１９８６） １）にあるように、シリコンの代わりに、
ＧａＡｓと熱膨張率が近く、良絶縁体であるサファイア
を用い、（０ ０ ０ １）面サファイアに直接（１
１ １）面のＧａＡｓをエビクキシャル成長する技術が
報告されているが、（１ １ １）面のＧａＡｓは実使
用には不向きであった。
また、最近、ハンプレイ等によるアブライドフィジンク
ス レターズ ５４ （１９８９）１６８ ７ （Ｔ
．Ｐ．Ｈｕｍｐｈｒｅｙｓ ｅｔｃ．Ｊｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．５４ （１９８９） １６８７ ）は（
１ １ ０ ２）面サファイア基板上に（１ ０ ０）
面シリコンが形成されたｓｏｓ５板を用いた例を報告し
ているが、この」一に形成した半導体層の表面形状は粗
く、素子特性の劣化及び徽細加工の精度の劣化を招いて
いた。
ス レターズ ５４ （１９８９）１６８ ７ （Ｔ
．Ｐ．Ｈｕｍｐｈｒｅｙｓ ｅｔｃ．Ｊｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．５４ （１９８９） １６８７ ）は（
１ １ ０ ２）面サファイア基板上に（１ ０ ０）
面シリコンが形成されたｓｏｓ５板を用いた例を報告し
ているが、この」一に形成した半導体層の表面形状は粗
く、素子特性の劣化及び徽細加工の精度の劣化を招いて
いた。
また、より最近ではポスティル等によるアブライド フ
ィジノクス レターズ５５（１９８９）１ ７ ５ ６
（Ｊ Ｂ Ｐｏｓｔｈｉｌｌ ｅｔｃ．：Δｐｐ．，
Ｐｈｙｓ．Ｌｅｔｔ．５５ （１９８９） １７５６
）が該表面形状を改善したものを報告しているが、ＳＯ
Ｓ基板」二ヘＧａＡｓエビタキシャル成長を行うことは
技術的に極めて困難であり、なお、半導体層表面にはア
ンチフエイズドメインや高い転位密度が存在していた。
ィジノクス レターズ５５（１９８９）１ ７ ５ ６
（Ｊ Ｂ Ｐｏｓｔｈｉｌｌ ｅｔｃ．：Δｐｐ．，
Ｐｈｙｓ．Ｌｅｔｔ．５５ （１９８９） １７５６
）が該表面形状を改善したものを報告しているが、ＳＯ
Ｓ基板」二ヘＧａＡｓエビタキシャル成長を行うことは
技術的に極めて困難であり、なお、半導体層表面にはア
ンチフエイズドメインや高い転位密度が存在していた。
また、第４図にジャパニーズ ジャーナル オブ アプ
ライド フィジソクス ２５ （１９８６）Ｌ ７ ８
９ （Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ ａ
ｐｐｌｉｅｄ ｐｈｙｓｉｃｓ ２５ （１９８６Ｎ，
７８９）に示された球面シリコン基板」二に形成された
ＧａＡｓ層の表面写真（参考写真２）を描いたものを示
す。図において、２５は球面状シリコン基板、２６はＧ
ａＡｓ層、２７ａ〜２７ｄはＧａＡｓ層２６の表面のう
ち鏡面のように滑らかな表面を有する部分、２８は白濁
している部分である。図に示すように、通常シリコン基
板上にＧａＡｓを成長させるには、シリコン基板を（０
０１）面から＜１ １ ０＞方向 ，＜１１０＞方度オ
フした面２７ａ．２７ｂ，２７ｃ，２７ｄを用いること
により、その面に成長したＧａＡｓ結晶は単結晶となり
鏡面となるが、（００１）面から＜１００＞方向，＜０
１０＞方向，＜１００＞方向，及び＜０ １ ０＞方向
にオフしたものは単結晶とはならず、アンチフェーズド
メインが生じて白濁面２８と成ってしまうことが知られ
ている。
ライド フィジソクス ２５ （１９８６）Ｌ ７ ８
９ （Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ ａ
ｐｐｌｉｅｄ ｐｈｙｓｉｃｓ ２５ （１９８６Ｎ，
７８９）に示された球面シリコン基板」二に形成された
ＧａＡｓ層の表面写真（参考写真２）を描いたものを示
す。図において、２５は球面状シリコン基板、２６はＧ
ａＡｓ層、２７ａ〜２７ｄはＧａＡｓ層２６の表面のう
ち鏡面のように滑らかな表面を有する部分、２８は白濁
している部分である。図に示すように、通常シリコン基
板上にＧａＡｓを成長させるには、シリコン基板を（０
０１）面から＜１ １ ０＞方向 ，＜１１０＞方度オ
フした面２７ａ．２７ｂ，２７ｃ，２７ｄを用いること
により、その面に成長したＧａＡｓ結晶は単結晶となり
鏡面となるが、（００１）面から＜１００＞方向，＜０
１０＞方向，＜１００＞方向，及び＜０ １ ０＞方向
にオフしたものは単結晶とはならず、アンチフェーズド
メインが生じて白濁面２８と成ってしまうことが知られ
ている。
これはシリコンが一原子分子であるのに対しその上に形
成するＧａｐｓが二原子分子である点によっている。
成するＧａｐｓが二原子分子である点によっている。
一方、上述したようにＲ面（１ １ ０ ２）のサファ
イア基板上には（１００）面のシリコンが成長ずること
が知られており、このように形成したＳＯＳ基板上にＧ
ａＡｓあるいは他のｍ−ｖ族化合物半導体の成長を試み
る際、従来から、特開平１１７３７０９号公報にあるよ
うにサファイア上のシリコン結晶が（１ ０ ０）面か
ら＜１１０＞方向，＜１１０＞方向，＜１１０＞方向，
及び〈１１０〉方向（総括して（１ １ ０）方向と言
う）へ１〜８度オフしたＳＯＳ基板を用いる例がある。
イア基板上には（１００）面のシリコンが成長ずること
が知られており、このように形成したＳＯＳ基板上にＧ
ａＡｓあるいは他のｍ−ｖ族化合物半導体の成長を試み
る際、従来から、特開平１１７３７０９号公報にあるよ
うにサファイア上のシリコン結晶が（１ ０ ０）面か
ら＜１１０＞方向，＜１１０＞方向，＜１１０＞方向，
及び〈１１０〉方向（総括して（１ １ ０）方向と言
う）へ１〜８度オフしたＳＯＳ基板を用いる例がある。
しかしながら、シリコン基板上とＳＯＳ基板上とではＧ
ａＡｓの鏡面領域の分布が異なるため、第４図の鏡面分
布状態を考慮してＳＯＳ基板のオフ方向及び角度を限定
しても、その上に形成するＧａＡｓ表面は鏡面ができた
りできなかったりするという問題があった。これは、シ
リコンが４回対称の結晶構造であるのに対し、サファイ
アは３回対称であることに起因している。
ａＡｓの鏡面領域の分布が異なるため、第４図の鏡面分
布状態を考慮してＳＯＳ基板のオフ方向及び角度を限定
しても、その上に形成するＧａＡｓ表面は鏡面ができた
りできなかったりするという問題があった。これは、シ
リコンが４回対称の結晶構造であるのに対し、サファイ
アは３回対称であることに起因している。
この発明は上記のような問題点を解消するためになされ
たもので、ＳＯＳ基板上に多くの鏡面を有する高品質の
ＧａＡｓ層あるいは他のＩ−Ｖ族化合物半導体層を備え
た半導体装置を提供することを目的とする。
たもので、ＳＯＳ基板上に多くの鏡面を有する高品質の
ＧａＡｓ層あるいは他のＩ−Ｖ族化合物半導体層を備え
た半導体装置を提供することを目的とする。
この発明に係る半導体装置は、Ｒ面（１ １ ０ ２）
サファイア基板上に成長したシリコン（００１）結晶面
が、サファイアのＣ軸＜０００１＞方向から遠い＜１１
０＞方向あるいは＜１１０＞方向に０．１〜１０度の角
度をもって傾斜したＳＯＳ基板上にｍ−ｖ族化合物半導
体層を形成したものである。
サファイア基板上に成長したシリコン（００１）結晶面
が、サファイアのＣ軸＜０００１＞方向から遠い＜１１
０＞方向あるいは＜１１０＞方向に０．１〜１０度の角
度をもって傾斜したＳＯＳ基板上にｍ−ｖ族化合物半導
体層を形成したものである。
また、この発明に係る半導体装置は、上述のＳＯＳ基板
を、さらにシリコンのＣＯＯＬ）軸に沿って＜１１０＞
方向あるいは＜１ １ ０＞方向から４５度より小さい
角度だけそれぞれ回転したものを基板として用い、該基
板上にｍ−ｖ族化合物半導体層を形成したものである。
を、さらにシリコンのＣＯＯＬ）軸に沿って＜１１０＞
方向あるいは＜１ １ ０＞方向から４５度より小さい
角度だけそれぞれ回転したものを基板として用い、該基
板上にｍ−ｖ族化合物半導体層を形成したものである。
この発明においては、ＳＯＳ基板としてＲ面（１１０２
）サファイア基板上に成長したシリコン（００１）結晶
面が、サファイアのＣ軸〈０００１〉方向から遠い＜１
１０＞方向あるいはく１１０〉方向に０．１〜１０度の
角度をもって傾斜したもの、またはさらにこれをシリコ
ンの（００１）軸に沿って＜１ １ ０＞方向あるいは
＜１１０＞方向からそれぞれ４５度より小さい角度だけ
回転したものをＳＯＳ基板として用いるようにしたので
、該基板上に形成したｍ−ｖ族化合物半導体層の表面に
は多くの鏡面単結晶領域が形成される。
）サファイア基板上に成長したシリコン（００１）結晶
面が、サファイアのＣ軸〈０００１〉方向から遠い＜１
１０＞方向あるいはく１１０〉方向に０．１〜１０度の
角度をもって傾斜したもの、またはさらにこれをシリコ
ンの（００１）軸に沿って＜１ １ ０＞方向あるいは
＜１１０＞方向からそれぞれ４５度より小さい角度だけ
回転したものをＳＯＳ基板として用いるようにしたので
、該基板上に形成したｍ−ｖ族化合物半導体層の表面に
は多くの鏡面単結晶領域が形成される。
以下、本発明の一実施例を図について説明する。
従来技術でも触れたように、ＳＯＳ基板上にＧａＡｓ単
結晶を成長する際にはＳＯＳ基板にオフ角度を付けるこ
とが必要である。ここで、このＳＯＳ基板にオフ角度を
付ける方向とＧａＡｓ表面の鏡面分布との関係を調べる
ために、球面状のＳＯＳ基板にＧａｐｓ層を成長させた
。即ち、第１図は球面状ＳＯＳ基板上にＧａＡｓを成長
した時のＧａｋｓの表面写真（参考写真１）を描いたも
のである。図には球面ＳＯＳ基板の結晶方位も共に表示
している。
結晶を成長する際にはＳＯＳ基板にオフ角度を付けるこ
とが必要である。ここで、このＳＯＳ基板にオフ角度を
付ける方向とＧａＡｓ表面の鏡面分布との関係を調べる
ために、球面状のＳＯＳ基板にＧａｐｓ層を成長させた
。即ち、第１図は球面状ＳＯＳ基板上にＧａＡｓを成長
した時のＧａｋｓの表面写真（参考写真１）を描いたも
のである。図には球面ＳＯＳ基板の結晶方位も共に表示
している。
図において、■は球面状ＳＯＳ基板、２はＧａＡｓ，３
ａ 〜３ｄはＧａＡｓ表面の鏡面領域、４はＧａＡｓ表
面の白濁した領域、５はファセット面でこの場合はシリ
コンの（１ １ ０）面である。
ａ 〜３ｄはＧａＡｓ表面の鏡面領域、４はＧａＡｓ表
面の白濁した領域、５はファセット面でこの場合はシリ
コンの（１ １ ０）面である。
図から判るように、ＳＯＳ基板上１ではサファイア基板
上に成長したシリコンについて、オフ角度をつける方向
がシリコンの（００１）面から〈１１０〉方向，及び＜
１１０＞方向では広い範囲で鏡面となるが、＜１ １
０＞方向，及び＜１１０＞方向では鏡面部が少ない。
上に成長したシリコンについて、オフ角度をつける方向
がシリコンの（００１）面から〈１１０〉方向，及び＜
１１０＞方向では広い範囲で鏡面となるが、＜１ １
０＞方向，及び＜１１０＞方向では鏡面部が少ない。
また、第２図は球面ＳＯＳ基板の結晶方位をサファイア
の結晶構造模式図に照合したものであり、図において、
６はサファイア単結晶、７はサファイア単結晶６のＣ軸
＜０００１＞、８はサファイアのＲ面（１１０２）、９
はシリコンの（００１）面である。シリコン（Ｏ Ｏ
１）面から＜１１０＞方向，＜１００＞方向．及び＜１
１０＞方向にオフしたものは白濁領域が多くなるのは第
１図から判るが、これを第２図を用いて説明すると、Ｓ
ＯＳ基板がサファイアのＣ軸＜０００１＞方向に近い方
向にオフすると広い範囲で白濁することとなる。即ち、
ＳＯＳ基板が、サファイアのＣ軸の〈０００１＞方向に
オフしている場合には良好な結９ 晶が得にくく、その逆方向で、シリコンの面方位で＜１
１０＞方向と＜１１０＞方向にオフすれば鏡面が得やす
い。これは、シリコンが４回対称の結晶構造であるのに
対し、サファイアは３回対称であり、シリコン（００１
）面をサファイアのＣ軸である＜０００１＞方向にたお
すことによりその対称性が３回対称の性質を強く出すよ
うになるためと考えられる。
の結晶構造模式図に照合したものであり、図において、
６はサファイア単結晶、７はサファイア単結晶６のＣ軸
＜０００１＞、８はサファイアのＲ面（１１０２）、９
はシリコンの（００１）面である。シリコン（Ｏ Ｏ
１）面から＜１１０＞方向，＜１００＞方向．及び＜１
１０＞方向にオフしたものは白濁領域が多くなるのは第
１図から判るが、これを第２図を用いて説明すると、Ｓ
ＯＳ基板がサファイアのＣ軸＜０００１＞方向に近い方
向にオフすると広い範囲で白濁することとなる。即ち、
ＳＯＳ基板が、サファイアのＣ軸の〈０００１＞方向に
オフしている場合には良好な結９ 晶が得にくく、その逆方向で、シリコンの面方位で＜１
１０＞方向と＜１１０＞方向にオフすれば鏡面が得やす
い。これは、シリコンが４回対称の結晶構造であるのに
対し、サファイアは３回対称であり、シリコン（００１
）面をサファイアのＣ軸である＜０００１＞方向にたお
すことによりその対称性が３回対称の性質を強く出すよ
うになるためと考えられる。
そこで、本発明はこのようなＳＯＳ基板上に形成したＧ
ａＡｓの表面状態のＳＯＳ基板オフ角度依存性を考慮し
て、サファイアのＲ面をその面上に成長したシリコン結
晶が（００１）面からサファイアのＣ軸である＜０００
１＞方向から遠い〈１１０〉方向あるいは＜１１０＞方
向に０．１から１０度の範囲で傾いた面を持つようにオ
フした基板を用い、該基板上にｍ−ｖ族化合物半導体を
成長させるようにした。このようなシリコン結晶（Ｏ
Ｏ １）面からサファイアのＣ軸方向から遠い１０ 第２図を参照して説明すると、サファイア結晶６がらシ
リコンを成長させる面を切り出す際に、Ｒ面（１１．０
２）面から、上に形成するシリコンの結晶方位でサファ
イアのＣ軸＜０００１＞方向から遠い＜１１０＞方向あ
るいは＜１１０＞方向に０．１〜１０度程度傾けて切り
出しを行ない、その切り出した面上に（００１）面のシ
リコンを成長させて形成する。このようなＲ面よりシリ
コンの＜１１０＞方向あるいは＜１１０＞方向に数度オ
フしたサファイア基板上に形成した（００１）面シリコ
ンは、当然ながら（００１）面から〈１１０〉方向ある
いは＜１１０＞方向に数度オフしたものであるから、こ
の上に形成したＧａＡＳ層は極めて滑らかな表面形状を
有することとなり、再現性よ（ Ｇ ａ Ａ． ｓの鏡
面単結晶を得ることができる。
ａＡｓの表面状態のＳＯＳ基板オフ角度依存性を考慮し
て、サファイアのＲ面をその面上に成長したシリコン結
晶が（００１）面からサファイアのＣ軸である＜０００
１＞方向から遠い〈１１０〉方向あるいは＜１１０＞方
向に０．１から１０度の範囲で傾いた面を持つようにオ
フした基板を用い、該基板上にｍ−ｖ族化合物半導体を
成長させるようにした。このようなシリコン結晶（Ｏ
Ｏ １）面からサファイアのＣ軸方向から遠い１０ 第２図を参照して説明すると、サファイア結晶６がらシ
リコンを成長させる面を切り出す際に、Ｒ面（１１．０
２）面から、上に形成するシリコンの結晶方位でサファ
イアのＣ軸＜０００１＞方向から遠い＜１１０＞方向あ
るいは＜１１０＞方向に０．１〜１０度程度傾けて切り
出しを行ない、その切り出した面上に（００１）面のシ
リコンを成長させて形成する。このようなＲ面よりシリ
コンの＜１１０＞方向あるいは＜１１０＞方向に数度オ
フしたサファイア基板上に形成した（００１）面シリコ
ンは、当然ながら（００１）面から〈１１０〉方向ある
いは＜１１０＞方向に数度オフしたものであるから、こ
の上に形成したＧａＡＳ層は極めて滑らかな表面形状を
有することとなり、再現性よ（ Ｇ ａ Ａ． ｓの鏡
面単結晶を得ることができる。
また、上記の本発明の実施例ではシリコンの（００１）
面をサファイアのＣ軸方向から遠いシリ１１ に限定されるものではなく、これは第１図に示すように
、鏡面領域の中でも特に多くの鏡面を有する＜１１０＞
方向の領域３ｃ，及び＜１１０＞方向の領域３ｂ内に含
まれる方向及びオフ角度であればよい。よって、良好な
ＧａＡｓの鏡面結晶を得るためには、シリコンの（００
１）面をサファイアのＣ軸から遠い＜１１０＞方向ある
いはく１１０〉方向に０．１〜１０度傾斜させ、さらに
、これをシリコンの〔００１）軸に沿ってそれぞれ４５
゜より小さい角度で回転させたものをＳＯＳ基板とする
とよい。
面をサファイアのＣ軸方向から遠いシリ１１ に限定されるものではなく、これは第１図に示すように
、鏡面領域の中でも特に多くの鏡面を有する＜１１０＞
方向の領域３ｃ，及び＜１１０＞方向の領域３ｂ内に含
まれる方向及びオフ角度であればよい。よって、良好な
ＧａＡｓの鏡面結晶を得るためには、シリコンの（００
１）面をサファイアのＣ軸から遠い＜１１０＞方向ある
いはく１１０〉方向に０．１〜１０度傾斜させ、さらに
、これをシリコンの〔００１）軸に沿ってそれぞれ４５
゜より小さい角度で回転させたものをＳＯＳ基板とする
とよい。
なお、上記実施例ではサファイアのＲ面に（００１）面
のシリコンを形成した例を示したが、これは同然ながら
、シリコンの（００１）面と等価な方向である（１ ０
０）及び（０１．０）面でもよい。例えば（１ ０
０）面シリコンでは＜ ０ １ １． ＞方向あるいぱ
＜ｏ １１＞方向にオフ角度をつけるようにするとよい
。
のシリコンを形成した例を示したが、これは同然ながら
、シリコンの（００１）面と等価な方向である（１ ０
０）及び（０１．０）面でもよい。例えば（１ ０
０）面シリコンでは＜ ０ １ １． ＞方向あるいぱ
＜ｏ １１＞方向にオフ角度をつけるようにするとよい
。
次に、このように形成したＳＯＳ基板上にＧａＡｓを堆
積ずる方法について参考までに簡単に説１２ 明する。
積ずる方法について参考までに簡単に説１２ 明する。
第３図はＳＯＳ基板上にＧａＡｓを堆積する際に用いら
れるＭＯＣＶＤ装置の概略構成を示す図である。図にお
いて、１３はシリコンの表面清浄化用の第１の反応管、
１４はＧａＡｓの成長用の第２の反応管、１０は第１の
反応管１３及び第２の反応管１４に反応ガスを供給する
ガス供給室、１１は第１の反応管１３及び第２の反応管
１４内の圧力を調節する圧力調節室、１２はウエハ準備
室、１５はウエハ取り出し室、１６はポンプ、１７はウ
エハ搬送室、１８はフォーク、１９はサセプタ、２０は
シリンダー、２１はゲートハルブである。
れるＭＯＣＶＤ装置の概略構成を示す図である。図にお
いて、１３はシリコンの表面清浄化用の第１の反応管、
１４はＧａＡｓの成長用の第２の反応管、１０は第１の
反応管１３及び第２の反応管１４に反応ガスを供給する
ガス供給室、１１は第１の反応管１３及び第２の反応管
１４内の圧力を調節する圧力調節室、１２はウエハ準備
室、１５はウエハ取り出し室、１６はポンプ、１７はウ
エハ搬送室、１８はフォーク、１９はサセプタ、２０は
シリンダー、２１はゲートハルブである。
ウエハ準備室１２内に収納されたシリコンの（００１）
面から＜１ １ ０＞方向あるいは＜１１０＞方向に数
度のオフ角度を有するＳＯＳ基板を、シリンダ２０上に
取り、水素で満たされたウエハ搬送室１７内を経てシリ
ンダ２０とフォーク１８により第１の反応管１３内に転
送する。ここでは約１０００℃の高温での熱処理を行い
シリコン表面１３ 上の自然酸化膜を除去してシリコンのクリーニングをお
こなう。次にクリーニング終了後のＳＯＳ基板を再度ウ
エハ搬送室１７を経て第２の反応管１４内に転送し、こ
こで、シリコン基板上にＭＯＣＶＤ法によりＧａＡｓ層
を堆積する。その後、ＧａＡｓが堆積されたＳＯＳ基板
をウエハ取り出し室１５に搬送して終了する。このよう
なＭＯＣＶＤ装置によれば、２つの反応管を使用して、
シリコン表面の酸化膜除去のための熱処理とＧａＡＳ堆
積を別々に行うようにしているので、シリコン表面の酸
化膜除去のための熱処理中にシリコンの表面に熱分解し
たＧａＡｓが付着することがなく、さらにはロード口ツ
タ式となっているので、シリコン基板上に効果的に精度
良（ Ｇ ａ Ａ ｓ鏡面を形成することができる。
面から＜１ １ ０＞方向あるいは＜１１０＞方向に数
度のオフ角度を有するＳＯＳ基板を、シリンダ２０上に
取り、水素で満たされたウエハ搬送室１７内を経てシリ
ンダ２０とフォーク１８により第１の反応管１３内に転
送する。ここでは約１０００℃の高温での熱処理を行い
シリコン表面１３ 上の自然酸化膜を除去してシリコンのクリーニングをお
こなう。次にクリーニング終了後のＳＯＳ基板を再度ウ
エハ搬送室１７を経て第２の反応管１４内に転送し、こ
こで、シリコン基板上にＭＯＣＶＤ法によりＧａＡｓ層
を堆積する。その後、ＧａＡｓが堆積されたＳＯＳ基板
をウエハ取り出し室１５に搬送して終了する。このよう
なＭＯＣＶＤ装置によれば、２つの反応管を使用して、
シリコン表面の酸化膜除去のための熱処理とＧａＡＳ堆
積を別々に行うようにしているので、シリコン表面の酸
化膜除去のための熱処理中にシリコンの表面に熱分解し
たＧａＡｓが付着することがなく、さらにはロード口ツ
タ式となっているので、シリコン基板上に効果的に精度
良（ Ｇ ａ Ａ ｓ鏡面を形成することができる。
なお、上記実施例ではＳＯＳ基板上に形成する化合物半
導体としてＧａＡｓを例に示したが、本発明はＧａＡｓ
に限定されるものではなく、ＩｎＰ等、他のＩ−Ｖ族化
合物半導体でもよい。
導体としてＧａＡｓを例に示したが、本発明はＧａＡｓ
に限定されるものではなく、ＩｎＰ等、他のＩ−Ｖ族化
合物半導体でもよい。
このような本実施例によれば、ＳＯＳ基板のオ１４
フ方向，及びオフ角度をＧａＡｓの鏡面が広範囲で得ら
れる方向のみに限定したので、ロノト間のオフのばらつ
きに対しても充分に広いマージンがあり、ＳＯＳ基板上
に再現性よく高品質のＧａＡＳ単結晶を形成できる。
れる方向のみに限定したので、ロノト間のオフのばらつ
きに対しても充分に広いマージンがあり、ＳＯＳ基板上
に再現性よく高品質のＧａＡＳ単結晶を形成できる。
以上のように本発明によれば、Ｒ面（１ １ ０ ２）
サファイア基板上に成長したシリコン（００１）結晶面
が、ザファイアのＣ軸〈０００１〉方向から遠い＜１１
０＞方向あるいは＜１１０＞方向に０．１〜１０度の角
度をもって傾斜したもの、さらには、これをシリコンの
（００１）軸に沿って＜１１０＞方向あるいは＜１１０
＞方向からそれぞれ４５度より小さい角度で回転させた
ものをＳＯＳ基板として用いたので、ＳＯＳ基板上に再
現性よく、広範囲に渡って鏡面を有する化合物半導体層
を高精度に形成できる効果がある。
サファイア基板上に成長したシリコン（００１）結晶面
が、ザファイアのＣ軸〈０００１〉方向から遠い＜１１
０＞方向あるいは＜１１０＞方向に０．１〜１０度の角
度をもって傾斜したもの、さらには、これをシリコンの
（００１）軸に沿って＜１１０＞方向あるいは＜１１０
＞方向からそれぞれ４５度より小さい角度で回転させた
ものをＳＯＳ基板として用いたので、ＳＯＳ基板上に再
現性よく、広範囲に渡って鏡面を有する化合物半導体層
を高精度に形成できる効果がある。
第１図は本発明の一実施例による半導体装置において球
面状ＳＯＳ基板にＧａＡｓを成長させた１５ 時の表面写真を描いた図、第２図は本発明の一実施例に
おいて半導体装置において球面ＳＯＳ基板の結晶方位を
サファイアの結晶構造模式図と照合して示した図、第３
図は本発明の一実施例による半導体装置においてＳＯＳ
基板上に化合物半導体層を堆積する装置を示す図、第４
図は球面状シリコン基板上に形成されたＧａＡｓ層の表
面写真を描いた図である。 図において、１は球面状ＳＯＳ基板、２はＧａＡｓ層、
３ａ〜３ｄは鏡面領域、４ば白濁領域、５はファセソト
面、６はザファイア、７はサファイアのＣ軸＜０００１
＞、８はサファイアのＲ面（１１０２）、９はシリコン
の（００１）面、ＩＯはガス供給室、１１は圧力調節室
、１２はウエハ準備室、１３は第１の反応管、１４は第
２の反応管、１５はウエハ取り出し室、１６はポンプ、
１７はウエハ搬送室、１８はフォーク、１９はサセプタ
、２０はシリンダー、２１はゲートバルブである。 なお図中同一符号は同一又は相当部分を示す。 １６ ２５ ．ｆｉｊ戎′夕久し！ダ ２６ ２７ａ〜２７ｄ ２８ ＧａＡｓ 途らレ晃轡 ρ７ｔ涜Ｒ
面状ＳＯＳ基板にＧａＡｓを成長させた１５ 時の表面写真を描いた図、第２図は本発明の一実施例に
おいて半導体装置において球面ＳＯＳ基板の結晶方位を
サファイアの結晶構造模式図と照合して示した図、第３
図は本発明の一実施例による半導体装置においてＳＯＳ
基板上に化合物半導体層を堆積する装置を示す図、第４
図は球面状シリコン基板上に形成されたＧａＡｓ層の表
面写真を描いた図である。 図において、１は球面状ＳＯＳ基板、２はＧａＡｓ層、
３ａ〜３ｄは鏡面領域、４ば白濁領域、５はファセソト
面、６はザファイア、７はサファイアのＣ軸＜０００１
＞、８はサファイアのＲ面（１１０２）、９はシリコン
の（００１）面、ＩＯはガス供給室、１１は圧力調節室
、１２はウエハ準備室、１３は第１の反応管、１４は第
２の反応管、１５はウエハ取り出し室、１６はポンプ、
１７はウエハ搬送室、１８はフォーク、１９はサセプタ
、２０はシリンダー、２１はゲートバルブである。 なお図中同一符号は同一又は相当部分を示す。 １６ ２５ ．ｆｉｊ戎′夕久し！ダ ２６ ２７ａ〜２７ｄ ２８ ＧａＡｓ 途らレ晃轡 ρ７ｔ涜Ｒ
Claims (2)
- （１）サファイア基板上にシリコン層を形成したシリコ
ンオンサファイア基板（略してＳＯＳ基板）上に、III
−Ｖ族化合物半導体層を形成してなる半導体装置におい
て、 前記ＳＯＳ基板は、 Ｒ面（１＠１＠０２）サファイア基板上に成長したシリ
コン（００１）結晶面が、前記サファイアのＣ軸＜００
０１＞方向から遠い＜＠１＠１０＞方向あるいは＜１１
０＞方向に０．１〜１０度の角度をもって傾斜したもの
であることを特徴とする半導体装置。 - （２）サファイア基板上にシリコン層を形成したシリコ
ンオンサファイア基板（略してＳＯＳ基板）上に、III
−Ｖ族化合物半導体層を形成してなる半導体装置におい
て、 前記ＳＯＳ基板は、 Ｒ面（１＠１＠０２）サファイア基板上に成長したシリ
コン（００１）結晶面が、前記サファイアのＣ軸＜００
０１＞方向から遠い＜＠１＠１０＞方向あるいは＜＠１
＠＠１＠０＞方向に０．１〜１０度の角度をもって傾斜
し、かつ、シリコンの〔００１〕軸に沿って＜＠１＠１
０＞方向あるいは＜＠１＠＠１＠０＞方向から４５度よ
り小さい角度で回転したものであることを特徴とする半
導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011561A JPH088214B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置 |
| US07/581,794 US5081519A (en) | 1990-01-19 | 1990-09-13 | Semiconductor device |
| DE4040356A DE4040356A1 (de) | 1990-01-19 | 1990-12-17 | Halbleiterbauteil |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011561A JPH088214B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03215934A true JPH03215934A (ja) | 1991-09-20 |
| JPH088214B2 JPH088214B2 (ja) | 1996-01-29 |
Family
ID=11781350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011561A Expired - Lifetime JPH088214B2 (ja) | 1990-01-19 | 1990-01-19 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5081519A (ja) |
| JP (1) | JPH088214B2 (ja) |
| DE (1) | DE4040356A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153512A (ja) * | 2006-12-19 | 2008-07-03 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6039803A (en) * | 1996-06-28 | 2000-03-21 | Massachusetts Institute Of Technology | Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon |
| US5955776A (en) * | 1996-12-04 | 1999-09-21 | Ball Semiconductor, Inc. | Spherical shaped semiconductor integrated circuit |
| US5912481A (en) | 1997-09-29 | 1999-06-15 | National Scientific Corp. | Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction |
| US6423990B1 (en) | 1997-09-29 | 2002-07-23 | National Scientific Corporation | Vertical heterojunction bipolar transistor |
| US6849472B2 (en) * | 1997-09-30 | 2005-02-01 | Lumileds Lighting U.S., Llc | Nitride semiconductor device with reduced polarization fields |
| JP3180743B2 (ja) * | 1997-11-17 | 2001-06-25 | 日本電気株式会社 | 窒化化合物半導体発光素子およびその製法 |
| JP2001127326A (ja) * | 1999-08-13 | 2001-05-11 | Oki Electric Ind Co Ltd | 半導体基板及びその製造方法、並びに、この半導体基板を用いた太陽電池及びその製造方法 |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| AU2001257346A1 (en) * | 2000-05-31 | 2001-12-11 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| WO2002009187A2 (en) * | 2000-07-24 | 2002-01-31 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6498643B1 (en) | 2000-11-13 | 2002-12-24 | Ball Semiconductor, Inc. | Spherical surface inspection system |
| US6501121B1 (en) | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
| US6559471B2 (en) | 2000-12-08 | 2003-05-06 | Motorola, Inc. | Quantum well infrared photodetector and method for fabricating same |
| US20020096683A1 (en) * | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| WO2002082551A1 (en) | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US7198671B2 (en) * | 2001-07-11 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Layered substrates for epitaxial processing, and device |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US20030010992A1 (en) * | 2001-07-16 | 2003-01-16 | Motorola, Inc. | Semiconductor structure and method for implementing cross-point switch functionality |
| US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6855992B2 (en) * | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US20030034491A1 (en) | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US20030036217A1 (en) * | 2001-08-16 | 2003-02-20 | Motorola, Inc. | Microcavity semiconductor laser coupled to a waveguide |
| US20030071327A1 (en) * | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
| US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
| US20040070312A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Integrated circuit and process for fabricating the same |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| US7020374B2 (en) * | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
| US6965128B2 (en) * | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US20040164315A1 (en) * | 2003-02-25 | 2004-08-26 | Motorola, Inc. | Structure and device including a tunneling piezoelectric switch and method of forming same |
| US8541769B2 (en) * | 2010-11-09 | 2013-09-24 | International Business Machines Corporation | Formation of a graphene layer on a large substrate |
| US9275861B2 (en) | 2013-06-26 | 2016-03-01 | Globalfoundries Inc. | Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures |
| JP6455468B2 (ja) | 2016-03-09 | 2019-01-23 | Ｊｆｅスチール株式会社 | 方向性電磁鋼板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2704224B2 (ja) * | 1987-12-28 | 1998-01-26 | 京セラ株式会社 | 半導体素子及びその製法 |
| JP2704223B2 (ja) * | 1987-12-28 | 1998-01-26 | 京セラ株式会社 | 半導体素子 |
-
1990
- 1990-01-19 JP JP2011561A patent/JPH088214B2/ja not_active Expired - Lifetime
- 1990-09-13 US US07/581,794 patent/US5081519A/en not_active Expired - Fee Related
- 1990-12-17 DE DE4040356A patent/DE4040356A1/de active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153512A (ja) * | 2006-12-19 | 2008-07-03 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4040356A1 (de) | 1991-07-25 |
| DE4040356C2 (ja) | 1993-06-09 |
| JPH088214B2 (ja) | 1996-01-29 |
| US5081519A (en) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03215934A (ja) | 半導体装置 | |
| JP3875821B2 (ja) | ＧａＮ膜の製造方法 | |
| KR101086155B1 (ko) | 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장 | |
| US9039834B2 (en) | Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition | |
| KR101355593B1 (ko) | 개선된 에피택시 재료들의 제조 방법 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| JP2006523033A (ja) | シリコン上に単結晶ＧａＮを成長させる方法 | |
| JP2005522889A5 (ja) | ||
| US9147734B2 (en) | High quality GaN high-voltage HFETs on silicon | |
| US20240154000A1 (en) | Single crystal semiconductor structure and method of fabricating the same | |
| KR101084709B1 (ko) | 질소화 갈륨 기판 제작 방법 | |
| US6255004B1 (en) | III-V nitride semiconductor devices and process for the production thereof | |
| US5578521A (en) | Semiconductor device with vaporphase grown epitaxial | |
| JP3094965B2 (ja) | 窒化ガリウム厚膜の結晶成長方法 | |
| JPH0983017A (ja) | エピタキシャルウェハおよびその製造方法 | |
| JPH033233A (ja) | 化合物半導体単結晶薄膜の成長方法 | |
| JPH0473930A (ja) | ヘテロエピタキシャル成長用基板 | |
| CN115831719A (zh) | 一种Si衬底上高质量AlN薄膜材料的制备方法 | |
| Grundmann et al. | Antiphase-domain-free InP on Si (001): Optimization of MOCVD process | |
| JP2804959B2 (ja) | Ш−ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPH08181070A (ja) | エピタキシャルウェハおよびその製造方法 | |
| JPH09162122A (ja) | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 | |
| JP3167350B2 (ja) | 素子の製造法 | |
| JPS6294944A (ja) | ３−５化合物半導体のｍｉｓ構造形成方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 |