JPH03215941A - Semiconductor device, insulating film forming method and device - Google Patents

Semiconductor device, insulating film forming method and device

Info

Publication number
JPH03215941A
JPH03215941A JP1061690A JP1061690A JPH03215941A JP H03215941 A JPH03215941 A JP H03215941A JP 1061690 A JP1061690 A JP 1061690A JP 1061690 A JP1061690 A JP 1061690A JP H03215941 A JPH03215941 A JP H03215941A
Authority
JP
Japan
Prior art keywords
insulating film
film material
wiring
forming
repaired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1061690A
Other languages
Japanese (ja)
Other versions
JP3153219B2 (en
Inventor
Mikio Hongo
幹雄 本郷
Katsuro Mizukoshi
克郎 水越
Takashi Kamimura
隆 上村
Hidezo Sano
秀造 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP01061690A priority Critical patent/JP3153219B2/en
Publication of JPH03215941A publication Critical patent/JPH03215941A/en
Application granted granted Critical
Publication of JP3153219B2 publication Critical patent/JP3153219B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の表面に絶縁膜を形成する方法およ
びその装置ならびに該t−1+膜形成方法および装置に
よって絶縁膜を構成された半導体装置に係り、とくに試
作した半導体装置に部分的に存在する不良の箇所や原因
の特定あるいは不良の補修に好適な絶縁膜形成方法およ
びその装置ならびに半導体装置に関する。
Detailed Description of the Invention [Industrial Application Field] The present invention relates to a method and apparatus for forming an insulating film on the surface of a semiconductor device, and a semiconductor device in which an insulating film is formed by the t-1+ film forming method and apparatus. In particular, the present invention relates to an insulating film forming method and apparatus suitable for identifying the location and cause of a defect partially existing in a prototype semiconductor device, or repairing the defect, and a semiconductor device.

〔従来の技術〕[Conventional technology]

半導体装置の高性能化、高速化をめざして、半導体装置
の微細化,高集積化が行われている。これにともない、
半導体装置の開発が難かしくなっており、開発期間の長
期化を招いている。かかる情況は、LSI設計にもカツ
I−アンドトライなる回路製作技法が必要であることを
示している。すなわち、従来の設計で十分に動作しない
チップ上の不良部分を特定し、当該部分に存在する配線
を切断したり、任意の箇所に布線を施したり、不良・3 配線を補修して、暫定的に完全な動作が得られる半導体
装置を製造すれば,それに引き続く特性評価や、設計変
更が迅速に行え,そのまま技術サンプルとしてユーザに
出荷することも可能となる。
2. Description of the Related Art In order to improve the performance and speed of semiconductor devices, semiconductor devices are becoming smaller and more highly integrated. Along with this,
Developing semiconductor devices is becoming more difficult, leading to longer development periods. This situation indicates that the cut-and-try circuit fabrication technique is also necessary for LSI design. In other words, you can identify a defective part on a chip that does not work satisfactorily with the conventional design, cut the wiring existing in that part, route the wiring to an arbitrary location, repair the defective wiring, and temporarily fix the defective part. Once a semiconductor device is manufactured that can operate perfectly, subsequent characteristic evaluations and design changes can be made quickly, and it can also be shipped directly to users as technical samples.

一方従来技術としては、たとえばセミコンダクタワール
ド( S emiconductor  World)
 1987年9月号第27頁乃至第32頁に記載されて
いるように、FIB (集光イオンビーム)でLSIチ
ップ表面のパシベーションおよび眉間絶縁膜に穴あけを
行い、配線を露出させたのち、CVDガスを導入して同
じ<FIBにより金属配線を形成する方法が紹介されて
いる。
On the other hand, as a conventional technology, for example, Semiconductor World
As described in pages 27 to 32 of the September 1987 issue, after passivating the surface of the LSI chip with FIB (focused ion beam) and drilling holes in the glabellar insulating film to expose the wiring, CVD A method is introduced in which metal wiring is formed using the same <FIB method by introducing gas.

またエクステンデド・アブストラクツ・オブ・ザ・セブ
ンティーンス・コンファレンス・オン・ソリッドステイ
ト・デバイセズ・アンド・マテリアルズ・トウキヨウ(
1985年)第193頁乃至第196頁(Extend
ed Abstracts of the 17thC
 onference  on  S olid  S
 tate  D evicesand Materi
als, Tokyo, 1985 pp]93−19
6)などに記載されているように、レーザCVD技術を
・ 4 用いてSi○2で被覆されたSi基板上にMo配線を形
成する方式が紹介されている。
Also, the Extended Abstracts of the Seventeenth Conference on Solid State Devices and Materials Tokyo (
1985) pp. 193-196 (Extend
ed Abstracts of the 17thC
onference on solid S
tate D evicesand Materi
als, Tokyo, 1985 pp] 93-19
6), a method has been introduced in which Mo wiring is formed on a Si substrate coated with Si○2 using laser CVD technology.

また従来技術としては特開昭62−229956号公報
、特開昭62 − 229957号公報、1988年秋
季応物学会予稿集1988.10.p534が知られて
いる。
In addition, as prior art, Japanese Patent Application Laid-open No. 62-229956, Japanese Patent Application Laid-open No. 62-229957, 1988 Autumn Proceedings of the Japanese Society of Applied Physics 1988.10. p534 is known.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記第1の従来技術、あるいは第1の従来技術と第2の
従来技術の組合せにより、不要配線の切断と付加配線の
形成が可能で、これにより設計不良やプロセス不良のた
め動作しないLSIチップを補修して、完全に動作する
L’S Iを得ることができる。しかし、この様にして
得られたLSIチップでは十分な信頼性が得られないと
いう課題を有するものであった。
By using the first conventional technique or a combination of the first conventional technique and the second conventional technique, it is possible to cut unnecessary wiring and form additional wiring, thereby eliminating LSI chips that do not function due to design or process defects. Repairs can be made to obtain a fully operational L'S I. However, the LSI chip obtained in this manner has a problem in that sufficient reliability cannot be obtained.

また、第3〜第5の従来技術はレーザCVDにより絶縁
膜を形成する方法が開示されているが、デポ速度が遅い
、プロセスが複雑等の課題があった。本発明の目的はよ
り簡便に絶縁膜を形成する方法を提供するものである。
Furthermore, although the third to fifth conventional techniques disclose a method of forming an insulating film by laser CVD, there are problems such as a slow deposition rate and a complicated process. An object of the present invention is to provide a method for forming an insulating film more easily.

即ち本発明の目的は、半導体装置上の任意配線を切断し
たり、接続を行・5 い完全な動作が得られる様に補修した半導体装置の出荷
を可能とする高信頼度な絶縁膜形成方法及びその装置並
びに半導体装置を提供することにある。
That is, an object of the present invention is to provide a highly reliable insulating film forming method that enables repaired semiconductor devices by cutting and connecting any wiring on a semiconductor device and shipping the semiconductor device so that it is fully operational. An object of the present invention is to provide a device thereof, and a semiconductor device.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、補修のための切断箇所および配線を形成し
たチップ上に、少なくとも切断箇所および補修配線上を
含み、かつ接続用の電極(パッドあるいはバンプ)上を
除いた領域にインクジェットにより絶縁膜材料を付着さ
せ絶縁膜を形成することにより、達成される。
The above purpose is to apply insulating film material to an area including at least the cut points and the repair wiring, but excluding the connection electrodes (pads or bumps), on the chip where the cut points and wiring for repair have been formed. This is achieved by depositing the oxide and forming an insulating film.

即ち上記目的は、補修部分を保護膜で覆うことにより、
補修チップの信頼性を得ることにある。
In other words, the above purpose is to cover the repaired area with a protective film,
The aim is to obtain reliability of repair chips.

〔作用〕[Effect]

切断,あるいは配線形成による補修の終わったLSIを
ノズル先端に対向させ、ノズルから絶縁膜を形成するた
めの材料の微細液滴を吐出させて、上記補修部分を含む
表面上に上記材料膜を形成する。
The LSI that has been repaired by cutting or forming wiring is faced to the tip of a nozzle, and fine droplets of a material for forming an insulating film are discharged from the nozzle to form a film of the material on the surface including the repaired portion. do.

ここで絶縁膜を形成するための材料としてスピ・6 ン・オン・ガラス,ポリイミドなどが選ばれる。Here, Spi-6 is used as a material for forming the insulating film. Selected materials include glass-on-glass and polyimide.

上記材料膜を形成した後、チップをベーキングすること
により、スピン・オン・ガラスの場合は溶媒を除去し○
H基を消失させてSio.膜に、あるいはポリイミドの
場合には脱水重合反応が進み、ポリイミド膜が得られる
。これにより補修部表面は絶縁膜(保護膜)で覆われる
ことになり、補修したLSIの信頼性を確保することが
できる。
After forming the above material film, the chip is baked to remove the solvent in the case of spin-on glass.
Sio. In the case of polyimide, a dehydration polymerization reaction proceeds to obtain a polyimide film. As a result, the surface of the repaired portion is covered with an insulating film (protective film), and the reliability of the repaired LSI can be ensured.

即ち本発明によれば、切断部のAtが露出していないの
で、Alのエレクトロマイグレーション等により短絡す
る恐れはない。またF I B ( FocusedI
on Beam) CVDやレーザCVDで形成した配
線が露出していないので、組立時の機械的な力や加熱,
水分浸透による腐食等により断線することはない。
That is, according to the present invention, since At at the cut portion is not exposed, there is no risk of short circuiting due to electromigration of Al or the like. Also FI B (Focused I
(on Beam) Since the wiring formed by CVD or laser CVD is not exposed, there is no need for mechanical force, heating, or
The wire will not break due to corrosion due to moisture penetration.

〔実施例〕〔Example〕

以下、本発明の実施例について図に従って説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例である絶縁膜形成装置の全体
構成を示している。F I B ( FocusedI
on Beam)加工による配線切断や接続穴の形成お
よびレーザCVDあるいはFIT3CVDによる配線接
続が終了したLSIチップ,即ち補修の終了したLSI
チップ]−はx−y−z−0ステージ2上に載置される
。ステージ2はX−Y方向については例えばモータ3,
4により駆動される。
FIG. 1 shows the overall configuration of an insulating film forming apparatus which is an embodiment of the present invention. F I B (Focused I
LSI chips that have undergone wiring cutting, connection hole formation, and wiring connection using laser CVD or FIT3CVD processing (on beam) processing, in other words, LSI chips that have been repaired.
chip]- is placed on the xyz-0 stage 2. For example, the stage 2 has a motor 3 in the X-Y direction.
4.

(Z一θについても特に図示していないが、モータによ
り廓動される。)位置決め・観察光学系は対物レンズ5
,照明光源6,接眼レンズ7,撮像レンズ(リレーレン
ズ)8,TVカメラ9から構成されており、チップ1の
位置決めや観察を接眼レンズ7あるいはモニタ10によ
り行うことができる。また絶縁膜材料吐出部は圧電素子
で形成されたリング11を備えたノズル12と、パイプ
13で接続された液だめ14よりなり,絶縁膜材料15
が納められている。また、駆動機構16により開閉自在
な防護板17がノズルに直下に設置されている。さらに
、x−y−z−eステージ2の制御,圧電素子リング1
1および防護板17の制御を行う制御装置18を備えて
いる。
(Z and θ are also rotated by a motor, although they are not particularly shown.) The positioning/observation optical system is the objective lens 5.
, an illumination light source 6, an eyepiece 7, an imaging lens (relay lens) 8, and a TV camera 9. The chip 1 can be positioned and observed using the eyepiece 7 or a monitor 10. The insulating film material discharging section includes a nozzle 12 equipped with a ring 11 formed of a piezoelectric element, and a liquid reservoir 14 connected by a pipe 13.
is stored. Further, a protection plate 17 that can be opened and closed by a drive mechanism 16 is installed directly below the nozzle. Furthermore, the control of the x-y-z-e stage 2, the piezoelectric element ring 1
1 and a control device 18 that controls the protection plate 17.

) 第1図に示した絶縁膜形成装置による絶縁膜の形成方法
について説明する。まず、第2図に示す様な、補修の終
了したLSIチツプ1(ウエハでも可)を第1図に示し
たX−Y−Z一〇ステージ2上に載置する。このLSI
チップ1表面上には、集束イオンビーム(FIB)加工
により、配線を切断するため保護膜あるいは必要に応じ
て層間絶縁膜を貫通して形成された穴の開口部21. 
21’および同様にして形成された接続六間を接続する
レーザCVDあるいはFIBCVDにより形成した接続
配線22. 22’が露出している。通常LSIチップ
表面は、入出力端子であるパツド23以外は最終的なパ
ッシベーション膜(保護膜)24で覆われている。
) A method for forming an insulating film using the insulating film forming apparatus shown in FIG. 1 will be described. First, a repaired LSI chip 1 (or a wafer may be used) as shown in FIG. 2 is placed on the X-Y-Z stage 2 shown in FIG. This LSI
On the surface of the chip 1, hole openings 21 are formed by focused ion beam (FIB) processing to penetrate the protective film or, if necessary, the interlayer insulating film to cut the wiring.
21' and a connecting wire 22 formed by laser CVD or FIBCVD to connect the connecting wires 22. 22' is exposed. Normally, the surface of the LSI chip is covered with a final passivation film (protective film) 24 except for pads 23 which are input/output terminals.

ステージ2上にチップ1を載置した後、チップ1は光学
系の下に移動し、チップ1内の2ケ所のターゲットマー
ク(位置決め用のマーク)あるいは座標が既知の特定位
置(例えばチップの角,特定のパッドあるいは配線の位
置)をモニタ画面の中心と位置合せして、その時の図1
には示してい) ないがステージ2に取付けたリニアエンコーダ,モータ
3,4に取りつけたロータリエンコーダあるいはレーザ
干渉計などの手段により知ることができる。座標からX
−Y−θの調整を行う。Zについては、対物レンズ5と
して高倍のレンズを使うことにより、100倍対物レン
ズの場合で±0.5μm程度に調整することは可能であ
る。
After placing the chip 1 on the stage 2, the chip 1 is moved under the optical system, and two target marks (positioning marks) within the chip 1 or a specific position with known coordinates (for example, a corner of the chip) are placed on the chip 1. , specific pad or wiring position) with the center of the monitor screen, and then
(not shown), but it can be determined by means such as a linear encoder attached to the stage 2, a rotary encoder attached to the motors 3 and 4, or a laser interferometer. from coordinates
-Y-θ adjustment. Regarding Z, by using a high-magnification lens as the objective lens 5, it is possible to adjust it to about ±0.5 μm in the case of a 100x objective lens.

このあと、チップ1はノズル12直下に移動する。After this, the chip 1 moves directly below the nozzle 12.

このノズル12は、いわゆるインクジェッ1へ・ノズル
の機能を有するもので、インクのかわりに絶縁膜材料1
5を吐出するものである。TVモニタ10上の中心とノ
ズル12から吐出され付着する位置の関係は既知であり
、チップ1上の相対座標に従い任意の位置に絶縁膜材料
を付着させることは容易である。なお、このインクジェ
ットについては例えば特公昭47 − 7847号に示
されているものと類似の技術であるが、ここでは他から
の信号によりインクを偏向させて特定の印字を形成する
のではなく、外からの信号により絶縁膜材料15の微細
粒子を一定の位置へ輸送し、付着させるものである。こ
こでは付着位置の調整はチップ1を載置しているXY−
Z一〇ステージ2によってのみ行う例で示しているが、
相対的にノズル12位置を移動させても同様の結果が得
られる。
This nozzle 12 has the function of a so-called inkjet 1 nozzle, and instead of ink, the insulating film material 1
5 is discharged. The relationship between the center on the TV monitor 10 and the position discharged from the nozzle 12 and deposited is known, and it is easy to deposit the insulating film material at an arbitrary position according to the relative coordinates on the chip 1. Note that this inkjet is a technology similar to that shown in, for example, Japanese Patent Publication No. 47-7847, but here, instead of deflecting ink using a signal from another source to form a specific print, The fine particles of the insulating film material 15 are transported to a predetermined position and attached thereto by a signal from the insulating film material 15. Here, the adhesion position is adjusted by
Although shown as an example performed only by Z10 Stage 2,
Similar results can be obtained by relatively moving the nozzle 12 position.

ここで、ノズル12を形成しているガラス管には圧電素
子で形成されたリング11がリング内面が接する様に設
置されていて、このリング11に直流電圧パルスが印加
されると、隣間的にガラス管が収縮力を受け、中の絶縁
膜材料15の一部が微細な液滴となって飛び出し5チツ
プ1上でつぶれ、ほぼ円形に近い領域を絶縁膜材料15
で覆う。圧電素子は必ずしもリングである必要はなく、
圧電効果によりガラス管を圧縮できる構造であれば良い
。ノズル12先端の内径が約50μmの場合で圧電素子
に70V,20〜40msecのパルスを印加すると直
径100μm程度の液滴が吐出される。液の粘度,ノズ
ル径,圧電素子への印加電圧により吐出される液滴の大
きさを制御することができ、チップ上に付着した時の寸
法として50μm径〜200μm径を得ることができる
。即ちFIB加工で形成した六入口21の座標,あるい
はレーザCVDなどで形成した補修配線22の形成デー
タに従ってステージ2を移動させながら一定のピッチで
(穴のみの場合には、穴の座標のみに]−ケ),絶縁膜
利料の液滴を付着させて行く。
Here, a ring 11 formed of a piezoelectric element is installed in the glass tube forming the nozzle 12 so that the inner surface of the ring is in contact with the glass tube, and when a DC voltage pulse is applied to this ring 11, the adjacent When the glass tube is subjected to a contraction force, a part of the insulating film material 15 inside it becomes a fine droplet and collapses on the chip 5, causing the insulating film material 15 to cover a nearly circular area.
cover with Piezoelectric elements do not necessarily have to be rings;
Any structure that can compress the glass tube by piezoelectric effect may be used. When the inner diameter of the tip of the nozzle 12 is about 50 μm, when a pulse of 70 V and 20 to 40 msec is applied to the piezoelectric element, droplets with a diameter of about 100 μm are ejected. The size of the ejected droplet can be controlled by the viscosity of the liquid, the nozzle diameter, and the voltage applied to the piezoelectric element, and the size of the droplet when deposited on the chip can be 50 μm to 200 μm. That is, at a constant pitch while moving the stage 2 according to the coordinates of the six inlets 21 formed by FIB processing or the formation data of the repair wiring 22 formed by laser CVD etc. (in the case of only holes, only the coordinates of the holes) -q) Droplets of insulating film material are deposited.

この時、防護板16の開閉、およびデータに従ったステ
ージ2の移動,圧電素子11への電圧印加などは全て制
御装置18により制御される。
At this time, opening and closing of the protection plate 16, movement of the stage 2 according to the data, application of voltage to the piezoelectric element 11, etc. are all controlled by the control device 18.

第3図は補修配線22の始点位置に1−ケの絶縁膜材料
液滴25が付着した状態を示している。このあと、配線
データに従いステージ2を移動しつつ絶縁膜材料の液滴
を一定ピッヂで付着させ、最終的bこは第4図に示す様
に、補修部分全体を絶縁膜材料膜26で覆う。
FIG. 3 shows a state in which one insulating film material droplet 25 is attached to the starting point position of the repair wiring 22. As shown in FIG. Thereafter, droplets of the insulating film material are deposited at a constant pitch while moving the stage 2 according to the wiring data, and finally the entire repaired area is covered with the insulating film material film 26, as shown in FIG.

ここで絶縁膜材料としてスピン・オン・ガラスを用いた
場合について説明する。
Here, a case will be described in which spin-on glass is used as the insulating film material.

スピン・オン・ガラスはRnSi(○H ). − .
.で示されるケイ素化合物と添加剤を例えばエタノール
などの有機溶剤に溶解したもので、200℃以」二の温
度でベークすることにより,有機溶剤が除去され、Si
n.に近い性質の膜が得られる。特に600℃以上の温
度でベークすると○H成分が消失し、Si○2膜が得ら
れるが、ベーク温度はLSIチップに許容される温度が
選ばれる。通常,AQ配線へのダメージを最小にするた
め、400℃以下が望ましい。
Spin-on glass is RnSi(○H). −.
.. A silicon compound and additives shown by are dissolved in an organic solvent such as ethanol, and by baking at a temperature of 200°C or higher, the organic solvent is removed and the silicon is dissolved.
n. A film with properties similar to those of the above can be obtained. In particular, when baking at a temperature of 600° C. or higher, the ◯H component disappears and a Si◯2 film is obtained, but the baking temperature is selected to be a temperature that is permissible for the LSI chip. Normally, the temperature is preferably 400° C. or lower in order to minimize damage to the AQ wiring.

以上により、補修部はSi○2あるいはSin2に近い
性質の保護膜で覆われることになり、LSIとしての信
頼性が確保される。
As a result of the above, the repaired portion is covered with a protective film having properties similar to Si○2 or Sin2, thereby ensuring reliability as an LSI.

次にポリイミド樹脂を用いた場合について説明する。材
料としてはプレポリマ(あるいはモノマ)状態の樹脂材
料をビロリドン,ジメチルアセトアミド等の溶.媒に溶
解したもので、200〜400℃の温度でベークするこ
とにより、溶媒が除去され脱水重合反応が進み、ポリイ
ミド膜が形成される。これにより、補修部はポリイミド
膜で覆われることになり、LSIとしての信頼性が確保
される。
Next, a case where polyimide resin is used will be explained. The material is a prepolymer (or monomer) resin material dissolved in pyrrolidone, dimethylacetamide, etc. By baking at a temperature of 200 to 400°C, the solvent is removed, the dehydration polymerization reaction proceeds, and a polyimide film is formed. As a result, the repaired portion is covered with a polyimide film, ensuring reliability as an LSI.

ここでは、補修の方法即ち、不要配線の切断,接続穴の
形成,接続配線の形成の方法については特に触れないが
、例えば特開昭63−164240に記載)..′\、 されている方法を採用することができる。
Here, repair methods, ie, methods of cutting unnecessary wiring, forming connection holes, and forming connection wiring, will not be particularly mentioned; .. ′\, the method described can be adopted.

ただし、これに限定されるものではなく、いかなる方法
・手段にせよ補修(修正)した半導体チップの補修部分
を保護膜で覆い、これにより信頼性を確保することが、
本発明の主旨である。
However, this is not limited to this, and it is possible to cover the repaired part of the semiconductor chip repaired (corrected) with a protective film by any method or means, thereby ensuring reliability.
This is the gist of the present invention.

次に別な実施例である絶縁膜形成装置および形成方法に
ついて説明する。第5図は絶縁膜形成装置の全体構成を
示している。
Next, another embodiment of an insulating film forming apparatus and a forming method will be described. FIG. 5 shows the overall configuration of the insulating film forming apparatus.

補修済のチップ31(あるいはウエハ)を載置するため
のX−Y−Z一θステージ32とそれを駆動するための
モータ33, 34 (他に図示していないがZθにつ
いてもモータで旺動する)と対物レンズ35,照明装置
36,接眼レンズ37,撮影用リレーレンズ38,TV
カメラ39,モニタ40からなる観察光学系,縞パター
ンのマスク41の像をチツプ1上に投影するための光源
42,プリズム43で分離した縞パターン像を線状に集
光するためのシリンドリ力ルレンズ44. 44’ リ
ニアイメージセンサ45, 45’および制御回路46
からなる自動焦点系,圧電素子リング51,ノズル52
,パイプ53,絶総膜材料54を1′べ 納めた液だめ55からなる絶縁膜材料吐出部、および全
体の制御を行う制御装置56から構成されている。第1
図に示した実施例との大きな相違点は自動焦点機能を有
することと、観察位置と絶縁膜付着位置が同一でありa
察しながら絶縁膜形成が行える点である。
An X-Y-Z one-theta stage 32 on which a repaired chip 31 (or wafer) is placed, and motors 33 and 34 to drive it (Although not shown, the motor also drives the Z-theta stage. ), objective lens 35, illumination device 36, eyepiece lens 37, photographing relay lens 38, TV
An observation optical system consisting of a camera 39 and a monitor 40, a light source 42 for projecting the image of the striped pattern mask 41 onto the chip 1, and a cylindrical power lens for linearly focusing the striped pattern image separated by a prism 43. 44. 44' Linear image sensor 45, 45' and control circuit 46
an automatic focusing system consisting of a piezoelectric element ring 51, and a nozzle 52;
, a pipe 53, an insulating film material discharge section consisting of a liquid reservoir 55 containing an absolute film material 54, and a control device 56 for controlling the entire system. 1st
The major difference from the embodiment shown in the figure is that it has an automatic focus function, and that the observation position and the insulating film deposition position are the same.
The advantage is that the insulating film can be formed while observing the process.

まず、配線の切断・接続配線の形成といった補修の終了
したチップ(あるいはウェハ)31をXy−z−oステ
ージ32上に載置する。チップ31表面が観察光学系の
視野内に入ったら、光源42により縞パターンマスク4
1を照明してその透過像をチップ31の表面に投影する
。これは通常の可視光でも良いし、赤外光(ただし対物
レンズ35で結像できる範囲の波長を持つ)でも良く、
接眼レンズ37あるいはTVカメラ39の視野内にあっ
ても、また視野外でも良い。この縞パターン像をプリズ
ム43で分割(赤外の場合には分離も可能)してシリン
ドリ力ルレンズ44. 44’で縞方向に圧縮した像に
変換してリニアイメージセンサ45, 45’ に入力
する。この時の像のコントラストが最も大きい場合が合
焦点であり、リニアイメージセンサとシリンドリ力ルレ
ンズは一組でも良いが、それぞれを合焦点位置よりわず
かに前後する位置関係に置き、コン1〜ラストが等しく
なった点を合焦点としても良い。特に後者の場合は、ピ
ントがどちらにずれているかを検出できるため、自動焦
点系としてすぐれている。この系により、リニアイメー
ジセンサ45, 45’で得られる信号のコン1〜ラス
1〜が常に等しくなる様にZステージを暉動することに
より観察光学系は常にピントが合った状態となり、仮に
チップ(あるいはウェハが)がうねっていたり、下に異
物をはさみ込んで、傾いても問題がない。
First, the chip (or wafer) 31 that has been repaired by cutting wiring and forming connection wiring is placed on the Xyzo stage 32 . When the surface of the chip 31 enters the field of view of the observation optical system, the light source 42 illuminates the striped pattern mask 4.
1 is illuminated and its transmitted image is projected onto the surface of the chip 31. This may be normal visible light or infrared light (with a wavelength within the range that can be imaged by the objective lens 35),
It may be within the field of view of the eyepiece lens 37 or the TV camera 39, or it may be outside the field of view. This striped pattern image is divided by a prism 43 (separation is also possible in the case of infrared light) and then divided by a cylindrical lens 44. At 44', the image is converted into a compressed image in the stripe direction and input to linear image sensors 45, 45'. The focal point is when the contrast of the image is greatest at this time.Although a pair of linear image sensor and cylindrical lens may be used, each is placed in a position slightly before and after the focal point position, and the focus point is the one where the image contrast is greatest. The point where they are equal may be set as the focal point. Particularly in the latter case, it is excellent as an automatic focusing system because it can detect in which direction the focus has shifted. With this system, the observation optical system is always in focus by moving the Z stage so that the signals obtained by the linear image sensors 45 and 45' are always equal. There is no problem even if the wafer (or wafer) is undulating or tilted due to foreign objects stuck underneath.

ここでチップ31内の2ケ所のターゲットマーク(位置
決め用のマーク)あるいは座標が既知の特定位置(例え
ばチップの角,特定のパッド,あるいは配線の位置)を
モニタ40画面の中心(あるいは電子ライン等で特定で
きる点)に位置合せして、図示していないリニアエンコ
ーダなどの手段によりその位置座標を得、ステージ32
を調整特にO方向のする。
Here, two target marks (positioning marks) within the chip 31 or a specific position with known coordinates (for example, a corner of the chip, a specific pad, or the position of a wiring) are monitored at the center of the screen of the monitor 40 (or an electronic line, etc.). The position coordinates are obtained by means such as a linear encoder (not shown), and the stage
Adjust especially in the O direction.

このあと、制御装置56により補修データから切断箇所
,あるいは補修配線の始点位置がモニタ40の中心(あ
るいは特定の位置)に位置合せされる。
Thereafter, the control device 56 aligns the cut point or the starting point position of the repair wiring with the center of the monitor 40 (or a specific position) based on the repair data.

この位置はノズル52から吐出される絶縁膜材料54液
滴が付着と一致する様に予め調整されている。
This position is adjusted in advance so that the droplet of the insulating film material 54 discharged from the nozzle 52 coincides with the deposition position.

対物レンズ35としては比較的長作動距離のものが選ば
れ、またノズル52から絶縁膜材料54の微細液滴は斜
方より吐出されるが、常に自動焦点が動作し液滴の付着
位置は予め調整された位置(モニタ40の画面中央)に
一致する。この後、補修配線の場合には、配線を形成し
た時のデータ(始点,折点,終点の座標)に従いステー
ジ32が移動し、定ピッチごとに制御装置56からの直
流電圧パルス印加により絶縁膜材料液滴を吐出し、第4
図に示した様に、切断穴および補修配線上を絶縁膜材料
の膜で覆うことができる。なお、この時作業者は接眼レ
ンズ37あるいはTVモニタ40により、絶縁膜材料の
液滴が付着する様子を観察・確認することができる。全
ての補修箇所を絶縁膜材料の膜で覆った後、チップ(ま
たはウェハ)31は熱処理・17 ・ (ベーク)が施される。絶縁膜材料としてはS○G(ス
ピン・オン・ガラス),ポリイミド樹脂などが選ばれ、
それぞれに最適なベーク温度によるベーキングが施され
る。これにより、LSIチツプの補修部は保護膜(絶縁
膜)で覆われることになり、LSIとしての信頼性が確
保される。
As the objective lens 35, one with a relatively long working distance is selected, and fine droplets of the insulating film material 54 are ejected from the nozzle 52 obliquely, but automatic focusing always operates and the adhesion position of the droplets is determined in advance. This corresponds to the adjusted position (the center of the screen of the monitor 40). After that, in the case of repair wiring, the stage 32 moves according to the data (coordinates of the starting point, corner point, and end point) when the wiring was formed, and the insulating film is The material droplet is ejected and the fourth
As shown in the figure, the cut hole and the repair wiring can be covered with a film of an insulating film material. At this time, the operator can observe and confirm the adhesion of the droplets of the insulating film material using the eyepiece 37 or the TV monitor 40. After covering all repair points with a film of insulating film material, the chip (or wafer) 31 is subjected to heat treatment 17 (bake). S○G (spin-on glass), polyimide resin, etc. are selected as the insulating film material.
Baking is performed at the optimal baking temperature for each. As a result, the repaired portion of the LSI chip is covered with a protective film (insulating film), ensuring reliability as an LSI.

次に別な実施例である絶縁膜形成装置について、第6図
に示す。これは第1図に示した装置の光学系にダイクロ
イックミラ−61を介してレーザ光学系を結合したもの
である。即ち、レーザ発振器62から発振したレーザ光
63をミラー64.65を介して開ロスリット66で任
意の大きさの矩形に成形し、対物レンズ5によりチップ
1に縮小投影するもので、参照光源67の参照先により
、レーザ光63の照射位置・寸法が調整できる構成にな
っている。なお、ノズル12を含めた絶縁膜材料吐出部
も第1図と同様であるが、ここでは省略してある。この
装置によるIl4Am膜形成方法について述べる。まず
配線の切断・接続等の補修を完了したチツプ1をXY−
Z一〇ステージ2上に載置し、ターゲット1 ・18 ゛ マークあるいは座標が既知の特定位置でXYθの調整を
行う。この後、チツプ1をノズル直下に移動させ、補修
部分、即ち切断部の開口、および補修配線上に絶縁膜材
料の微細液滴を一定ピッチで付着させて絶縁膜材料の膜
を形成する。これは第1図〜第4図の説明で述べた通り
である。
Next, an insulating film forming apparatus according to another embodiment is shown in FIG. This is a device in which a laser optical system is coupled to the optical system of the apparatus shown in FIG. 1 via a dichroic mirror 61. That is, a laser beam 63 oscillated from a laser oscillator 62 is shaped into a rectangle of arbitrary size by an open loss slit 66 via mirrors 64 and 65, and is reduced and projected onto the chip 1 by an objective lens 5. The configuration is such that the irradiation position and dimensions of the laser beam 63 can be adjusted depending on the reference destination. Note that the insulating film material discharge section including the nozzle 12 is also the same as that in FIG. 1, but is omitted here. A method for forming an Il4Am film using this apparatus will be described. First, chip 1, which has undergone repairs such as cutting and connecting the wiring, is
It is placed on the Z10 stage 2, and XYθ adjustments are made at the target 1/18 mark or at a specific position whose coordinates are known. Thereafter, the chip 1 is moved directly below the nozzle, and fine droplets of the insulating film material are deposited at a constant pitch on the repaired part, that is, the opening of the cut part and the repaired wiring, to form a film of the insulating film material. This is as described in the explanation of FIGS. 1 to 4.

この後、チップ1は再び光学系直下に移動する。After this, the chip 1 moves directly below the optical system again.

そして、補修部分を覆っている絶縁膜材料の膜に参照先
による矩形開ロスリット66の像位置合せし、レーザ発
振器62からのレーザ光63を照射しながら補修配線デ
ータに従い、ステージを移動させる。
Then, the image of the rectangular open loss slit 66 by the reference target is aligned with the film of the insulating film material covering the repaired part, and the stage is moved according to the repair wiring data while irradiating the laser beam 63 from the laser oscillator 62.

絶縁膜材料としてスピン・オン・ガラスを使用した場合
にはレーザとしてC○2 レーザが最も望ましい。これ
は、波長が10.6μmであり、絶縁膜材料によく吸収
されるためであるが、YAGレーザ(波長1.06μm
)およびその高調波,Arレーザなどでも局部加熱がで
きればその目的を達することができる。また、絶縁膜材
料としてポリイミドを使用した場合でも、Ar レーザ
、YAGレーザおよびその高調波、CO2レーザなどを
用いることができる。ただし、波長が350n m以下
のレーザでは、ポリイミドを分解してしまうため使用で
きない。
When spin-on glass is used as the insulating film material, the most desirable laser is a C2 laser. This is because the wavelength is 10.6 μm and is well absorbed by the insulating film material, but YAG laser (wavelength 1.06 μm
), its harmonics, Ar laser, etc., can achieve the purpose if local heating can be performed. Further, even when polyimide is used as the insulating film material, an Ar laser, a YAG laser and its harmonics, a CO2 laser, etc. can be used. However, a laser with a wavelength of 350 nm or less cannot be used because it decomposes polyimide.

以」二述べた様に、スピン・オン・ガラスの場合でもポ
リイミドの場合でも、膜形成後チップ全体のベータを行
なわず、レーザ照射により絶縁膜材料膜のみをベークす
ることができ、その効果は全体をベークした場合と同じ
である。
As mentioned above, in both cases of spin-on glass and polyimide, it is possible to bake only the insulating material film by laser irradiation without beta testing the entire chip after film formation, and the effect is It is the same as if you baked the whole thing.

また、ここでは詳しく述べないが、第5図に示した絶縁
膜形成装置の光学系に対しても、第6図に示したレーザ
光学系を付加することができ、同様の効果が得られるこ
とは明らかである。
Although not described in detail here, the laser optical system shown in Figure 6 can be added to the optical system of the insulating film forming apparatus shown in Figure 5, and the same effect can be obtained. is clear.

次に別な実施例について述べる。第7図はセラミック等
の基板71上にポリイミド膜72も層間絶縁膜としてA
0,Cu,Wなどの金属薄膜の多層配線が形成される電
子回路基板の製造途中を示している。即ち、セラミック
基板7】上にポリイミド膜72を形成し、AI薄膜を成
膜した後パターニングしてAQ配線73を形成し、その
上に眉間絶縁膜としてのポリイミド膜74が形成されて
いる。通常、この後、ポリイミド膜74にエッチング技
術を適用してコンタク1・ホールを形成し、2M目の配
線層を形成するが、異物などの原因によりポリイミド膜
74に欠陥75が生じる場合がある。即ち局部的にポリ
イミド膜が除去され、一層目の配線が露出してい。この
まま、後のプロセスを続けると一層目と二層目の配線に
短絡が生じ、この電子回路基板は不良となってしまう。
Next, another embodiment will be described. In FIG. 7, a polyimide film 72 is also used as an interlayer insulating film on a substrate 71 made of ceramic or the like.
This figure shows the process of manufacturing an electronic circuit board on which multilayer wiring made of metal thin films such as 0, Cu, and W is formed. That is, a polyimide film 72 is formed on a ceramic substrate 7, an AI thin film is formed and then patterned to form an AQ wiring 73, and a polyimide film 74 as a glabella insulating film is formed thereon. Usually, after this, an etching technique is applied to the polyimide film 74 to form a contact 1 hole and a 2Mth wiring layer is formed, but defects 75 may occur in the polyimide film 74 due to foreign matter or the like. That is, the polyimide film is partially removed and the first layer wiring is exposed. If the subsequent processes are continued in this state, a short circuit will occur between the first and second layer wiring, and this electronic circuit board will become defective.

そこで、第1図あるいは第5図あるいは第6図に示した
絶縁膜形成装置(ここでは第5図に示した装置を使用し
た場合で説明する)のx−y−zθステージ32上に載
置しx−y−oの調整を行った後、検査装置による検査
結果から欠陥75位置を再現する。接眼レンズ37ある
いはモニタ40で観察しながら、ノズル52から絶縁膜
材料としてポリイミドの微細液滴を欠陥内部に付着させ
、欠陥75を埋める。欠陥75の大きさによっては1ヶ
の液滴で十分な場合もあるし、ステージ32を移動させ
ながら数ヶ〜数10ケの液滴を必要とする場合もある。
Therefore, it is placed on the x-y-zθ stage 32 of the insulating film forming apparatus shown in FIG. 1, FIG. 5, or FIG. After adjusting x-y-o, the position of the defect 75 is reproduced from the inspection results by the inspection device. While observing through the eyepiece 37 or the monitor 40, fine droplets of polyimide as an insulating film material are deposited inside the defect from the nozzle 52 to fill the defect 75. Depending on the size of the defect 75, one droplet may be sufficient, or several to several dozen droplets may be required while moving the stage 32.

後の工程で配線膜が段切れを起こさない程度に第占・ 8図に示す様に欠陥75部をポリイミド膜7G(正確に
はまだボリマ化していない)で埋めた後、電子回路基板
をベークして修正を完了する。その後,必要に応じて次
の製造工程に進。
After filling 75 defective parts with polyimide film 7G (to be precise, it has not been made into a volumizer yet) as shown in Figure 8, to the extent that the wiring film does not break in the wiring film in the later process, the electronic circuit board is baked. to complete the modification. After that, proceed to the next manufacturing process as necessary.

これにより、電子回路基板の製造歩留りを向上すること
ができる。また、完成した電子回路基板に対して、前述
した半導体装置と同様に部分的な欠陥や回路変更の必要
が生じた場合に、レーザ加工、FIB加工あるいはフォ
1ヘエッチングプロセスによる配線の切断や、レーザC
VD,FIBCVD,マスキングによる部分蒸着、レー
ザで加速したメッキ、あるいは通常のフォトプロセスに
よる配線形成を行い、それら補修位置を絶縁膜で覆うこ
とにより、電子回路基板の信頼性を確保することができ
る。
Thereby, the manufacturing yield of electronic circuit boards can be improved. In addition, if there is a partial defect or the need to change the circuit on the completed electronic circuit board as in the case of the semiconductor device described above, we can cut the wiring using laser processing, FIB processing, or photo-etching process. Laser C
The reliability of the electronic circuit board can be ensured by forming wiring by VD, FIBCVD, partial vapor deposition using masking, plating accelerated by a laser, or a normal photo process, and covering these repair positions with an insulating film.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、半導体装置の補修のため配線を切断し
た部分で配線が露出していないので、水分の浸透、エレ
クトロマイグレーションなどによる短絡が生じない。ま
た補修配線が露出していな・22 ゜ いのて、組立時の機械的な力、加熱、水分浸透による腐
食等により断線することはない。即ち、補修した半導体
装1vCの信頼性を確保することができる。
According to the present invention, since the wiring is not exposed at the portion where the wiring is cut for repairing the semiconductor device, short circuits due to moisture penetration, electromigration, etc. do not occur. In addition, since the repair wiring is not exposed at 22°, it will not break due to mechanical force during assembly, heat, corrosion due to moisture penetration, etc. That is, the reliability of the repaired semiconductor device 1vC can be ensured.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す絶縁膜形成装置の構成
図、第2図は本発明の対象である補修済みの半導体チッ
プを示す図、第3図および第4図は各々本発明の絶縁膜
形成方法を説明するための図、第5図および第6図は各
々本発明の他の一実施例を示す絶縁膜形成装置の構成図
、第7図および第8図は各々本発明の電子回路基板への
絶縁膜形1反方法を説明するための図である。 1,3]・・・LSIチップ、 2,32・・XYZOステージ、 1.2.52・・ノズル、    15. 54・・I
IA縁膜材料、21  開口、       22・・
接続配線、2G・・絶縁膜材料膜、   62  レー
ザ発振器、・23
FIG. 1 is a block diagram of an insulating film forming apparatus showing an embodiment of the present invention, FIG. 2 is a diagram showing a repaired semiconductor chip which is the subject of the present invention, and FIGS. 3 and 4 are each a diagram showing the present invention. FIG. 5 and FIG. 6 are diagrams for explaining the insulating film forming method of the present invention, respectively, and FIGS. 5 and 6 are block diagrams of an insulating film forming apparatus showing another embodiment of the present invention, and FIGS. FIG. 2 is a diagram for explaining a method of applying an insulating film to an electronic circuit board. 1,3]...LSI chip, 2,32...XYZO stage, 1.2.52...nozzle, 15. 54...I
IA membrane material, 21 opening, 22...
Connection wiring, 2G...Insulating film material film, 62 Laser oscillator, 23

Claims (1)

【特許請求の範囲】 1、不要配線の切断、接続配線の付加形成による補修を
行った半導体装置であって、少なくとも上記補修部分を
含む表面に液状の絶縁膜材料を付着せしめて溶媒を除去
して固化させた絶縁膜を形成したことを特徴とする半導
体装置。 2、不要配線の切断、接続配線の付加形成による補修を
行った半導体装置に対して、少なくとも上記補修部分を
含む表面に、液状の絶縁膜材料を付着せしめ、溶媒を除
去して固化させることを特徴とする絶縁膜形成方法。 3、インクジェットノズルから吐出させて上記液状の絶
縁膜材料を付着せしめる請求項2記載のことを特徴とす
る絶縁膜形成方法。 4、上記液状の絶縁膜材料がスピン・オン・ガラスを主
成分とすることを特徴とする請求項2記載の絶縁膜形成
方法。 5、上記液状の絶縁膜材料ポリイミドを主成分とするこ
とを特徴とする請求項2記載の絶縁膜形成方法。 6、レーザ照射によって上記溶媒を除去して固化させる
ことを特徴とする請求項2記載の絶縁膜形成方法。 7、複数の絶縁層と複数の配線層を有する電子回路基板
の絶縁層の一部が欠落した欠陥に対して、上記欠陥部の
みに液状の絶縁膜材料を付着せしめ、溶媒を除去して固
化させることを特徴とする絶縁膜形成方法。 8、対象となる基板を載置するステージと、基板表面を
観察する観察光学系と、液状の絶縁膜材料を吐出する手
段と、ステージの駆動および絶縁膜材料の吐出を制御す
る制御装置とを備えたことを特徴とする絶縁膜形成装置
。 9、上記制御装置は、上記観察光学系によって観察する
視野内に絶縁膜材料を吐出制御し、絶縁膜材料の付着と
表面の観察が同時に行える様に構成されたことを特徴と
する請求項8記載の絶縁膜形成装置。
[Scope of Claims] 1. A semiconductor device that has been repaired by cutting unnecessary wiring and forming additional connection wiring, in which a liquid insulating film material is attached to at least the surface including the repaired portion and the solvent is removed. A semiconductor device characterized in that an insulating film is formed by solidifying the insulating film. 2. For a semiconductor device that has been repaired by cutting unnecessary wiring and forming additional connection wiring, apply a liquid insulating film material to at least the surface including the repaired portion, remove the solvent, and solidify it. Characteristic insulating film formation method. 3. The method of forming an insulating film according to claim 2, wherein the liquid insulating film material is deposited by ejecting it from an inkjet nozzle. 4. The method of forming an insulating film according to claim 2, wherein the liquid insulating film material contains spin-on glass as a main component. 5. The insulating film forming method according to claim 2, wherein the liquid insulating film material contains polyimide as a main component. 6. The method of forming an insulating film according to claim 2, wherein the solvent is removed and solidified by laser irradiation. 7. For defects where part of the insulating layer of an electronic circuit board that has multiple insulating layers and multiple wiring layers is missing, a liquid insulating film material is applied only to the defective part, and the solvent is removed and solidified. An insulating film forming method characterized by: 8. A stage on which the target substrate is placed, an observation optical system for observing the substrate surface, a means for discharging the liquid insulating film material, and a control device for controlling the drive of the stage and the discharging of the insulating film material. An insulating film forming apparatus comprising: 9. Claim 8, wherein the control device is configured to control the discharge of the insulating film material within the field of view observed by the observation optical system, so that the adhesion of the insulating film material and the observation of the surface can be performed simultaneously. The insulating film forming apparatus described above.
JP01061690A 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor Expired - Lifetime JP3153219B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01061690A JP3153219B2 (en) 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01061690A JP3153219B2 (en) 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor

Publications (2)

Publication Number Publication Date
JPH03215941A true JPH03215941A (en) 1991-09-20
JP3153219B2 JP3153219B2 (en) 2001-04-03

Family

ID=11755169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01061690A Expired - Lifetime JP3153219B2 (en) 1990-01-22 1990-01-22 Semiconductor device, insulating film forming method and device therefor

Country Status (1)

Country Link
JP (1) JP3153219B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059014A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method for forming a silicon film and ink composition for ink jet
JP2006202828A (en) * 2005-01-18 2006-08-03 V Technology Co Ltd Wiring correction method for electronic circuit board
JP2010211083A (en) * 2009-03-12 2010-09-24 Omron Corp Method and device for manufacturing fpd substrate
JP2010219133A (en) * 2009-03-13 2010-09-30 Fuji Electric Systems Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing semiconductor device
JP2011060939A (en) * 2009-09-09 2011-03-24 Toshiba Corp Method of manufacturing semiconductor device
JP2017057441A (en) * 2015-09-14 2017-03-23 株式会社東芝 Flow control device and processing device
CN108541339A (en) * 2016-03-24 2018-09-14 株式会社考恩斯特 Metal wiring repair method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593314B1 (en) 2000-07-24 2006-06-26 엘지.필립스 엘시디 주식회사 Liquid crystal display

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059014A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method for forming a silicon film and ink composition for ink jet
JP2006202828A (en) * 2005-01-18 2006-08-03 V Technology Co Ltd Wiring correction method for electronic circuit board
JP2010211083A (en) * 2009-03-12 2010-09-24 Omron Corp Method and device for manufacturing fpd substrate
JP2010219133A (en) * 2009-03-13 2010-09-30 Fuji Electric Systems Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing semiconductor device
JP2011060939A (en) * 2009-09-09 2011-03-24 Toshiba Corp Method of manufacturing semiconductor device
JP2017057441A (en) * 2015-09-14 2017-03-23 株式会社東芝 Flow control device and processing device
CN108541339A (en) * 2016-03-24 2018-09-14 株式会社考恩斯特 Metal wiring repair method
JP2019521502A (en) * 2016-03-24 2019-07-25 コーウィン ディーエスティー カンパニー リミテッドCowindst Co., Ltd. How to repair metal wiring
CN108541339B (en) * 2016-03-24 2022-12-23 株式会社考恩斯特 Metal wiring repairing method

Also Published As

Publication number Publication date
JP3153219B2 (en) 2001-04-03

Similar Documents

Publication Publication Date Title
US4273859A (en) Method of forming solder bump terminals on semiconductor elements
US5832595A (en) Method of modifying conductive lines of an electronic circuit board and its apparatus
JP3554695B2 (en) Method of manufacturing solder interconnect in a semiconductor integrated circuit and method of manufacturing a semiconductor integrated circuit
US20150044786A1 (en) Alignment Systems and Wafer Bonding Systems and Methods
JPH0697662B2 (en) Conductor deposition method and bonding pad selective interconnection method
JP2569057B2 (en) X-ray mask defect repair method
US7731076B2 (en) Laser trimming problem suppressing semiconductor device manufacturing apparatus and method
JPS6124136A (en) Ion beam irradiator
JPS62229956A (en) Ic wiring connection method and device therefor
JP2733244B2 (en) Wiring formation method
JPH03215941A (en) Semiconductor device, insulating film forming method and device
US6656029B2 (en) Semiconductor device incorporating hemispherical solid immersion lens, apparatus and method for manufacturing the same
US6716669B2 (en) High-density interconnection of temperature sensitive electronic devices
JP3397481B2 (en) Correction method for disconnection of wiring
US20220288719A1 (en) Laser processing method
JP3761615B2 (en) Method and apparatus for correcting wiring of electronic circuit board
US6211080B1 (en) Repair of dielectric-coated electrode or circuit defects
JPH02260419A (en) Irradiation with laser
JP4384275B2 (en) Processing method using charged beam and processing system thereof, and observation method using charged beam and observation system thereof
JPH0945683A (en) Wiring correction method
KR100349282B1 (en) Target for providing film on semiconductor substrate using laser emission and method of making the same
JP3207619B2 (en) Laser wiring method and apparatus
JPH06334022A (en) Semiconductor-positioning method
CN119372633A (en) Apparatus for maskless material deposition on arbitrary substrates by direct laser writing and method using the same
JP2024114993A (en) Mounting board and mounting method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

EXPY Cancellation because of completion of term