JPH03216023A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH03216023A JPH03216023A JP1237090A JP1237090A JPH03216023A JP H03216023 A JPH03216023 A JP H03216023A JP 1237090 A JP1237090 A JP 1237090A JP 1237090 A JP1237090 A JP 1237090A JP H03216023 A JPH03216023 A JP H03216023A
- Authority
- JP
- Japan
- Prior art keywords
- current
- mirror circuit
- converter
- reference current
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は、並列型Ａ／Ｄ変換器の新方式に関するもので
ある。
ある。
く従来の技術〉
第４図は従来の並列型ＡＤ変換器の一例で、８ビットの
場合を示す構成ブロック図である。アナログ入力電圧Ｖ
ｉｎは基準電圧ｖｒｅｒ＋とＶ ｒｅｆの間を抵抗分圧
した電圧と比較器１〜２５６で比較され、エンコーダ１
から８ビットのディジタル出力を発生する．このような
並列型Ａ／Ｄ変換器は一般に高速変換動作に適している
． く発明が解決しようとする課題〉 しかしながら、さらに入力信号の周波数が高くなると、
次のような問題が生じる．すなわち、一般に出力ビット
数をｎビットとすると、信号入力端子には（２ −１
）個の比較器が接続されるので、入力容量は数１ ０ｐ
Ｆ程度になる．今入力信号周波数ｆがＩＧＨｚ、入力容
量Ｃが５０ｐＦとすると、その入力インピーダンス２．
は１ｎ ２．。＝１／２πｆ’ Ｃ ＝１／ （２ｙｒ− ＩＧＨｚ・５０ｐＦ）＝３Ω となる。すなわちＩＶ振幅で３００ｍＡを流す必要があ
り、このＡ／Ｄ変換器をドライブすることは非常に困難
である。
場合を示す構成ブロック図である。アナログ入力電圧Ｖ
ｉｎは基準電圧ｖｒｅｒ＋とＶ ｒｅｆの間を抵抗分圧
した電圧と比較器１〜２５６で比較され、エンコーダ１
から８ビットのディジタル出力を発生する．このような
並列型Ａ／Ｄ変換器は一般に高速変換動作に適している
． く発明が解決しようとする課題〉 しかしながら、さらに入力信号の周波数が高くなると、
次のような問題が生じる．すなわち、一般に出力ビット
数をｎビットとすると、信号入力端子には（２ −１
）個の比較器が接続されるので、入力容量は数１ ０ｐ
Ｆ程度になる．今入力信号周波数ｆがＩＧＨｚ、入力容
量Ｃが５０ｐＦとすると、その入力インピーダンス２．
は１ｎ ２．。＝１／２πｆ’ Ｃ ＝１／ （２ｙｒ− ＩＧＨｚ・５０ｐＦ）＝３Ω となる。すなわちＩＶ振幅で３００ｍＡを流す必要があ
り、このＡ／Ｄ変換器をドライブすることは非常に困難
である。
本発明は上記の問題を解決するためになされたもので、
超高速動作に適し、ドライブが容易なＡＤ変換器を実現
することを目的とする。
超高速動作に適し、ドライブが容易なＡＤ変換器を実現
することを目的とする。
く課題を解決するための手段〉
本発明に係るＡ／Ｄ変換器は入力端子に入力アナログ電
流が印加されるカレントミラー回路と、このカレントミ
ラー回路の複数の出力端子にそれぞれ棲続された複数の
基準電流源とを備え、入力アナログ電流値と各基準電流
源の基準電流値とを比較することにより、カレントミラ
ー回路の各出力端子の電圧をディジタル信号として出力
するように構成したことを特徴とする。
流が印加されるカレントミラー回路と、このカレントミ
ラー回路の複数の出力端子にそれぞれ棲続された複数の
基準電流源とを備え、入力アナログ電流値と各基準電流
源の基準電流値とを比較することにより、カレントミラ
ー回路の各出力端子の電圧をディジタル信号として出力
するように構成したことを特徴とする。
く作用〉
カレントミラー回路の各出力端子からは入力アナログ電
流より基準電流値が大きい範囲でＨを出力し、入力アナ
ログ電流値より基準電流値が小さい範囲でＬをディジタ
ル信号として出力する。
流より基準電流値が大きい範囲でＨを出力し、入力アナ
ログ電流値より基準電流値が小さい範囲でＬをディジタ
ル信号として出力する。
〈実施例〉
以下、図面を用いて本発明を詳しく説明する．第１図は
本発明に係るＡ／Ｄ変換器の原理的な構成を示す構成ブ
ロック図である。１１はカレントミラー回路、１０はこ
のカレントミラー回路１１の入力端子、１２は一端が正
の電圧源Ｖ に接Ｓ 続し池端がカレントミラー回路１１の出力端子に接続す
る基準電流源である． 次に第１図の構成の装置の動作を詳しく説明する．第１
図において、入力端子１０に流入するアナログ入力電流
■ と基２Ｉ！電流Ｉｒｅｆの間の大小ｉｎ 関係に応じて、カレントミラー回路１１の出力端子に生
じる電圧レベルの変化がディジタル出力となる。ディジ
タル出力Ｄ。は次のようになる。
本発明に係るＡ／Ｄ変換器の原理的な構成を示す構成ブ
ロック図である。１１はカレントミラー回路、１０はこ
のカレントミラー回路１１の入力端子、１２は一端が正
の電圧源Ｖ に接Ｓ 続し池端がカレントミラー回路１１の出力端子に接続す
る基準電流源である． 次に第１図の構成の装置の動作を詳しく説明する．第１
図において、入力端子１０に流入するアナログ入力電流
■ と基２Ｉ！電流Ｉｒｅｆの間の大小ｉｎ 関係に応じて、カレントミラー回路１１の出力端子に生
じる電圧レベルの変化がディジタル出力となる。ディジ
タル出力Ｄ。は次のようになる。
Ｉｉｎ＜ＩｒｅｆのときＤｏ＝Ｈ （ハイレベル）Ｉ．
＞Ｉ のときＤｏ＝Ｌ （ローレベル）＋ｎ
ｒｅｆ すなわち、カレントミラー回路１１によりアナログ入力
電流Ｉ．と基準電流Ｉｒｅｆの大小を比較す１ｎ ることにより、第１図の回路は電流入力の１ビットのＡ
／Ｄ変換器を構成する。
＞Ｉ のときＤｏ＝Ｌ （ローレベル）＋ｎ
ｒｅｆ すなわち、カレントミラー回路１１によりアナログ入力
電流Ｉ．と基準電流Ｉｒｅｆの大小を比較す１ｎ ることにより、第１図の回路は電流入力の１ビットのＡ
／Ｄ変換器を構成する。
第２図は本発明に係るＡ／Ｄ変換器の第１の実施例で、
カレントミラー回路が複数の重み付けされた電流出力を
有するものを示す構成ブロック図である。２０は入力端
子１０を有し、複数の重み付けされた電流を出力するカ
レントミラー回路、３１，３２，・・・３ｎはそれぞれ
の一端が正の電圧源Ｖ，に接続し、それぞれの他端がカ
レントミラ一回路２０の各出力端子に接続する等しい出
力値を持つ基準電流源である． 次に第２図の構成の装宣の動作を詳しく説明する。第２
図において、カレントミラー回路２０の出力＄流値の重
み付けを ａ ＝１，ａ２＝２，・・・ａ，＝ｎとすると、１ ａ１ ・Ｉ．＜ａ −１ く−・ａ −Ｉ＋ｎ
２ ＋ｎ ｎ ＋ｎとなる。今 ・Ｉ＜Ｉ ＜ａ −Ｉ ａｌ Ｉｎ ｒｅｆ
ｌ十Ｉ Ｉｎの関係を満たすＩ が入力
されたとき、カレントｎ ミラー回路２０の各出力端子に電圧レベルの変化として
生じるディジタル出力は Ｄ１〜ＤＩｌ＝Ｈ，ＤＩ＋１〜Ｄｎ＝Ｌとなる。ディジ
タル出力Ｄ１〜Ｄｎをエンコーダで変換することにより
、バイナリコード出力めＡ／Ｄ変換器が実現できる． 第３図は本発明に係るＡ／Ｄ変換器の第２の実施例で、
電流値が重み付けされた複数の電流源を有するものを示
す構成ブロック図である，５０は入力端子１０を有し、
複数の等しいＳ流を出力するカレントミラー回路、６１
，６２，・・・６ｎはそれぞれの一端が正の電圧源Ｖ，
に接続し、それぞれの他端がカレントミラー回路５０の
各出力端子に接続する出力電流値が重み付けされた複数
の基準電流源である， 次に第３図の構成の装置の動作を詳しく説明する．第３
図において、基準電流源６１〜６ｎの電流値の重み付け
を ｂ ＝１．ｂ２＝２，・・・ｂｏ＝ｎとすると、１ ｂ −Ｉ ＜ｂ −Ｉ ＜−ｂ −Ｉ，
ｅｆ１ ｒｅｆ ２ ｒｅｆ ｎと
なる．今 ｂ −Ｉ ＜Ｉ．＜ｂ 弓 Ｉｌｒｅｆ ＋ｎ ｍ＋１ ｒｅｆの関係を
満たすＩｉｎが入力されたとき、カレントミラー回路５
０の各出力端子に電圧レベルの変化として生じるディジ
タル出力は Ｄ 〜Ｄ ＝Ｌ，ＤＩ１＋１〜Ｄｎ＝Ｈ１ｌ となる。ディジタル出力Ｄ１〜Ｄｏをエンコーダで変換
することにより、バイナリコード出力のＡ７′Ｄ変換器
が実現できる。
カレントミラー回路が複数の重み付けされた電流出力を
有するものを示す構成ブロック図である。２０は入力端
子１０を有し、複数の重み付けされた電流を出力するカ
レントミラー回路、３１，３２，・・・３ｎはそれぞれ
の一端が正の電圧源Ｖ，に接続し、それぞれの他端がカ
レントミラ一回路２０の各出力端子に接続する等しい出
力値を持つ基準電流源である． 次に第２図の構成の装宣の動作を詳しく説明する。第２
図において、カレントミラー回路２０の出力＄流値の重
み付けを ａ ＝１，ａ２＝２，・・・ａ，＝ｎとすると、１ ａ１ ・Ｉ．＜ａ −１ く−・ａ −Ｉ＋ｎ
２ ＋ｎ ｎ ＋ｎとなる。今 ・Ｉ＜Ｉ ＜ａ −Ｉ ａｌ Ｉｎ ｒｅｆ
ｌ十Ｉ Ｉｎの関係を満たすＩ が入力
されたとき、カレントｎ ミラー回路２０の各出力端子に電圧レベルの変化として
生じるディジタル出力は Ｄ１〜ＤＩｌ＝Ｈ，ＤＩ＋１〜Ｄｎ＝Ｌとなる。ディジ
タル出力Ｄ１〜Ｄｎをエンコーダで変換することにより
、バイナリコード出力めＡ／Ｄ変換器が実現できる． 第３図は本発明に係るＡ／Ｄ変換器の第２の実施例で、
電流値が重み付けされた複数の電流源を有するものを示
す構成ブロック図である，５０は入力端子１０を有し、
複数の等しいＳ流を出力するカレントミラー回路、６１
，６２，・・・６ｎはそれぞれの一端が正の電圧源Ｖ，
に接続し、それぞれの他端がカレントミラー回路５０の
各出力端子に接続する出力電流値が重み付けされた複数
の基準電流源である， 次に第３図の構成の装置の動作を詳しく説明する．第３
図において、基準電流源６１〜６ｎの電流値の重み付け
を ｂ ＝１．ｂ２＝２，・・・ｂｏ＝ｎとすると、１ ｂ −Ｉ ＜ｂ −Ｉ ＜−ｂ −Ｉ，
ｅｆ１ ｒｅｆ ２ ｒｅｆ ｎと
なる．今 ｂ −Ｉ ＜Ｉ．＜ｂ 弓 Ｉｌｒｅｆ ＋ｎ ｍ＋１ ｒｅｆの関係を
満たすＩｉｎが入力されたとき、カレントミラー回路５
０の各出力端子に電圧レベルの変化として生じるディジ
タル出力は Ｄ 〜Ｄ ＝Ｌ，ＤＩ１＋１〜Ｄｎ＝Ｈ１ｌ となる。ディジタル出力Ｄ１〜Ｄｏをエンコーダで変換
することにより、バイナリコード出力のＡ７′Ｄ変換器
が実現できる。
上記の各実施例に示すようなＡ ／’ Ｄ変換器によれ
ば、カレントミラー回路の入力端子１０に流入する入力
電流はダイオード接続されたトランジス夕のペースエミ
ッタ間電圧ｖＢＥ以上の電圧を充電することはないので
、通常の電圧入力型Ａ／Ｄ変換器の場合と比べ、充電時
間が短くてすみ、超高速動作が可能である。したがって
入力容量の影響を小さくすることができドライブが容易
となる．なお第２図および第３図の実施例において、電
流の重み付けは他の任意の組合せとすることができる． また第１図の回路において、ディジタル出力端子と所定
の電位の間にクランプダイオード等を接続してクランプ
回路を設けることにより、＄流源やカレントミラー回路
を構成するトランジスタの飽和を防止し、高速化するこ
とができる．第２図，第３図の実施例においても同様で
ある．く発明の効果〉 以上述べたように本発明によれば、超高速動作に適し、
ドライブが容易なＡ／Ｄ変換器を簡蓼な構成で実現する
ことができる。
ば、カレントミラー回路の入力端子１０に流入する入力
電流はダイオード接続されたトランジス夕のペースエミ
ッタ間電圧ｖＢＥ以上の電圧を充電することはないので
、通常の電圧入力型Ａ／Ｄ変換器の場合と比べ、充電時
間が短くてすみ、超高速動作が可能である。したがって
入力容量の影響を小さくすることができドライブが容易
となる．なお第２図および第３図の実施例において、電
流の重み付けは他の任意の組合せとすることができる． また第１図の回路において、ディジタル出力端子と所定
の電位の間にクランプダイオード等を接続してクランプ
回路を設けることにより、＄流源やカレントミラー回路
を構成するトランジスタの飽和を防止し、高速化するこ
とができる．第２図，第３図の実施例においても同様で
ある．く発明の効果〉 以上述べたように本発明によれば、超高速動作に適し、
ドライブが容易なＡ／Ｄ変換器を簡蓼な構成で実現する
ことができる。
第１図は本発明に係るＡ／Ｄ変換器の原理構成を示す構
成ブロック図、第２図は本発明に係るＡ／Ｄ変換器の第
１の実施例を示す構成ブロック図、第３図は本発明に係
るＡ／Ｄ変換器の第２の実施例を示す構成ブロック図、
第４図は従来のＡ／Ｄ変換器を示す構成ブロック図であ
る． １０・・・入力端子、１１，２０．５０・・・カレント
ミラー回路、３１〜３ｎ，６１〜６ｎ・・・基準電流源
、■ ・・・入力アナログ電流、Ｉ．ｂ−１目＋
ｒｅｆ
１，。ｆ〜ｂ ・■ ・・・基準電流値、Ｄ１〜Ｄ
，・・・ｎ ｒｅｆ 一″λ ｌ 図 第ｚ図 ３１〜．３７１ 基淳ｔ範Ａ 第３図 第４図
成ブロック図、第２図は本発明に係るＡ／Ｄ変換器の第
１の実施例を示す構成ブロック図、第３図は本発明に係
るＡ／Ｄ変換器の第２の実施例を示す構成ブロック図、
第４図は従来のＡ／Ｄ変換器を示す構成ブロック図であ
る． １０・・・入力端子、１１，２０．５０・・・カレント
ミラー回路、３１〜３ｎ，６１〜６ｎ・・・基準電流源
、■ ・・・入力アナログ電流、Ｉ．ｂ−１目＋
ｒｅｆ
１，。ｆ〜ｂ ・■ ・・・基準電流値、Ｄ１〜Ｄ
，・・・ｎ ｒｅｆ 一″λ ｌ 図 第ｚ図 ３１〜．３７１ 基淳ｔ範Ａ 第３図 第４図
Claims (1)
- 入力端子に入力アナログ電流が印加されるカレントミラ
ー回路と、このカレントミラー回路の複数の出力端子に
それぞれ接続された複数の基準電流源とを備え、入力ア
ナログ電流値と各基準電流源の基準電流値とを比較する
ことにより、カレントミラー回路の各出力端子の電圧を
ディジタル信号として出力するように構成したことを特
徴とするＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1237090A JPH03216023A (ja) | 1990-01-22 | 1990-01-22 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1237090A JPH03216023A (ja) | 1990-01-22 | 1990-01-22 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03216023A true JPH03216023A (ja) | 1991-09-24 |
Family
ID=11803382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1237090A Pending JPH03216023A (ja) | 1990-01-22 | 1990-01-22 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03216023A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563574A (ja) * | 1991-09-05 | 1993-03-12 | Nec Corp | フラツシユ型ａ／ｄ変換器 |
| WO2005006552A1 (ja) * | 2003-07-11 | 2005-01-20 | Pioneer Corporation | データ転送方法、データ転送回路、出力回路、入力回路、半導体装置、電子装置 |
| JP2008535328A (ja) * | 2005-03-23 | 2008-08-28 | クゥアルコム・インコーポレイテッド | オフチップ高速通信のための電流モードインターフェイス |
| US9160334B2 (en) | 2013-04-25 | 2015-10-13 | Socionext Inc. | Semiconductor device |
-
1990
- 1990-01-22 JP JP1237090A patent/JPH03216023A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563574A (ja) * | 1991-09-05 | 1993-03-12 | Nec Corp | フラツシユ型ａ／ｄ変換器 |
| WO2005006552A1 (ja) * | 2003-07-11 | 2005-01-20 | Pioneer Corporation | データ転送方法、データ転送回路、出力回路、入力回路、半導体装置、電子装置 |
| KR100733747B1 (ko) * | 2003-07-11 | 2007-06-29 | 파이오니아 가부시키가이샤 | 데이터 전송 방법, 데이터 전송 회로, 출력 회로, 입력회로, 반도체 장치 및 전자장치 |
| JPWO2005006552A1 (ja) * | 2003-07-11 | 2007-09-20 | パイオニア株式会社 | データ転送方法、データ転送回路、出力回路、入力回路、半導体装置、電子装置 |
| US7508241B2 (en) | 2003-07-11 | 2009-03-24 | Pioneer Corporation | Data transfer method, data transfer circuit, output circuit, input circuit, semiconductor device, and electronic apparatus |
| JP2008535328A (ja) * | 2005-03-23 | 2008-08-28 | クゥアルコム・インコーポレイテッド | オフチップ高速通信のための電流モードインターフェイス |
| US9160334B2 (en) | 2013-04-25 | 2015-10-13 | Socionext Inc. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362765B2 (en) | D/A converter | |
| JPH0442619A (ja) | Ｄａコンバータ | |
| US5194867A (en) | Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage | |
| JPH0754910B2 (ja) | Ａｄ変換器 | |
| EP0466145B1 (en) | D/A converter | |
| US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
| US6229348B1 (en) | Balance-to-single signal converting circuit | |
| JPH03216023A (ja) | Ａ／ｄ変換器 | |
| US5734342A (en) | Analog-to-digital converter for generating a digital N-bit Gray code | |
| US5629702A (en) | Analog to digital converter | |
| US6025747A (en) | Logic signal selection circuit | |
| US5774086A (en) | Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier | |
| US4737766A (en) | Code converter with complementary output voltages | |
| US4542332A (en) | Precision current-source arrangement | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPS61264921A (ja) | 集積化デイジタル・アナログ変換回路 | |
| US4647904A (en) | Folding-type analog-to-digital converter | |
| US20030117300A1 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
| JPS63280517A (ja) | 論理回路 | |
| JPH01231432A (ja) | デジタルアナログ変換器 | |
| JP2696905B2 (ja) | 並列型ａｄコンバータの入力回路 | |
| KR970031231A (ko) | 큰 변화 범위를 갖고 있는 전압 증폭기와 그 증폭기로 구성된 A/D 변환기(Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier) | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPS6057772B2 (ja) | Ａ−ｄ変換器 |