JPH03216033A - 多重／分離接続システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 各々異なる伝送速度を有し得る複数の信号の多重／分離
を行う多重／分離装置における多重／分離接続システム
に関し、 新同期多重化装置における多重／分離動作の切り換えの
ための制御を簡素化し、ハードウェア規模を小型化する
ことを目的とし、 各々が所定の単位伝送速度の整数倍の伝送速度を有する
信号を収容するインターフエイスユニノトを単数または
複数収容して、各々が前記所定の単位伝送速度に等しい
伝送速度を有する複数の信号に多重／分離する多重／分
離接続システムにおいて、各々が前記インターフエイス
ユニントの１つを接続可能で、各々が所定のスロット内
端子設置可能位置の一部または全部に端子を有する複数
のスロットを有し、前記複数のインターフェイスユニッ
トの各々においては、各々が収容する前記信号を、それ
ぞれ前記所定の単位伝送速度に等しい伝送速度を有する
、前記整数に等しい数の信号に多重／分離する多重／分
離回路を有し、且つ、前記整数に等しい数の信号の入出
力端子が、前記所定のスロント内端子設置可能位置にお
ける所定の基準端子位置に対応する位置から所定の方向
に順に該整数個配置され、前記複数のスロットのうち、
一方向の端に位置するスロットは、前記複数のスロット
の数に等しい数の端子を有し、前記複数のスロントの数
をｎとし、ｉをｌ≦ｉ≦ｎ−１として、該複数のスロッ
トのうち、前記一方向の端に位置するスロット自身から
数えてｉ番目のスロットは各々前記所定の基準端子位置
から少なくともｎ−ｉ個の端子を有し、前記複数のスロ
ノトのうち、前記一方向の端に位置するスロット自身か
ら数えてｉ番目のスロットの各々における前記所定の基
準端子位置自身から数えてｊ番目の端子は、ｊ≦ｎ−ｉ
として、ｉ＋１番目のスロットのｊ−１番目の端子に接
続され、前記一方向の端に位置するスロットのｎ個の端
子は、前記各々が前記所定の単位伝送速度に等しい伝送
速度を有するように多重／分離された複数の信号を人出
力するように構成する。

〔産業上の利用分野〕

本発明は、各々異なる伝送速度を有し得る複数の信号の
多重／分離を行う多重／分離装置における多重／分離接
続システムに関する。

従来、個々のユーザ端末回線レベルから多重化を進める
際には、低次群から高次群へと段階的に複数段の多重化
装置を介して行っていた。ところで、近年、世界標準の
５０Ｍ、１００Ｍ、１５０Ｍ，　　・・・　（１５０Ｘ
ｎ）Ｍｂｐｓの伝送速度の信号と、各国既存の１．５Ｍ
、６．３Ｍｂｐｓ等の伝送速度の信号との間の多重／分
離を１段階で実現する「新同期多重化装置」が提案され
ている。

このような「新同期多重化装置」の構成としては、それ
ぞれ世界標準の５０Ｍ、ＩＯＯＭ，１５０Ｍ等の伝送速
度を有する単数または複数の信号を、装置の全体容量内
で収容して、一旦、所定の伝送速度単位、例えば、５０
Ｍｂｐｓを有する複数の信号に多重／分離し、その後、
これら複数の所定の伝送速度単位の信号を共通処理部に
人力して、該共通処理部において機能単位の信号に分離
して処理する（例えば、数千チャネル毎の音声信号回線
に振り分ける等）構成が考えられている。

本発明は、上記の構成のうち、世界標準の５０Ｍ、１０
０Ｍ、１５０ＭｂｐＳ等の信号を、装置の全体容量内で
収容して、一旦、所定の伝送速度単位、例えば、５０Ｍ
ｂｐｓを有する複数の信号に多重／分離する技術に関す
るものである。

〔従来の技術および発明が解決しようとする課題〕第６
図は、従来提案されている新同期多重化装置の概略構成
を示すものである。

第６図において、８１，８２，および８３は、それぞれ
インターフエイス部にインターフェイスユニットを収容
するバックパネル上のスロット、８４はインターフエイ
ス側伝送速度を含むインターフエイス部実装情報信号線
、８５は多重／分離部のインターフェイス部側の複数の
端子、８６はセレクタ、８７は多重／分離部の共通処理
部側の複数の端子、９１は共通処理部、そして、８８．
８９．および９０は多重／分離部と共通処理部とを接続
する信号線である。

第６図の新同期多重化装置においては、５０Ｍ、１００
Ｍ、１５０Ｍｂｐｓの信号のうち、全体容量が１５０Ｍ
ｂｐｓとなる任意の単数または複数の信号を収容して、
前記所定の伝送速度単位として、各々５０Ｍｂｐｓの３
つ信号に多重／分離して共通処理部９ｌに接続する構成
となっている。

インターフエイス部の各スロット８１，８２．および８
３は、それぞれの入出力端子において、該スロットに収
容されるインターフェイスユニットに入力され、／ある
いは、該インターフェイスユニットから出力される、上
記の５０Ｍ、１００Ｍ、１５０Ｍｂｐｓの信号のうち何
れかを人出力するもので、これらの３つのスロット８１
．８２，および８３は、それぞれ、多重／分離部の３つ
の端子に接続されて、上記の所定の伝送速度単位として
、各々５０Ｍｂｐｓの３つ信号に多重／分離される。

従来、この多重／分離は、第６図に示されるように、セ
レクタ８６において、インターフエイス部の各スロット
から前記信号線８４を介して供給される、インターフエ
イス側伝送速度を含むインターフェイス部実装情報、す
なわち、各スロットにどの伝送速度の信号が収容されて
いるかを示す情報に基づいて、多重／分離動作の切り換
え制御を行っていた。

したがって、多重分離部における多重／分離動作の切り
換えのための制御が複雑になり、且つ、切り換えのため
の構成によりハードウエア規模が大きくなるという問題
があった。

本発明は、上記の問題点に鑑み、なされたもので、新同
期多重化装置における多重／分離動作の切り換えのため
の制御を簡素化し、ハードウエア規模を小型化する多重
／分離システムを提供することを目的とするものである
。

？課題を解決するための手段〕 第１図は、本発明におけるインターフェイスユニットと
スロットの構成を示す図である。

第１図において、１ｋはインターフェイスユニント、２
，は、インターフェイスユニットが収容する信号（線）
、６ｋは、多重／分離回路、５１＋５■，・・・５ａｉ
＋は、多重／分離回路６，の複数の出力信号（線）、４
．はスロットである。

インターフェイスユニット１ｋは、本発明のシ？テム内
に複数設けられ、各々が所定の単位伝送速度（Ｎ）の整
数ａう倍の伝送速度を有する信号２アを収容する。

複数のスロット４ｌ，　　４ｚ＋・・・４．は、各々が
前記インターフェイスユニット（１ｋ）の１つを接続可
能で、各々が所定のスロット内端子設置可能位置の一部
または全部に端子を有する。

前記複数のインターフェイスユニット１ｋの各々におい
ては、多重／分離回路６ｋが設けられ、多重／分離回路
６ｋは、各々が収容する前記信号２ｋを、それぞれ前記
所定の単位伝送速度（Ｎ）に等しい伝送速度を有する、
前記整数ａ．に等しい数の信号５．，５■，・・・５ｍ
ｍに多重／分離する。また、該複数のインターフェイス
ユニット１ｋの各々においては、前記整数ａｍに等しい
数の信号５。５■，・・・５ａｋの入出力端子が、前記
所定のスロット内端子設置可能位置における所定の基準
端子位置に対応する位置から所定の方向に順に該整数ａ
．個配置される。

また、第２図は、本発明の複数のスロットにお？る端子
間接続を示す図である。

第２図において、４１，４■，・・・４ｎは前記複数の
スロノト、３１，３■，・・・３，ｌは、一方向の端に
位置するスロント４ｎのｎ個の端子である。

前記複数のスロット４ｎ，４■，・・・４ｎのうち、一
方向の端に位置するスロット４１は、前記複数のスロッ
トの数ｎに等しい数の端子を有し、前記複数のスロット
４ｎ，４■，・・・４カの数をｎ、整数ｉを１≦ｉ≦ｎ
−１として、該複数のスロットのうち、前記一方向の端
に位置するスロット４ｌ自身から数えてｉ番目のスロッ
ト４．は、各々前記所定の基準端子位置から少なくとも
ｎ　−ｉ個の端子を有する。

本発明の特徴として、前記複数のスロント４１，４■，
・・・４ｎ，のうち、前記一方向の端に位置するスロッ
ト４、自身から数えてｉ番目のスロット４ｎの各々にお
ける前記所定の基準端子位置自身から数えてｊ番目の端
子は、ｊ≦ｎ−ｔとして、ｉ＋１番目のスロット４．。

１のｊ−１番目の端子に接続される。

？作用］ インターフェイスユニットに収容される信号２．，は、
それぞれ、該信号の伝送速度が所定の伝送速度単位Ｎ（
ｂｐｓ）の何倍（ａう倍）であるかに応じて設けられた
多重／分離回路６ｋによって、ａ．個の、該所定の伝送
速度単位Ｎ（ｂｐｓ）に等しい伝送速度の複数の信号５
Ｉ，５■，・・・５■に多重／分離される。

一方、各スロット４１は、各々が上記のようなインター
フェイスユニット１ｋの１つを接続可能で、第２図に示
されるように、各々が所定のスロット内端子設置可能位
置の一部または全部に端子を有する。

そして、上記のインターフヱイスユニット１ｋの複数の
信号の入出力端子は、上記の所定のスロット内端子設置
可能位置における所定の基準端子位置に対応する位置か
ら所定の方向に順にａｋ個配置され、上記のスロットの
１つに接続される。

？のとき、各インターフエイスユニノト１，は、自らの
入出力端子数に等しいか、または、より多い入出力端子
を有するスロントに接続される。

こうして、前記一方向の端に位置するスロント４１のｎ
個の端子３ｎ３■，・・・３ｆｉは、前記各々が前記所
定の単位伝送速度（Ｎ）に等しい伝送速度を有するよう
に多重／分離された複数の信号を入出力するものとなる
。

上記の構成によれば、従来のように、多重／分離のモー
ドを、インターフエイス部に実装されたインターフェイ
スユニットが収容する信号の伝送速度に関する情報を基
に切り換える多重／分離のための切り換え制御の構成を
設けることなく、インターフェイスユニットを実装する
バックパネルのスロットの端子の配置および端子間の接
続による簡素なハードウエア構成により、同様の機能を
実現している。

〔実施例〕

第３図〜第５図は、それぞれ、本発明の実施例における
接続の１例を示す図である。この実施例は、５０Ｍ，Ｉ
ＯＯＭ，１５０Ｍｂｐｓの信号のうち、全体容量が１５
０Ｍｂｐｓとなる任意の単数または複数の信号を収容し
て、前記所定の伝送速度単位として、各々５　０Ｍｂ　
ｐ　ｓの３つ信号に多重／分離して共通処理部７に接続
する構成を示すものである。

第３図の例において、７は共通処理部、４１，４２およ
び４３はインターフェイス部の３つのスロント、５１．
５２および５３は、インターフェイス部の３つの入出力
端子と共通処理部７の３つの入出力端子間を接続する信
号線である。そして、１４１，１４２，および１４３は
、インターフエイス部のバックパネルのスロット４１．
４２および４３に接続される３つのインターフェイスユ
ニットであり、それぞれ、５０Ｍｂｐｓの信号２３１，
２３２．および２３３を収容するものである。

この場合、各インターフェイスユニットが収容する信号
の伝送速度は、共通処理部７の各人出力端子が収容する
信号の伝送速度に等しいため、各インターフェイスユニ
ットには、多重／分離回路は設けられておらず、入出力
端子は、それぞれ１つであって、インターフェイス部の
スロットにおける所定のスロット内端子設置可能配置の
基準位置に対応して設けられている。そして、これらの
端子は、インターフエイス部４１．４２および４３の該
基準位置（第３図で●で示されている）に接続される。

インターフエイス部のバックパネルのスロット４１．４
２および４３の端子は、本発明により、第３図（第４図
および第５図にても同様）に示されるように接続されて
いるので、スロット４１の３つの出力端子がインターフ
ェイス部の入出力端子となる。

第４図の例において、１５１および１５２は、インター
フェイス部のスロット４１および４３に接続される２つ
のインターフェイスユニットであり、それぞれ、１００
Ｍｂｐｓおよび５０Ｍｂｐｓの信号２４１および２４２
を収容するものである。

この場合、インターフェイスユニット１５１が収容する
信号の伝送速度は、共通処理部７の各入出力端子が収容
する信号の伝送速度の２倍に等しいため、インターフェ
イスユニット１５１には、多重／分離回路６３１が設け
られており、２つの入出力端子５４１および５４２が設
けられている。

これらの入出力端子のうち、端子５４１は、インターフ
エイス部のスロットにおける所定のスロット内端子設置
可能配置の基準位置に対応して設けられている。そして
、これらの端子５４１および５４２は、インターフエイ
ス部４１の該基準位置及び、該基準位置に隣接する位置
の端子（第４図で●で示されている）に接続される。

また、インターフェイスユニット１５２が収容する信号
の伝送速度は、共通処理部７の各入出力端子が収容する
信号の伝送速度に等しいため、インターフェイスユニッ
ト１５２には、多重／分離回路は設けられておらず、入
出力端子は、１つであって、インターフエイス部のスロ
ットにおける所定のスロット内端子設置可能配置の基準
位置に対応して設けられている。そして、この端子は、
インターフェイス部４３の該基準位置（第４図で●で示
されている、Ｏの位置にはスロットの端子は存在するが
接続されるインターフェイスユニットには対応する端子
はない）に接続される。

第５図の例において、１６１は、インターフェイス部の
スロット４１に接続されるインターフェイスユニットで
あり、単独で、該共通処理部７の全体容量１５０Ｍｂｐ
ｓの信号２５１を収容するものである。

この場合、インターフェイスユニット１６１が収容する
信号の伝送速度は、共通処理部７の各入出力端子が収容
する信号の伝送速度の３倍に等しいため、インターフェ
イスユニット１６１には、多重／分離回路６４１が設け
られており、３つの入出力端子５５１，５５２および５
５３が設けられている。これらの入出力端子のうち、端
子５５１は、インターフエイス部のスロットにおける所
定のスロット内端子設置可能配置の基準位置に対応して
設けられている。そして、これらの端子５５１，５５２
および５５３は、インターフェイス部４ｌの該基準位置
、該基準位置に隣接する位置の端子、そして、もう１つ
の端子（第５図で●で示されている）に接続される。

以上示されたように、本発明によれば、従来、多重／分
離の選択制御を行っていた多重／分離用のユニットが不
要となり、制御およびハードウエア構成を簡素化し、装
置のコストを低下させることができる。

〔発明の効果］ 本発明によれば、新同期多重化装置における多重／分離
動作の切り換えのための制御を簡素化し、ハードウエア
規模を小型化することができる。

【図面の簡単な説明】

第１図は、本発明におけるインターフェイスユニットと
インターフェイス部のバックパネルのスロットの構成を
示す図、 第２図は、本発明の複数のスロットにおける端子間接続
を示す図、 第３図〜第５図は、それぞれ、本発明の実施例における
接続の１例を示す図、そして、第６図は、従来の新同期
多重化装置におけるインターフエイス部と共通処理部と
の間の接続のための構成を示す図である。 ？符号の説明］ １．−−・インターフェイスユニット、２ｋ−　インタ
ーフェイスユニットが収容する信号（線）、３ｎ３■，
・・・３■−−−一方向の端に位置するスロット４Ｉの
ｎ個の端子、４１，４■，・・・４ｎ　一複数のスロッ
ト、５，，５■，・・・５ａｋ−多重／分離回路６１の
複数の出力信号（線）、ｓ．．一多重／分離回路、７一
共通処理部、４Ｌ　　４２，４３インターフエイス部の
バックパネルの３つのスロット、５　Ｌ　　５　２．　
　５　３−　、インターフェイス部の３つの入出力端子
と共通処理部７の３つの入出力端子間を接続する信号線
、１４１，１４２，１４３，１５１，１５２．１６１−
　インターフェイスユニット、６３１，６４１一多重／
分離回路。 第 １ 回 第 ２ 回 本発明の実施例１こお１了る接続の１例を示す図第 ３ 回 本発明の実施例１こお１了る接続の１例を示す図第４ 回

Claims (1)

1. 【特許請求の範囲】 １、各々が所定の単位伝送速度（Ｎ）の整数（ａ＿ｋ）
   倍の伝送速度を有する信号（２＿ｋ）を収容するインタ
   ーフェイスユニット（１＿ｋ）を単数または複数接続し
   て、 各々が前記所定の単位伝送速度（Ｎ）に等しい伝送速度
   を有する複数の信号に多重／分離する多重／分離接続シ
   ステムにおいて、 各々が前記インターフェイスユニット（１＿ｋ）の１つ
   を接続可能で、各々が所定のスロット内端子設置可能位
   置の一部または全部に端子を有する複数のスロット（４
   ＿１、４＿２、・・・４＿ｎ）を有し、前記複数のイン
   ターフェイスユニット（１＿ｋ）の各々においては、 各々が収容する前記信号（２＿ｋ）を、それぞれ前記所
   定の単位伝送速度（Ｎ）に等しい伝送速度を有する、前
   記整数（ａ＿ｋ）に等しい数の信号（５＿１、５＿２、
   ・・・５＿ａ＿ｋ）に多重／分離する多重／分離回路（
   ６＿ｋ）を有し、且つ、 前記整数（ａ＿ｋ）に等しい数の信号（５＿１、５＿２
   、・・・５＿ａ＿ｋ）の入出力端子が、前記所定のスロ
   ット内端子設置可能位置における所定の基準端子位置に
   対応する位置から所定の方向に順に該整数（ａ＿ｋ）個
   配置され、 前記複数のスロット（４＿１、４＿２、・・・４＿ｎ）
   のうち、一方向の端に位置するスロット（４＿１）は、
   前記複数のスロットの数に等しい数（ｎ）の端子を有し
   、 前記複数のスロット（４＿１、４＿２、・・・４＿ｎ）
   の数をｎとし、整数ｉを１≦ｉ≦ｎ−１として、該複数
   のスロットのうち、前記一方向の端に位置するスロット
   （４＿１）自身から数えてｉ番目のスロット（４＿ｉ）
   は各々前記所定の基準端子位置から少なくともｎ−ｉ個
   の端子を有し、 前記複数のスロット（４＿１、４＿２、・・・４ｎ）の
   うち、前記一方向の端に位置するスロット（４、）自身
   から数えてｉ番目のスロット（４＿ｉ）の各々における
   前記所定の基準端子位置自身から数えてｊ番目の端子は
   、ｊ≦ｎ−ｉとして、ｉ＋１番目のスロット（４＿ｉ＿
   ＋＿１）のｊ−１番目の端子に接続され、 前記一方向の端に位置するスロット（４＿１）のｎ個の
   端子（３＿１、３＿２、・・・３＿ｎ）は、前記各々が
   前記所定の単位伝送速度（Ｎ）に等しい伝送速度を有す
   るように多重／分離された複数の信号を入出力するもの
   であることを特徴とする多重／分離接続システム。 ２、請求項１記載の複数のスロットを有するバックパネ
   ル。 ３、請求項１記載のインターフェイスユニット。