JPH03216628A - 光三端子素子 - Google Patents
光三端子素子Info
- Publication number
- JPH03216628A JPH03216628A JP2011763A JP1176390A JPH03216628A JP H03216628 A JPH03216628 A JP H03216628A JP 2011763 A JP2011763 A JP 2011763A JP 1176390 A JP1176390 A JP 1176390A JP H03216628 A JPH03216628 A JP H03216628A
- Authority
- JP
- Japan
- Prior art keywords
- light
- intensity
- optical
- phototransistor
- transmittance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光の強度を別の光の強度で制御する光三端子
素子に関するものである。
素子に関するものである。
［従来の技術］
光三端子素子は、光情報処理や光信号処理のキーデバイ
スとして、その開発が非常にのぞまれている。従来、こ
の種の素子としては、例えば「エレクトロニクス・レタ
ーズ２３巻、９２頁」にみられるように、シリコン製の
フォトトランジスタと、ガリウムひ素系の多重量子井戸
（ＭＱＷ）構造を含むｐｉｎ型変調器とをハイブリソド
結合したタイプの素子が提案されている．ｐｉｎ型変調
器に一定の強度のバイアス光を入射した場合、その透過
光の強度は、フォトトランジスタに入射される光の強度
により制御される。
スとして、その開発が非常にのぞまれている。従来、こ
の種の素子としては、例えば「エレクトロニクス・レタ
ーズ２３巻、９２頁」にみられるように、シリコン製の
フォトトランジスタと、ガリウムひ素系の多重量子井戸
（ＭＱＷ）構造を含むｐｉｎ型変調器とをハイブリソド
結合したタイプの素子が提案されている．ｐｉｎ型変調
器に一定の強度のバイアス光を入射した場合、その透過
光の強度は、フォトトランジスタに入射される光の強度
により制御される。
このような構成の素子の特徴は次の通りである。
■フォトトランジスタの増幅作用により高感度が得られ
る。
る。
■ＭＱＷｐｉｎ構造における量子閉じ込めシュタルク効
果（ＱＣＳＥ）により高速応答が得られる。
果（ＱＣＳＥ）により高速応答が得られる。
■受動素子であるため消費電力が小さい。
■フォトトランジスタへの入射光，ｐｉｎ型変調器のハ
イアス光の波長設定の自由度が大きい。
イアス光の波長設定の自由度が大きい。
ところで、前記の素子は、もともと２つの別個の素子を
ハイブリッド結合した構造であるため、素子の形状は大
きくならざるをえず、一次元または二次元アレイ化に不
向きであるという問題があった。また、素子の動作原理
から高速応答が期待されるものの、素子間の配線に伴う
浮遊容量が大きく、応答速度も小さいという問題があっ
た。
ハイブリッド結合した構造であるため、素子の形状は大
きくならざるをえず、一次元または二次元アレイ化に不
向きであるという問題があった。また、素子の動作原理
から高速応答が期待されるものの、素子間の配線に伴う
浮遊容量が大きく、応答速度も小さいという問題があっ
た。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、素子の形状が小さく、アレイ化
に適し、かつ動作速度の速い光三端子素子を実現するこ
とにある。
の目的とするところは、素子の形状が小さく、アレイ化
に適し、かつ動作速度の速い光三端子素子を実現するこ
とにある。
このような目的を達成するために本発明は、第？の光の
強度を第２の光の強度により制御する光三端子素子にお
いて、半導体基板上に、ｐｉｎ構造を有し、印加電圧に
より第１の光の透過率を変化させる光変調部と、ｎｐｎ
構造を有し、第２の光の強度により出力電流が変化する
フォ｝ｌ−ランジスタとを順に積層するようにしたもの
である。
強度を第２の光の強度により制御する光三端子素子にお
いて、半導体基板上に、ｐｉｎ構造を有し、印加電圧に
より第１の光の透過率を変化させる光変調部と、ｎｐｎ
構造を有し、第２の光の強度により出力電流が変化する
フォ｝ｌ−ランジスタとを順に積層するようにしたもの
である。
本発明による光三端子素子は、モノリシック構成で実現
でき、素子の形状がきわめて小さく、次元あるいは二次
元アレイを容易になすことができ、また高速応答が得ら
れる。
でき、素子の形状がきわめて小さく、次元あるいは二次
元アレイを容易になすことができ、また高速応答が得ら
れる。
以下、図面を参照して本発明の実施例について説明する
。
。
第１図は、本発明による光三端子素子の等価回路を示す
接続図である。同図で、■は電圧■８の定電圧電源、２
はフォトトランジスタ、３は光変調部としてのｐｉｎダ
イオード、２Ｃはフォトトランジスタ２のコレクタ、２
Ｅはフォトトランジスタ２のエミソタ、しいは入力光、
Ｌ ｂ ｉ■はバイ？ス光、Ｌ．■は透過光である。第
１図の素子は、フォトトランジスタ２とｐｉｎダイオー
ド３とを直列接続した構成であり、その両端に定電圧電
源ｌを接続して動作させる。フォトトランジスタ２とｐ
ｉｎダイオード３の接続方法により、エミソタ結合型（
第１図（ｂ））とコレクタ結合型（第１図（ａ））とに
分類される。エミソタ結合型は、フォトトランジスタ２
のエミソタ２Ｅ側にｐｉｎダイオード３が接続されてい
る。一方、コレクタ結合型は、コレクタ２Ｃ側にｐｉｎ
ダイオード３が接続されている。
接続図である。同図で、■は電圧■８の定電圧電源、２
はフォトトランジスタ、３は光変調部としてのｐｉｎダ
イオード、２Ｃはフォトトランジスタ２のコレクタ、２
Ｅはフォトトランジスタ２のエミソタ、しいは入力光、
Ｌ ｂ ｉ■はバイ？ス光、Ｌ．■は透過光である。第
１図の素子は、フォトトランジスタ２とｐｉｎダイオー
ド３とを直列接続した構成であり、その両端に定電圧電
源ｌを接続して動作させる。フォトトランジスタ２とｐ
ｉｎダイオード３の接続方法により、エミソタ結合型（
第１図（ｂ））とコレクタ結合型（第１図（ａ））とに
分類される。エミソタ結合型は、フォトトランジスタ２
のエミソタ２Ｅ側にｐｉｎダイオード３が接続されてい
る。一方、コレクタ結合型は、コレクタ２Ｃ側にｐｉｎ
ダイオード３が接続されている。
このような構成の素子の動作原理を以下に説明する。フ
ォトトランジスタ２の入力光（第２の光）をＬ．、ｐｉ
ｎダイオード３のバイアス光（第１の光）をＬ ｂ ｉ
ｍ ＊、その透過光をＬ。ｕ％とし、バイアス光Ｌ
ｂ ｉ ａ ＊の強度を一定とする。Ｌｂｉ．ｓの波長
は、逆バイアス電圧Ｖ．印加時のｉ−ＭＱｗ層３２ （
第２図参照）の励起子吸収ピークに設定し、Ｌ ｉの波
長はフォトトランジスタに感受し得る波長に設定してお
く。
ォトトランジスタ２の入力光（第２の光）をＬ．、ｐｉ
ｎダイオード３のバイアス光（第１の光）をＬ ｂ ｉ
ｍ ＊、その透過光をＬ。ｕ％とし、バイアス光Ｌ
ｂ ｉ ａ ＊の強度を一定とする。Ｌｂｉ．ｓの波長
は、逆バイアス電圧Ｖ．印加時のｉ−ＭＱｗ層３２ （
第２図参照）の励起子吸収ピークに設定し、Ｌ ｉの波
長はフォトトランジスタに感受し得る波長に設定してお
く。
人力光Ｌ ｉｎがゼロの場合、フォトトランジスタ２は
オフ状態となるため、ｐｉｎダイオード３の印加電圧は
ゼロである。そのとき、ｉ −ＭＱＷ層３２は透過状態
であり、強度的にバイアス光Ｌ ｂｉａｓに近い透過光
Ｌ ｏｕｔが得られる。次に、入力光Ｌ ｉｎを増加さ
せていった場合、フォトトランジスタ２はオン状態にな
り、ｐｉｎダイオード３の印加電圧はＶ，近くに変化す
る。そのとき、ｉ −ＭＱＷ層３２は量子閉じ込めシュ
タルク効果（ＱＣＳＥ）により吸収状態となり、Ｌ ６
ｕｔの強度は急激に減少する。即ち、入力光Ｌ ．ｎに
より、透過光Ｌ。ａｔをスイッチングすることができる
。フォトトランジスタは通常１００程度の電流増幅率を
もつため、スイソチングに必要なＬ１ｆｉの強度はＬ
ｏｕｔの約１／１００である。
オフ状態となるため、ｐｉｎダイオード３の印加電圧は
ゼロである。そのとき、ｉ −ＭＱＷ層３２は透過状態
であり、強度的にバイアス光Ｌ ｂｉａｓに近い透過光
Ｌ ｏｕｔが得られる。次に、入力光Ｌ ｉｎを増加さ
せていった場合、フォトトランジスタ２はオン状態にな
り、ｐｉｎダイオード３の印加電圧はＶ，近くに変化す
る。そのとき、ｉ −ＭＱＷ層３２は量子閉じ込めシュ
タルク効果（ＱＣＳＥ）により吸収状態となり、Ｌ ６
ｕｔの強度は急激に減少する。即ち、入力光Ｌ ．ｎに
より、透過光Ｌ。ａｔをスイッチングすることができる
。フォトトランジスタは通常１００程度の電流増幅率を
もつため、スイソチングに必要なＬ１ｆｉの強度はＬ
ｏｕｔの約１／１００である。
第２図は本発明の第１の発明（請求項ｌ記載の発明）に
よる光三端子素子の実施例を示し、第２図（ａ）は本発
明の第２の発明（請求項２記載の発明）による光三端子
素子の実施例、第３図は本発明の第３の発明（請求項３
記載の発明）による光三端子素子の実施例、第３図（ａ
）は本発明の第４の発明（請求項４記載の発明）による
光三端子素子の実施例を示す。
よる光三端子素子の実施例を示し、第２図（ａ）は本発
明の第２の発明（請求項２記載の発明）による光三端子
素子の実施例、第３図は本発明の第３の発明（請求項３
記載の発明）による光三端子素子の実施例、第３図（ａ
）は本発明の第４の発明（請求項４記載の発明）による
光三端子素子の実施例を示す。
第２図は、ｐｉｎダイオード３の上にｎｐｎフォトトラ
ンジスタ２を積層したものである。同図（ａｌに示すの
がコレクタ結合型、同図山）に示すのがエミッタ結合型
である。コレクタ結合型の場合、ｐｉｎダイオードのｐ
層３ｌとｎ型コレクタ層２３を電気的に短絡するためｎ
”ｐ”トンネル接合５が形成されている。この接合５は
、フォトトランジスタ２に入力した光Ｌ ｉｎを完全に
吸収させ、ｐｉｎダイオード３に到達させないようにす
る役目も果たしている。エミッタ結合型の場合には、ト
ンネル接合の代わりにｎ型スペーサ層５ａが挿入してあ
り、ｐｉｎダイオードのｎ層３３とｎ型エミソタ層２１
が電気的に短絡されている。これらの構造の素子におい
て、Ｌｉｎは表面側がら、またバイアス光Ｌｉｏは基板
４側から入射され、出力光Ｌ。ｕｔは透過光または反射
光として取り出される。なお、本発明の第５の発明（請
求項５記載の発明）による光三端子素子の実施例として
の反射型の場合には、ｐｉｎダイオード３の表面側のｐ
層またはｎ層は、屈折率の異なる２つの半導体層を繰り
返し積層させた構造からなる多層膜反射鏡６で構成され
ている。なお、第２図において、２２はｐ形ベース層で
ある。
ンジスタ２を積層したものである。同図（ａｌに示すの
がコレクタ結合型、同図山）に示すのがエミッタ結合型
である。コレクタ結合型の場合、ｐｉｎダイオードのｐ
層３ｌとｎ型コレクタ層２３を電気的に短絡するためｎ
”ｐ”トンネル接合５が形成されている。この接合５は
、フォトトランジスタ２に入力した光Ｌ ｉｎを完全に
吸収させ、ｐｉｎダイオード３に到達させないようにす
る役目も果たしている。エミッタ結合型の場合には、ト
ンネル接合の代わりにｎ型スペーサ層５ａが挿入してあ
り、ｐｉｎダイオードのｎ層３３とｎ型エミソタ層２１
が電気的に短絡されている。これらの構造の素子におい
て、Ｌｉｎは表面側がら、またバイアス光Ｌｉｏは基板
４側から入射され、出力光Ｌ。ｕｔは透過光または反射
光として取り出される。なお、本発明の第５の発明（請
求項５記載の発明）による光三端子素子の実施例として
の反射型の場合には、ｐｉｎダイオード３の表面側のｐ
層またはｎ層は、屈折率の異なる２つの半導体層を繰り
返し積層させた構造からなる多層膜反射鏡６で構成され
ている。なお、第２図において、２２はｐ形ベース層で
ある。
第３図は、第２図とは逆にｎｐｎフォトトランジスタ２
の上にｐｉｎダイオード３が形成されている。この場合
も、コレクタ結合型については、トンネル接合５により
フォトトランジスタ２とｐｉｎダイオード３が接続され
ている。Ｌ１，ｌは基板４側より入射される。一方、Ｌ
ｂｉａ＊は表面側より入射され、出力光Ｌ ｏｕｔは
その透過光または反射光として取り出される。
の上にｐｉｎダイオード３が形成されている。この場合
も、コレクタ結合型については、トンネル接合５により
フォトトランジスタ２とｐｉｎダイオード３が接続され
ている。Ｌ１，ｌは基板４側より入射される。一方、Ｌ
ｂｉａ＊は表面側より入射され、出力光Ｌ ｏｕｔは
その透過光または反射光として取り出される。
以上の構造は、例えばＧａＡｓ基板またはＩｎＰ基仮に
格子整合する表のような素子構成で達成される。Ｌ ｂ
ｉａｓの波長帯も併せて示す。なお、表においてはＨＢ
Ｔはへテロ接合・バイボーラ・トランジスタを示す。
格子整合する表のような素子構成で達成される。Ｌ ｂ
ｉａｓの波長帯も併せて示す。なお、表においてはＨＢ
Ｔはへテロ接合・バイボーラ・トランジスタを示す。
？４図は具体例を示す断面図で、ＧａＡｓ基板４上に、
ＧａＡｓ／Ａｌｏ．ｘＧａｏ．ｔＡｓＭＱＷｐｉｎダイ
オード３、ＧａＡｓトンネル接合５と、Ｇ ａ Ａ Ｓ
／Ａ １６．ｓＧ ａｏ．ｔＡ ｓ ＨＢＴ ２とを
順に積層した構造の素子の断面図である。ＨＢＴ２にお
けるｎ−Ａｊ！ｏ．ｓＧａｏ．ｔＡｓエミッタ層２１の
上部にはｎ−ＧａＡｓキャンプ層２０が積層され、さら
にその上部にオーミック電極７が形成されている。基Ｆ
ｉ４の裏面には、もう１つのオーミンク電極７が形成さ
れている。ｐｉｎダイオードのｐ層は、Ａ １ ６１Ｇ
ａ ６．ｑＡ Ｓ層とＡＩＡｓ層を交互に繰り返し積
層した多層膜反射鏡構造６であり、基板４側から入射さ
れたバイアス光Ｌ■。を反射する。なお、入力光Ｌ ｉ
ｌ１は表面側から入射される。
ＧａＡｓ／Ａｌｏ．ｘＧａｏ．ｔＡｓＭＱＷｐｉｎダイ
オード３、ＧａＡｓトンネル接合５と、Ｇ ａ Ａ Ｓ
／Ａ １６．ｓＧ ａｏ．ｔＡ ｓ ＨＢＴ ２とを
順に積層した構造の素子の断面図である。ＨＢＴ２にお
けるｎ−Ａｊ！ｏ．ｓＧａｏ．ｔＡｓエミッタ層２１の
上部にはｎ−ＧａＡｓキャンプ層２０が積層され、さら
にその上部にオーミック電極７が形成されている。基Ｆ
ｉ４の裏面には、もう１つのオーミンク電極７が形成さ
れている。ｐｉｎダイオードのｐ層は、Ａ １ ６１Ｇ
ａ ６．ｑＡ Ｓ層とＡＩＡｓ層を交互に繰り返し積
層した多層膜反射鏡構造６であり、基板４側から入射さ
れたバイアス光Ｌ■。を反射する。なお、入力光Ｌ ｉ
ｌ１は表面側から入射される。
素子の大きさは１００Ｉ！ｍ径である。
第５図は、本発明による光三端子素子を説明するための
等価回路図である。また第６図は、Ｌ．．，？ ｂｉａ
ｓの波長を８ ５ ０ ｎ ｍ， Ｌｂｉｍｓの強度を
１ｍＷとし、Ｌ．，，をＯから１０μＷまで変化させた
場合のＨＢＴ２とｐｉｎダイオード３のＩ−ＶＩＶ２曲
線を同一座標軸上に重ねて示したものである。定電圧源
ｌ （第１図）の電圧Ｖ，は５Ｖである。電流Ｉとフォ
トトランジスタ印加電圧Ｖ１ｐｉｎダイオード印加電圧
■２の定義は第５図に示す通りである。Ｌ．，，を０μ
Ｗがら１μＷ， ２μＷ，３μＷ，・・・と増加させ
ていった場合、ｐｉｎダイオードの動作点はＡ，Ｂ，Ｃ
，Ｄ，・・と移動し、ｐｉｎダイオード３の印加電圧■
２はビルトイン電圧１■の状態がら、逆バイアス電圧−
３．５Ｖの状態に急激に変化する。
等価回路図である。また第６図は、Ｌ．．，？ ｂｉａ
ｓの波長を８ ５ ０ ｎ ｍ， Ｌｂｉｍｓの強度を
１ｍＷとし、Ｌ．，，をＯから１０μＷまで変化させた
場合のＨＢＴ２とｐｉｎダイオード３のＩ−ＶＩＶ２曲
線を同一座標軸上に重ねて示したものである。定電圧源
ｌ （第１図）の電圧Ｖ，は５Ｖである。電流Ｉとフォ
トトランジスタ印加電圧Ｖ１ｐｉｎダイオード印加電圧
■２の定義は第５図に示す通りである。Ｌ．，，を０μ
Ｗがら１μＷ， ２μＷ，３μＷ，・・・と増加させ
ていった場合、ｐｉｎダイオードの動作点はＡ，Ｂ，Ｃ
，Ｄ，・・と移動し、ｐｉｎダイオード３の印加電圧■
２はビルトイン電圧１■の状態がら、逆バイアス電圧−
３．５Ｖの状態に急激に変化する。
第７図は、この素子のＬ ｉｎ対Ｌ ｏｕｔ特性を示す
グラフである（Ｌｂ，■と■８の条件は第６図の場合と
同じである）。Ｌ ｉｎが０がら３μＷに増加するニツ
れ、Ｌ ｏｕｔは６００μＷがら３ｏｏμｗまで急激に
変化しており、明瞭な負論理の光三端子特性が現れてい
る。
グラフである（Ｌｂ，■と■８の条件は第６図の場合と
同じである）。Ｌ ｉｎが０がら３μＷに増加するニツ
れ、Ｌ ｏｕｔは６００μＷがら３ｏｏμｗまで急激に
変化しており、明瞭な負論理の光三端子特性が現れてい
る。
以上説明したように本発明の第１の発明は、半導体基板
上に、ｐｉｎ構造を有し、印加電圧により第１の光の透
過率を変化させる光変調部と、ｎｐｎ構造を有し、第２
の光の強度により出力電流が変化するフォトトランジス
タとを順に積層したことにより、モノリシソク構成の素
子を提供できるので、素子の形状がきわめて小さく、高
速な光ゲート処理を簡単な構成で行なうことができる効
果がある。また、一次元あるいは二次元アレイ化を容易
になすことができるので、大規模な並列処理も可能とな
る効果がある。
上に、ｐｉｎ構造を有し、印加電圧により第１の光の透
過率を変化させる光変調部と、ｎｐｎ構造を有し、第２
の光の強度により出力電流が変化するフォトトランジス
タとを順に積層したことにより、モノリシソク構成の素
子を提供できるので、素子の形状がきわめて小さく、高
速な光ゲート処理を簡単な構成で行なうことができる効
果がある。また、一次元あるいは二次元アレイ化を容易
になすことができるので、大規模な並列処理も可能とな
る効果がある。
また本発明の第２の発明は、半導体基板上に、ｐｉｎ構
造を有し、印加電圧により第１の光の透過率を変化させ
る光変調部と、ｐ″＋ｎ”構造を有し、光変調部とフォ
トトランジスタとを接続するトンネル接合部と、ｎｐｎ
構造を有し、第２の光の強度により出力電流が変化する
フォトトランジスタとを順に積層したことにより、第１
の発明の効果に加え、入力光の光変調部への到達を防止
できる効果がある。
造を有し、印加電圧により第１の光の透過率を変化させ
る光変調部と、ｐ″＋ｎ”構造を有し、光変調部とフォ
トトランジスタとを接続するトンネル接合部と、ｎｐｎ
構造を有し、第２の光の強度により出力電流が変化する
フォトトランジスタとを順に積層したことにより、第１
の発明の効果に加え、入力光の光変調部への到達を防止
できる効果がある。
更に本発明の第３の発明は、半導体基板上に、ｎｐｎ構
造を有し、第２の光の強度により出力電流が変化するフ
ォトトランジスタと、ｐｉｎ構造を有し、印加電圧によ
り第１の光の透過率を変化させる光変調部とを順に積層
したことにより、第１の発明と同様の効果がある。
造を有し、第２の光の強度により出力電流が変化するフ
ォトトランジスタと、ｐｉｎ構造を有し、印加電圧によ
り第１の光の透過率を変化させる光変調部とを順に積層
したことにより、第１の発明と同様の効果がある。
更に本発明の第４の発明は、半導体基板上に、ｎｐｎ構
造を有し、第２の光の強度により出力電流を変化させる
フォトトランジスタと、ｐ ＋ ゛ｎ ＋ −構造を有
し、フォトトランジスタと光変調部とを接続するトンネ
ル接合部と、ｐｉｎ構造を有し、印加電圧により第１の
光の透過率を変化させる光変調部とを順に積層したこと
により、第３の発明の効果に加え、入力光の光変調部へ
の到達を防止できる効果がある。
造を有し、第２の光の強度により出力電流を変化させる
フォトトランジスタと、ｐ ＋ ゛ｎ ＋ −構造を有
し、フォトトランジスタと光変調部とを接続するトンネ
ル接合部と、ｐｉｎ構造を有し、印加電圧により第１の
光の透過率を変化させる光変調部とを順に積層したこと
により、第３の発明の効果に加え、入力光の光変調部へ
の到達を防止できる効果がある。
更に本発明の第５の発明は、第１、第２、第３又は第４
の発明において、屈折率の異なる２つの半導体層を交互
に繰り返し積層した構造からなる多層膜反射鏡構造をｐ
ｉｎ構造のｐ層またはｎ層に含むことにより、出力光と
して反射光を得ることができる効果がある。
の発明において、屈折率の異なる２つの半導体層を交互
に繰り返し積層した構造からなる多層膜反射鏡構造をｐ
ｉｎ構造のｐ層またはｎ層に含むことにより、出力光と
して反射光を得ることができる効果がある。
第１図は本発明による光三端子素子の実施例を説明する
ための等価回路を示す接続図、第２図および第３図は本
発明の第１〜第５の発明の実施例を説明するための断面
図、第４図は第２図ｆ８）の具体例を示す断面図、第５
図は本発明による光三端子素子を説明するための等価回
路図、第６図は第５図の回路におけるＩ−Ｖ特性を示す
グラフ、第７図は出力光対入力光特性を示すグラフであ
る。 １・・・定電圧電源、２・・・フォトトランジスタ、３
・・・ｐｉｎダイオード、４・・・基板、５・・・トン
ネル接合、５ａ・・・スベーサ層、６・・・多層膜反射
鏡、７・・・オーミフク電極、２０・・・キャンプ層、
２１・・・ｎ形エミフタ層、２２・・・ｐ形ベース層、
２３・・・ｎ形コレクタ層、３ １−ｐ層、３ ２ ・
・・ｉ−ＭＱＷ層、３３・・・ｎ層。
ための等価回路を示す接続図、第２図および第３図は本
発明の第１〜第５の発明の実施例を説明するための断面
図、第４図は第２図ｆ８）の具体例を示す断面図、第５
図は本発明による光三端子素子を説明するための等価回
路図、第６図は第５図の回路におけるＩ−Ｖ特性を示す
グラフ、第７図は出力光対入力光特性を示すグラフであ
る。 １・・・定電圧電源、２・・・フォトトランジスタ、３
・・・ｐｉｎダイオード、４・・・基板、５・・・トン
ネル接合、５ａ・・・スベーサ層、６・・・多層膜反射
鏡、７・・・オーミフク電極、２０・・・キャンプ層、
２１・・・ｎ形エミフタ層、２２・・・ｐ形ベース層、
２３・・・ｎ形コレクタ層、３ １−ｐ層、３ ２ ・
・・ｉ−ＭＱＷ層、３３・・・ｎ層。
Claims (5)
- （１）第１の光の強度を第２の光の強度により制御する
光三端子素子において、半導体基板上に、ｐｉｎ構造を
有し、印加電圧により第１の光の透過率を変化させる光
変調部と、ｎｐｎ構造を有し、第２の光の強度により出
力電流が変化するフォトトランジスタとを順に積層した
ことを特徴とする光三端子素子。 - （２）第１の光の強度を第２の光の強度により制御する
光三端子素子において、半導体基板上に、ｐｉｎ構造を
有し、印加電圧により第１の光の透過率を変化させる光
変調部と、ｐ＾＋＾＋ｎ＾＋＾＋構造を有し、前記光変
調部と後記フォトトランジスタとを接続するトンネル接
合部と、ｎｐｎ構造を有し、第２の光の強度により出力
電流が変化するフォトトランジスタとを順に積層したこ
とを特徴とする光三端子素子。 - （３）第１の光の強度を第２の光の強度により制御する
光三端子素子において、半導体基板上に、ｎｐｎ構造を
有し、第２の光の強度により出力電流が変化するフォト
トランジスタと、ｐｉｎ構造を有し、印加電圧により第
１の光の透過率を変化させる光変調部とを順に積層した
ことを特徴とする光三端子素子。 - （４）第１の光の強度を第２の光の強度により制御する
光三端子素子において、半導体基板上に、ｎｐｎ構造を
有し、第２の光の強度により出力電流を変化させるフォ
トトランジスタと、ｐ＾＋＾＋ｎ＾＋＾＋構造を有し、
前記フォトトランジスタと後記光変調部とを接続するト
ンネル接合部と、ｐｉｎ構造を有し、印加電圧により第
１の光の透過率を変化させる光変調部とを順に積層した
ことを特徴とする光三端子素子。 - （５）請求項１、２、３又は４記載の光三端子素子にお
いて、屈折率の異なる２つの半導体層を交互に繰り返し
積層した構造からなる多層膜反射鏡構造をｐｉｎ構造の
ｐ層またはｎ層に含むことを特徴とする光三端子素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011763A JPH03216628A (ja) | 1990-01-23 | 1990-01-23 | 光三端子素子 |
| DE69112235T DE69112235T2 (de) | 1990-01-23 | 1991-01-22 | Optisches Gate-Array. |
| EP91100737A EP0443332B1 (en) | 1990-01-23 | 1991-01-22 | Optical gate array |
| US07/928,530 US5451767A (en) | 1990-01-23 | 1992-08-13 | Optical modulator gate array including multi-quantum well photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011763A JPH03216628A (ja) | 1990-01-23 | 1990-01-23 | 光三端子素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03216628A true JPH03216628A (ja) | 1991-09-24 |
Family
ID=11787017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011763A Pending JPH03216628A (ja) | 1990-01-23 | 1990-01-23 | 光三端子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03216628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467118A (ja) * | 1990-07-09 | 1992-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 光ゲートアレイ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63501528A (ja) * | 1985-10-08 | 1988-06-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | 非線形双安定光デバイス |
| JPH01179124A (ja) * | 1988-01-11 | 1989-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 光空間変調素子 |
-
1990
- 1990-01-23 JP JP2011763A patent/JPH03216628A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63501528A (ja) * | 1985-10-08 | 1988-06-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | 非線形双安定光デバイス |
| JPH01179124A (ja) * | 1988-01-11 | 1989-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 光空間変調素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0467118A (ja) * | 1990-07-09 | 1992-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 光ゲートアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625636A (en) | Integration of photoactive and electroactive components with vertical cavity surface emitting lasers | |
| US5451767A (en) | Optical modulator gate array including multi-quantum well photodetector | |
| US4782223A (en) | Optically bistable photodiode device with voltage control circuitry to change photodiode light absorption | |
| US5677552A (en) | Optical control circuit for an optical pnpn thyristor | |
| US4822992A (en) | Wavelength conversion using self electrooptic effect devices | |
| Zhou et al. | Cascadable, latching photonic switch with high optical gain by the monolithic integration of a vertical-cavity surface-emitting laser and a pn-pn photothyristor | |
| JPH03216628A (ja) | 光三端子素子 | |
| JPH0350247B2 (ja) | ||
| JPS63501528A (ja) | 非線形双安定光デバイス | |
| Brown et al. | An integrated, optically powered, optoelectronic'smart'logic pixel for interconnection and computing applications | |
| EP0593531A1 (en) | Active optical logic device incorporating a surface-emitting laser | |
| Goossen et al. | On the operational and manufacturing tolerances of GaAs-AlAs MQW modulators | |
| JPH04313735A (ja) | 光素子の多重安定性取得方法 | |
| WO1992000543A1 (en) | Bipolar junction transistor combined with an optical modulator | |
| JPS60145690A (ja) | 光双安定発光受光集積素子 | |
| Hu et al. | All-optical photonic switches using integrated inverted asymmetric Fabry-Perot modulators and heterojunction phototransistors | |
| JPS62502218A (ja) | 非線形・双安定光学装置 | |
| Olbright et al. | Surface‐Emitting Laser Logic | |
| JPS6130089A (ja) | 光論理回路 | |
| JP2762572B2 (ja) | 光ｄフリップフロップ回路 | |
| JPH0553164A (ja) | 光フリツプフロツプ素子 | |
| JPH02125467A (ja) | 光電子集積回路 | |
| JPH03215836A (ja) | 光電子記憶装置 | |
| JP2692013B2 (ja) | 光ゲートアレイ | |
| JPH03276138A (ja) | 光双安定素子とその駆動方法 |