JPH03216701A - Safe circuit for travel controller for vehicle - Google Patents
Safe circuit for travel controller for vehicleInfo
- Publication number
- JPH03216701A JPH03216701A JP2010810A JP1081090A JPH03216701A JP H03216701 A JPH03216701 A JP H03216701A JP 2010810 A JP2010810 A JP 2010810A JP 1081090 A JP1081090 A JP 1081090A JP H03216701 A JPH03216701 A JP H03216701A
- Authority
- JP
- Japan
- Prior art keywords
- output
- microcomputer
- signal
- circuit
- duty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、車両のアンチスキッド.トラクションコン
トロール.定速走行装置などの制御に使用されるマイク
ロコンピュータの異常,故障を的確に検知し、アクチュ
エータの駆動を確実に停止できるようにした車両用走行
制御装置の安全回路に関するものである。[Detailed Description of the Invention] [Industrial Field of Application] This invention provides an anti-skid system for vehicles. Traction control. This invention relates to a safety circuit for a vehicle travel control device that accurately detects abnormalities or failures in a microcomputer used to control a constant speed travel device, etc., and can reliably stop actuator drive.
第3図は例えば特開昭60 − 250445号公報に
示された従来のいわゆるウオッチドッグ回路である.こ
の第3図において、マイクロコンピュータ1から出力さ
れる一定周期のパルス信号の発生の有無をウオッチドッ
グ回路2の周期検出手段2aで検出し、このパルス信号
の発生がなくなったことを周期検出手段2aが検出する
と、周期検出手段2aからリセット発生千段2bに出力
され、それによって、リセット発生手段2bからマイク
ロコンピュータ1にリセット信号を送り、マイクロコン
ピエータlをリセットする.
その結果、マイクロコンピュータ1から駆動手段3に出
力されな《なり、アクチュエータ4の動作を停止し、ア
クチュエータ4を保護するようにしている.
また、第4図は例えば特開昭60 − 185663号
公報により開示された従来のアンチスキッド制御中断方
法を説明するためのアンチスキッド制御中断装置の概略
的構成を示すブロック図である.この第4図の場合は、
制御回路l1から出力される出力信号をシステム異常検
知回路12で異常の有無を検知し、このシステム異常検
知回路12が異常を検知しないときは出力されず、NO
T回路l3の出力がAND回路l4に出力される.AN
D回路14は制御回路1lから出力されるアクチュエー
タ15の駆動信号と、NOT回路13の出力とのAND
をとり、システム異常検知回路l2が制御回路l1の異
常を検知しないときは、この駆動信号はAND回路14
を通して駆動回路16に入力される.これにより、駆動
回路l6はアクチュエータ15を駆動する.一方、制御
回路1lからの出力信号に異常があると、システム異常
検知回路12はシステムの異常を検知し、その出力はN
OT回路l3で反転される.したがって、制御回路1l
から駆動信号が出力されていても、AND回路l4にお
けるAND条件が整わず、AND回路14から駆動手段
l6に駆動信号が入力されないから、アクチュエータl
5を非作動状態にする.なお、17は入力信号回路であ
り、各種入力信号をマイクロコンピュータl1に送るも
のである.
〔発明が解決しようとする課題〕
上記第3図の従来例では、マイクロコンピュータlのポ
ート故障、所定周期よりも速い周期パルス出力故障、さ
ら←マイクロコンピュータlの演算処理エラーなどによ
り、アクチュエータ4を非作動状態にすることが不可能
な状況を発生することがある.
また、第4図の従来例の場合には、AND回路l4また
は駆動手段16の故障が発生すると、アクチュエータl
5の駆動を停止できないことになるという問題点があっ
た.
この発明は上記のような問題点を解消するためになされ
たもので、マイクロコンピュータの異常を的確に検知で
き、異常発生時におけるアクチュエータの駆動を確実に
停止することができる車両用走行制御装置の安全回路を
得ることを目的とする.
〔課題を解決するための手段〕
この発明に係る車両用走行制御装置の安全回路は、マイ
クロコンピュータから出力される第1出力パルスの周期
が異常のとき、マイクロコンピュータにリセット信号を
出力するウオッチドッグ手段ト、マイクロコンピュータ
から出力される第2出力パルスのデエーテイを検出し、
所定デューティ範囲外のとき出力信号を発生するデュー
テイ検出手段と、リセット信号またはデエーテイ検出手
段の出力信号によりアクチュエータの電源をしゃ断する
電源しゃ断手段とを設けたものである.〔作 用〕
二の発明におけるマイクロコンピュータから出力される
第1出力パルスの周期が所定周期に対して異常発生時に
ウオッチドッグ検出手段により、リセット信号を出力し
て、少なくともマイクロコンピエー夕をリセットすると
ともに、デエーテイ検出手段が第2出力パルスのデュー
テイを検出して所定デエーテイ範囲外を検出すると、電
源しゃ断手段により電源をしゃ断してアクチュエータを
非作動状態にする.
【実施例〕
以下、この発明の車両用走行制御装置の安全回路の実施
例について図面に基づき説明する.第1図はその一実施
例の構成を示すブロック図である.この第1図において
、2lは制御対象物を駆動するアクチェエー夕であり、
22は各種入力信号をマイクロコンピュータ23に送る
信号入力手段である.
このマイクロコンピュータ23は信号入力手段22から
の入力信号情報から演算,判断した結果にしたがい、ア
クチェエータ21を駆動する信号を駆動手段24に出力
するようになっている.駆動手段24はこのマイクロコ
ンピュータ23から出力される信号により、アクチュエ
ータ21を駆動するようになっている。FIG. 3 shows a conventional so-called watchdog circuit shown in, for example, Japanese Patent Laid-Open No. 60-250445. In FIG. 3, the period detection means 2a of the watchdog circuit 2 detects the presence or absence of a pulse signal of a constant period outputted from the microcomputer 1, and the period detection means 2a detects that the pulse signal is no longer generated. When detected, the cycle detection means 2a outputs a signal to the reset generation stage 2b, and the reset generation means 2b sends a reset signal to the microcomputer 1, thereby resetting the microcomputer l. As a result, there is no output from the microcomputer 1 to the driving means 3, and the operation of the actuator 4 is stopped to protect the actuator 4. Further, FIG. 4 is a block diagram showing a schematic configuration of an anti-skid control interrupting device for explaining a conventional anti-skid control interrupting method disclosed in, for example, Japanese Unexamined Patent Publication No. 185663/1983. In the case of this figure 4,
The system abnormality detection circuit 12 detects the presence or absence of an abnormality in the output signal output from the control circuit l1, and when the system abnormality detection circuit 12 does not detect an abnormality, it is not output.
The output of T circuit l3 is output to AND circuit l4. AN
The D circuit 14 is an AND of the drive signal for the actuator 15 output from the control circuit 1l and the output of the NOT circuit 13.
When the system abnormality detection circuit l2 does not detect an abnormality in the control circuit l1, this drive signal is output to the AND circuit 14.
The signal is input to the drive circuit 16 through. As a result, the drive circuit l6 drives the actuator 15. On the other hand, if there is an abnormality in the output signal from the control circuit 1l, the system abnormality detection circuit 12 detects the system abnormality, and the output is N
It is inverted by OT circuit l3. Therefore, the control circuit 1l
Even if the drive signal is output from the actuator l4, the AND condition in the AND circuit l4 is not satisfied and the drive signal is not input from the AND circuit l4 to the drive means l6.
5 is inactive. Note that 17 is an input signal circuit that sends various input signals to the microcomputer l1. [Problems to be Solved by the Invention] In the conventional example shown in FIG. Situations may occur where it is impossible to deactivate. Furthermore, in the case of the conventional example shown in FIG. 4, when a failure occurs in the AND circuit l4 or the drive means 16, the actuator l
There was a problem that the drive of 5 could not be stopped. This invention was made to solve the above-mentioned problems, and provides a vehicle travel control device that can accurately detect abnormalities in a microcomputer and reliably stop actuator drive when an abnormality occurs. The purpose is to obtain a safety circuit. [Means for Solving the Problems] The safety circuit of the vehicle travel control device according to the present invention includes a watchdog that outputs a reset signal to the microcomputer when the cycle of the first output pulse output from the microcomputer is abnormal. means detecting the deity of the second output pulse output from the microcomputer;
The actuator is equipped with a duty detection means that generates an output signal when the duty is outside a predetermined duty range, and a power cutoff means that cuts off the power to the actuator in response to a reset signal or an output signal from the duty detection means. [Function] When the cycle of the first output pulse output from the microcomputer in the second invention is abnormal with respect to a predetermined cycle, the watchdog detection means outputs a reset signal to reset at least the microcomputer. At the same time, when the duty detection means detects the duty of the second output pulse and detects that the duty is outside the predetermined duty range, the power supply cutoff means cuts off the power and puts the actuator in a non-operating state. [Example] Hereinafter, an example of the safety circuit of the vehicle running control device of the present invention will be described based on the drawings. Figure 1 is a block diagram showing the configuration of one embodiment. In this FIG. 1, 2l is an actuator that drives the controlled object,
22 is a signal input means for sending various input signals to the microcomputer 23. The microcomputer 23 is configured to output a signal for driving the actuator 21 to the driving means 24 in accordance with the results of calculations and judgments made from the input signal information from the signal input means 22. The driving means 24 is configured to drive the actuator 21 based on the signal output from the microcomputer 23.
一方、25はマイクロコンピュータ23から周期的に出
力される第1のパルス信号を受けてこの闇期を検出し、
所定周期より長い周期になると、第1の異常信号をマイ
クロコンピュータ23に出力するウオソチドッグ手段で
ある。On the other hand, 25 detects this dark period by receiving the first pulse signal periodically output from the microcomputer 23,
This is a watchdog means that outputs a first abnormal signal to the microcomputer 23 when the cycle is longer than a predetermined cycle.
このウオッチドッグ手段25から出力される上記第1の
異常信号はマイクロコンピュータ23のほかに、後述す
る電源しゃ断手段27にも出力するようになっている。The first abnormal signal outputted from the watchdog means 25 is outputted not only to the microcomputer 23 but also to a power cutoff means 27, which will be described later.
また、デューティ検出手段26はマイクロコンピュータ
23から出力される第2の出力パルスを入力し、この第
2の出力パルスのデューティを検出し、所定デューティ
範囲外のデューティを検知すると、第2の異常信号を上
記電源しゃ断手段27に出力するようになっている。Further, the duty detection means 26 inputs the second output pulse outputted from the microcomputer 23, detects the duty of this second output pulse, and when detecting a duty outside a predetermined duty range, generates a second abnormal signal. is output to the power cutoff means 27.
この′r!lflシゃ断手段27は上記ウオンチドング
千段25から出力される第1の異常信号、またはデュー
ティ検出千段26から出力される第2の異常信号が発生
すると、アクチュエータ2lの電源をしゃ断するように
なっている.
次に、この発明の具体的実施例について、第2図により
アンチスキッド装置に適用した場合について説明する。This'r! The lfl cutoff means 27 is configured to cut off the power to the actuator 2l when the first abnormal signal output from the 1,000-stage wait dong 25 or the second abnormal signal output from the 1,000-stage duty detection stage 26 occurs. It has become. Next, a specific embodiment of the present invention will be described with reference to FIG. 2, in which the invention is applied to an anti-skid device.
アンチスキッド装置はブレーキ圧を増減するアクチュエ
ータ21の内部にソレノイドバルブ21a.2lbを有
するとともに、このソレノイドバルプ21a,2lbを
それぞれ駆動するためのトランジスタ24a.24bに
よる駆動手段24が設けられている.
この駆動千段24のトランジスタ24a,24bはマイ
クロコンピュータ23からの信号により、オンとなって
、ソレノイドバルブ21a,2lbを駆動するようにな
っている.
また、信号入力手段22としては、車輪速センサから出
力される車輪速信号22a,22bがそれぞれアンプ2
2c,22dを介してマイクロコンピエータ23に入力
されるようになっている。The anti-skid device includes a solenoid valve 21a inside an actuator 21 that increases and decreases brake pressure. 2lb, and transistors 24a. 24b is provided. Transistors 24a and 24b of this drive stage 24 are turned on by a signal from the microcomputer 23 to drive the solenoid valves 21a and 2lb. Further, as the signal input means 22, wheel speed signals 22a and 22b output from the wheel speed sensors are input to the amplifier 2, respectively.
The signal is input to the microcomputer 23 via 2c and 22d.
このマイクロコンピュータ23から周期的に出力される
第1出力バルス29はコンデンサC + +と抵抗Rl
+とによる微分回路をダイオードD I1を通して、フ
リンブフロップ回路30を作動させ、この周期により、
トランジスタQ1 がオンするようになっている。The first output pulse 29 periodically outputted from this microcomputer 23 is connected to the capacitor C + + and the resistor Rl.
+ and the differentiating circuit is passed through the diode DI1 to operate the frimb flop circuit 30, and with this period,
Transistor Q1 is turned on.
トランジスタQ,のエミンタはアースされ、コレクタは
抵抗R2を介して、抵抗R1 とコンデンサCI との
接続点P1に接続されている。この抵抗R,とコンデン
サC1はisとアース間に直列に接続されている。The emitter of the transistor Q is grounded, and the collector is connected to the connection point P1 between the resistor R1 and the capacitor CI through the resistor R2. This resistor R and capacitor C1 are connected in series between is and ground.
抵抗R,とコンデンサC1 との接続点P1 はコンバ
レータ10bの(ト)入力端に接続されている。A connection point P1 between the resistor R and the capacitor C1 is connected to the (g) input terminal of the converter 10b.
コンパレータ10bの(ホ)入力端とコンバレータ10
aの日入力端は共通になっている。(E) Input terminal of comparator 10b and comparator 10
The day input terminal of a is common.
また、電源とアース間に抵抗Rl!〜RI4の直列回路
が接続されている。この抵抗Rl2とRl3との接続点
の比較電圧■1 はコンバレータ10bの(ハ)入力端
に印加されるようになっている。Also, there is a resistor Rl! between the power supply and ground! ~RI4 series circuits are connected. The comparison voltage (1) at the connection point between the resistors Rl2 and Rl3 is applied to the (c) input terminal of the converter 10b.
同様にして、抵抗Rl3とRI4との接続点の比較電圧
■2はコンバレータ10aの(ト)入力端に接続されて
いる.コンバレータ10a,10bの出力はフリップフ
ロップ回路31の入力端に接続されている.
フリップフロップ回路30.31の出力はORゲート3
2を通して上記トランジスタQ1のペースに供給される
ようになっている.
かくして、コンデンサC,,C++,抵抗R.R !
R 1+〜RI4、フリップフロップ回路30.3
1、OR回路32、ダイオードD目、トランジスタQ+
.Q− とにより、ウオッチドッグ手段25を構成して
いる.
なお、トランジスタQ2のベースには、フリツブフロッ
プ回路31の出力が入力されるようになっており、この
トランジスタQ2のエミツタはアースされ、コレクタよ
り、マイクロコンピュータ23のリセノト信号が出力さ
れるようになっている。Similarly, the comparison voltage (2) at the connection point between the resistors R13 and RI4 is connected to the (G) input terminal of the converter 10a. The outputs of the converters 10a and 10b are connected to the input terminal of a flip-flop circuit 31. The output of flip-flop circuits 30 and 31 is OR gate 3
2 is supplied to the pace of the transistor Q1. Thus, capacitors C, , C++, resistors R. R!
R1+~RI4, flip-flop circuit 30.3
1. OR circuit 32, diode D, transistor Q+
.. Q- constitutes a watchdog means 25. Note that the output of the flip-flop circuit 31 is input to the base of the transistor Q2, the emitter of this transistor Q2 is grounded, and the reset signal of the microcomputer 23 is output from the collector. It has become.
一方、マイクロコンピュータ23から出力される第2出
力パルス33は抵抗R,とコンデンサC,とによる積分
回路を介して、コンバレータ34aのH入力端とコンバ
レータ34bの(ト)入力端に入力されるようになって
いる.
また、抵抗R +s# R I7は電源とアース間に直
列に接続されており、抵抗RIBとRl&との接続点の
電圧■3はコンバレータ34aの(ホ)入力端に印加さ
れるようになっている.
同様にして、抵抗Rl&と抵抗Rl?との接続点の電圧
v4はコンパレータ34bのH入力端に印加されるよう
になっている.
コンパレータ34a.34bの出力は共通にして、異常
デューティ検出出力35が電源しゃ断手段27のAND
回路27aの第1人力端に印加するようになっている.
このようにして、コンパレータ34a.34b,抵抗R
+s−R+y+抵抗R3+ コンデンサC冨により、デ
ューティ検出回路26が構成されている.また、電源し
ゃ断手段27はAND回路27a,トランジスタQ3.
リレー27bにより構成され、AND回路27aの第2
人力端はマイクロコンピュータ23のリセット端子kに
接続され、ウオッチドッグ手段25のトランジスタQg
のコレクタよりリセット信号がAND回路27aの第2
人力端に印加されるようになっているとともに、マイク
ロコンビエータ23のリセット端子kにリセット信号が
入力されるようになっている.電源しゃ断手段27のA
ND回路27aの出力はトランジスタQ,のベースに印
加されるようになりでおり、このトランジスタQ3のエ
ミッタはアースされ、コレクタはリレー27bのコイル
27cを介して電源に接続されている.リレー27bの
接点27dは電源と上記アクチェエータ21のソレノイ
ードバルブ218.2lbの一端に接続されている。On the other hand, the second output pulse 33 output from the microcomputer 23 is inputted to the H input terminal of the comparator 34a and the (G) input terminal of the converter 34b via an integrating circuit including a resistor R and a capacitor C. It has become. Furthermore, the resistor R+s#R I7 is connected in series between the power supply and the ground, and the voltage 3 at the connection point between the resistors RIB and Rl& is applied to the (e) input terminal of the converter 34a. There is. Similarly, resistor Rl& and resistor Rl? The voltage v4 at the connection point is applied to the H input terminal of the comparator 34b. Comparator 34a. The output of 34b is made common, and the abnormal duty detection output 35 is ANDed with the power cutoff means 27.
It is applied to the first human power end of the circuit 27a. In this way, comparators 34a. 34b, resistance R
+s-R+y+resistance R3+ A duty detection circuit 26 is configured by capacitor C. Further, the power supply cutoff means 27 includes an AND circuit 27a, a transistor Q3.
It is composed of a relay 27b, and the second
The human power end is connected to the reset terminal k of the microcomputer 23, and the transistor Qg of the watchdog means 25.
A reset signal is sent from the collector of the AND circuit 27a to the second
The reset signal is applied to the human power end, and the reset signal is also input to the reset terminal k of the micro combinator 23. A of the power cutoff means 27
The output of the ND circuit 27a is applied to the base of the transistor Q3, whose emitter is grounded and whose collector is connected to the power supply via the coil 27c of the relay 27b. A contact 27d of the relay 27b is connected to a power source and one end of the solenoid valve 218.2lb of the actuator 21.
次に、第2図にしたがって、この発明の動作について説
明する.アンチスキッド装置はブレーキ圧を増減するア
クチェエータ2lを有するとともに、信号入力手段22
から入力信号として、車輪速信号がマイクロコンピュー
タ23に入力されるようになっている.
マイクロコンピュータ23から周期的に出力される第1
出力パルス29はコンデンサCI1と抵抗R.とによる
微分回路で微分され、ダイオードDI1で正の微分パル
スのみを出力して、この第1出力パルスの立ち上がりエ
ッジで次段のフリツブフロップ回路30を作動させる.
この第1出力パルス29の周期により、フリツブフロン
1回路30の出力はOR回路32を通してトランジスタ
Q.のベースに加えられ、トランジスタQ1がオンとな
る.
トランジスタQ1がオンとなることにより、コンデンサ
C,は抵抗R1を通して充電されていた電荷が抵抗R!
を介してトランジスタQ1のコレクタからエミッタを通
ってアースに放電される.トランジスタQ.は第1出力
パルスの立ち上がりエッジで瞬間的にオンとなると、次
の第1出力パルスの立ち上がりになるまでオンするので
、このコンデンサC1はトランジスタQ1がオフになっ
ている間、抵抗R,を介して充電される.二のコンデン
サC,の電圧はマイクロコンピュータ23から正常周期
の第1出力パルスが出力中、コンパレータ10aの(ハ
)入力端とコンパレータ10bの(ト)入力端に加えら
れ、このコンパレータlOa,10b(7)比較電圧V
* ,Vt rD間に存在する.
ここで、マイクロコンピュータ23の第1出力パルス2
9が所定周期で発生しなくなると、すなわち、発生周期
が長くなると、トランジスタQ+のオフ時間が長くなる
.その結果、コンデンサCIの充電時間が長《なり、コ
ンデンサCIの充電電圧が上昇することになる.
このコンデンサC1の充電電圧がコンパレータ10bの
比較電圧V,を越えると、コンパレータ10bから出力
され、それによって、フリツブフロップ回路31が作動
し、その出力でトランジスタQ8がオンとなる.
トランジスタQ.がオンとなることにより、そのコレク
タよりリセット信号(ローレベル)28が出力され、マ
イクロコンピュータ23のリセツト入力端kに入力され
るとともに、電源しゃ断手段27のAND回路27aの
第2人力端に加えられる。Next, the operation of this invention will be explained according to FIG. The anti-skid device has an actuator 2l that increases and decreases brake pressure, and also has a signal input means 22.
A wheel speed signal is input to the microcomputer 23 as an input signal. The first signal periodically output from the microcomputer 23
Output pulse 29 is connected to capacitor CI1 and resistor R. The diode DI1 outputs only a positive differential pulse, and the next-stage flip-flop circuit 30 is activated at the rising edge of this first output pulse. Due to the period of this first output pulse 29, the output of the fritbfroon 1 circuit 30 is passed through the OR circuit 32 to the transistor Q. is added to the base of Q1, turning on transistor Q1. When the transistor Q1 is turned on, the charge that has been stored in the capacitor C through the resistor R1 is transferred to the resistor R!
is discharged from the collector of transistor Q1 through the emitter to ground. Transistor Q. When turned on momentarily at the rising edge of the first output pulse, it remains on until the rising edge of the next first output pulse, so this capacitor C1 is connected via the resistor R while the transistor Q1 is off. It will be charged. The voltage of the second capacitor C, is applied to the (c) input terminal of the comparator 10a and the (g) input terminal of the comparator 10b while the microcomputer 23 is outputting the first output pulse of the normal cycle. 7) Comparison voltage V
*, exists between Vt rD. Here, the first output pulse 2 of the microcomputer 23
9 does not occur at a predetermined period, that is, when the period of occurrence becomes longer, the off time of transistor Q+ becomes longer. As a result, the charging time of capacitor CI becomes longer and the charging voltage of capacitor CI increases. When the charging voltage of the capacitor C1 exceeds the comparison voltage V of the comparator 10b, an output is output from the comparator 10b, which activates the flip-flop circuit 31, and the output turns on the transistor Q8. Transistor Q. When turned on, a reset signal (low level) 28 is output from its collector and is input to the reset input terminal k of the microcomputer 23, as well as to the second human power terminal of the AND circuit 27a of the power cutoff means 27. It will be done.
このようにして、マイクロコンピュータ23から出力さ
れる第1出力パルスの所定周期をウオッチドッグ手段2
5で検出し、第1出力パルスの闇雲qが所定以上になっ
たり、停止したりすると、リセノト信号2日をこのウオ
ッチドッグ手段25から発生させる。In this way, the predetermined period of the first output pulse outputted from the microcomputer 23 is controlled by the watchdog means 2.
5, and when the q of the first output pulse exceeds a predetermined value or stops, a reset signal 2 is generated from the watchdog means 25.
また、この実施例では、マイクロコンピュータ23から
第1出力パルスが所定周期で出力されない場合には、周
期的にリセット信号が発生できる自動発振機能も存して
いる.
すなわち、第1出力パルス29が周期的に発生しない場
合には、上述のごとく、トランジスタQ,がオフとなり
、コンデンサC,の充電電圧が上昇し、コンバレータ1
0aで比較電圧■2と比較され、この比較電圧■,が高
い場合には、コンパレータ10aから出力されて、フリ
ップフロップ回路31が動作し、その出力により、トラ
ンジスタQ!がオンとなって、リセット信号28が出力
され、コンデンサC1の充電圧が比較電圧V,以上にな
ると、コンバレータ10aが出力されなくなる.以上の
動作を繰り返すことにより、リセット信号28が周期的
に発生可能となる.次に、マイクロコンピュータ23か
ら第2出力バルス33が出力され、抵抗R,を通してコ
ンデンサC2を充放電する.この第2出力パルス33は
上記第1出力パルス29とは無関係に出力されるものと
する。This embodiment also has an automatic oscillation function that can periodically generate a reset signal if the microcomputer 23 does not output the first output pulse at a predetermined period. That is, when the first output pulse 29 is not generated periodically, as described above, the transistor Q is turned off, the charging voltage of the capacitor C increases, and the comparator 1
0a is compared with the comparison voltage ■2, and if this comparison voltage ■ is high, it is output from the comparator 10a, the flip-flop circuit 31 operates, and the output causes the transistor Q! is turned on, the reset signal 28 is output, and when the charging voltage of the capacitor C1 becomes equal to or higher than the comparison voltage V, the comparator 10a stops outputting. By repeating the above operations, the reset signal 28 can be generated periodically. Next, a second output pulse 33 is output from the microcomputer 23, and charges and discharges the capacitor C2 through the resistor R. It is assumed that this second output pulse 33 is outputted independently of the first output pulse 29 described above.
さらに、第2出力バルス33のrl{Jレベルと「L」
レベルの出力幅を2対3とし、マイクロコンピュータ2
3の電源電圧を5V(図示せず)とすると、コンデンサ
C,の充電電圧は2v付近になる.
コンバレータ34aの(ハ)入力端とコンパレータ34
bの(ト)入力端には、それぞれコンデンサC,の充電
電圧が印加されており、コンパレータ34aの(ト)入
力端には、比較電圧■,が印加され、コンバレータ34
bの日入力端には、比較電圧■4が印加されている.
いま、これらの比較電圧V3,V4 は、それぞれy,
>2v,V.<2Vと設定すれば、正常デーティパルス
が出力されていると、コンバレータ34a.34bはそ
れぞれrHJレベルを出力する。Furthermore, the rl{J level and “L” of the second output pulse 33
The level output width is set to 2:3, and the microcomputer 2
If the power supply voltage of capacitor C is 5V (not shown), the charging voltage of capacitor C will be around 2V. (c) Input terminal of comparator 34a and comparator 34
The charging voltage of the capacitor C, is applied to the (G) input terminal of the comparator 34a, and the comparison voltage ■, is applied to the (G) input terminal of the comparator 34a.
Comparison voltage ■4 is applied to the day input terminal of b. Now, these comparison voltages V3 and V4 are y and V4, respectively.
>2v, V. <2V, if a normal data pulse is output, the comparator 34a. 34b each outputs the rHJ level.
また、デューティが乱れると、比較電圧■3■4のいず
れかによって、コンパレータ34a.34bのいずれか
の出力が「L」レベルとなり、異常デューティ検出出力
35が出力される。Furthermore, when the duty is disturbed, either of the comparison voltages 3 and 4 is applied to the comparator 34a. 34b becomes the "L" level, and the abnormal duty detection output 35 is output.
このようにして、マイクロコンピュータ23から出力さ
れる第2出力パルスのデューテイをデューティ検出回路
26により検出することができ、異常デューティ検出出
力35が出力される。In this way, the duty of the second output pulse output from the microcomputer 23 can be detected by the duty detection circuit 26, and an abnormal duty detection output 35 is output.
この異常デューティ検出出力35はアクチュエータ27
のAND回路27aの第1人力端に加えられ、このAN
D回路27aの第2人力端には、上記リセット信号28
が加えられる.
このAND回路27aの人力のうちのいずれかが「L」
レベルになると、例えば、異常デューティ検出出力35
が「L」レベルになると、AND回路27aは出力され
なくなり、トランジスタQ3がオフになる。This abnormal duty detection output 35 is transmitted to the actuator 27
is added to the first human power end of the AND circuit 27a, and this AN
The reset signal 28 is connected to the second manual terminal of the D circuit 27a.
is added. Either one of the AND circuits 27a is "L"
For example, when the abnormal duty detection output 35
When the signal becomes "L" level, the AND circuit 27a no longer outputs an output, and the transistor Q3 is turned off.
これにより、トランジスタQ,で駆動されているリレー
27bのコイル27cが消勢され、その接点27bが開
放されることになる。As a result, the coil 27c of the relay 27b driven by the transistor Q is deenergized, and its contact 27b is opened.
この接点27dが開放されることにより、アクチュエー
タ2lの通電がしゃ断されることになる.なお、上記実
施例では、異常デューティ検出信号35は電源しゃ断手
段27のみに入力されている場合について例示したが、
この異常デューティ検出信号35でもマイクロコンピュ
ータ23をリセットするように変更することも可能であ
る。By opening this contact 27d, the current flow to the actuator 2l is cut off. Note that in the above embodiment, the abnormal duty detection signal 35 is input only to the power cutoff means 27, but
It is also possible to change the abnormal duty detection signal 35 so that the microcomputer 23 is reset.
以上のように、この発明によれば、マイクロコンピュー
タから出力される第1出力パルスの周期の異常が発生し
たときウオッチドッグ手段から出力されるリセット信号
によりマイクロコンピュータをリセソトするとともに、
第1出力パルスとは独立してマイクロコンピュータから
出力される第2出力パルスの異常デューティをデューテ
ィ検出手段で検出して電源しゃ断手段に対してアクチェ
エータの電源しゃ断を行わせたり、あるいはマイクロコ
ンピエー夕のリセットを行わせることもできるように構
成したので、第1,第2出力パルスのいずれの異常時に
も、マイクロコンピュータのリセットに加えてアクチュ
エータの電源しゃ断が可能となる.
したがって、より確実にアクチェエータの駆動を停止す
ることができ、ひいては、車両走行の安全性も向上する
ことができるという効果を奏するものである.As described above, according to the present invention, when an abnormality occurs in the period of the first output pulse output from the microcomputer, the microcomputer is reset by the reset signal output from the watchdog means, and
The abnormal duty of the second output pulse output from the microcomputer independently of the first output pulse is detected by the duty detection means, and the power cutoff means is caused to cut off the power to the actuator, or the microcomputer Since it is configured so that it can also reset the microcomputer, it is possible to cut off the power to the actuator in addition to resetting the microcomputer in the event of an abnormality in either the first or second output pulse. Therefore, the drive of the actuator can be stopped more reliably, and the safety of vehicle running can also be improved.
第1図はこの発明の一実施例による車両用走行制御装置
の安全回路のブロック図、第2図は同上実施例の具体的
回路構成を示す回路図、第3図は従来のウオッチドッグ
タイマのブロック図、第4図は従来のアンチスキッド制
御中断方法を説明するためのアンチスキッド制御装置の
ブロック図である.
2l・・・アクチュエータ、22・・・信号入力手段、
23・・・マイクロコンビ二一夕、24・・・駆動手段
、25・・・ウオッチドッグ手段、26・・・デューテ
イ検出手段、27・・・電源しゃ断手段.
なお、図中、同一符号は同一、又は相当部分を示す.FIG. 1 is a block diagram of a safety circuit of a vehicle running control device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific circuit configuration of the same embodiment, and FIG. 3 is a block diagram of a conventional watchdog timer. Block Diagram FIG. 4 is a block diagram of an anti-skid control device for explaining a conventional anti-skid control interruption method. 2l...Actuator, 22...Signal input means,
23...Microcombination unit, 24...Drive means, 25...Watchdog means, 26...Duty detection means, 27...Power cutoff means. In addition, the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
をマイクロコンピュータに送る信号入力手段と、上記入
力信号を上記マイクロコンピュータで処理判断した結果
にしたがい上記アクチュエータを駆動する駆動手段と、
上記マイクロコンピュータから周期的に出力される第1
出力パルスの周期を検出してこの第1出力パルスの周期
が異常になるとリセット信号を出力して少なくとも上記
マイクロコンピュータをリセットするウオッチドッグ手
段と、上記マイクロコンピュータから出力される上記第
1出力パルスと独立した第2出力パルスのデューティを
検出して異常デューティを検出すると異常デューティ検
出出力を発生するデューティ検出手段と、上記リセット
信号または上記異常デューティ検出出力により上記アク
チュエータの電源をしや断する電源しや断手段とを備え
た車両用走行制御装置の安全回路。an actuator for driving a controlled object; a signal input means for sending various input signals to a microcomputer; a driving means for driving the actuator according to a result of processing and determining the input signal by the microcomputer;
The first signal periodically output from the microcomputer
watchdog means for detecting the period of the output pulse and outputting a reset signal to reset at least the microcomputer when the period of the first output pulse becomes abnormal; and the first output pulse output from the microcomputer. duty detecting means that detects the duty of the independent second output pulse and generates an abnormal duty detection output when an abnormal duty is detected; and a power source that turns off the power to the actuator in response to the reset signal or the abnormal duty detection output. A safety circuit for a vehicle running control device, which is equipped with a disconnection means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010810A JPH03216701A (en) | 1990-01-20 | 1990-01-20 | Safe circuit for travel controller for vehicle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010810A JPH03216701A (en) | 1990-01-20 | 1990-01-20 | Safe circuit for travel controller for vehicle |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03216701A true JPH03216701A (en) | 1991-09-24 |
Family
ID=11760705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010810A Pending JPH03216701A (en) | 1990-01-20 | 1990-01-20 | Safe circuit for travel controller for vehicle |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03216701A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812004A (en) * | 1981-07-15 | 1983-01-24 | Nippon Denso Co Ltd | Controller for car |
-
1990
- 1990-01-20 JP JP2010810A patent/JPH03216701A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812004A (en) * | 1981-07-15 | 1983-01-24 | Nippon Denso Co Ltd | Controller for car |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873452A (en) | Collision detector for a vehicle | |
| US5552684A (en) | Control apparatus for reversible motor and motor-driven power steering system for motor vehicle using the same | |
| US3980999A (en) | Arrangement for detecting relative angular movement of a steering wheel | |
| US6513619B2 (en) | Electrically-driven power steering system | |
| JPS6334424Y2 (en) | ||
| JPH061860Y2 (en) | Automatic vehicle speed controller | |
| JPH03216701A (en) | Safe circuit for travel controller for vehicle | |
| US4972095A (en) | Binary digitizer circuit for voltages developed across induction coil | |
| US4685052A (en) | Pulse train presence detector | |
| JPS6357342A (en) | Electromagnetic clutch control device for vehicle | |
| JPH08322288A (en) | Motor driver | |
| KR0184564B1 (en) | Motor protection circuit | |
| JPH05236763A (en) | Pulse drive circuit | |
| JPH0142054Y2 (en) | ||
| JPS62286874A (en) | Electric motor driven power steering device | |
| JP2756709B2 (en) | Method for determining steering state of all-electric power steering device | |
| JP3096792B2 (en) | Electric power steering device | |
| JP3574908B2 (en) | Electric power steering device | |
| JPS59177767A (en) | access control circuit | |
| JPH0226066Y2 (en) | ||
| JP2002357456A (en) | Encoder | |
| JP2540171B2 (en) | Drive unit for electric power steering | |
| JPH0365089A (en) | Dc motor runaway detection method | |
| JP2555862Y2 (en) | Load drive | |
| JP2513978Y2 (en) | Abnormal speed detector of speed control device |