JPH03216752A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH03216752A JPH03216752A JP1304690A JP1304690A JPH03216752A JP H03216752 A JPH03216752 A JP H03216752A JP 1304690 A JP1304690 A JP 1304690A JP 1304690 A JP1304690 A JP 1304690A JP H03216752 A JPH03216752 A JP H03216752A
- Authority
- JP
- Japan
- Prior art keywords
- address
- serial
- station
- input
- serial number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 108010001267 Protein Subunits Proteins 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003517 fume Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリアル・バス・インタフェース用の集積回路
に関する。
に関する。
従来より、シリアル・バス・インタフェース用の集積回
路はシリアル・バスに接続された装置一つに一つずつ使
われている。シリアル・バスに接続された各装置内の各
シリアル・バス・インタフェース用の集積回路はそれぞ
れ固有のアドレスを持つ。各装置内の集積回路が通信を
開始するときには、シリアル・バスに信号がのっておら
ず、バスが空いていることを確認したのち、通信の開始
信号をまず、バスに出力し、バスに接続されている各装
置に通信がこれから始まることを通知する。ひきつづい
て自局のアドレスをマスター・アドレスとして、また通
信の相手局のアドレスをスレーブ・アドレスとしてバス
に送ることにより送信局の受信局を特定し通信を行う。
路はシリアル・バスに接続された装置一つに一つずつ使
われている。シリアル・バスに接続された各装置内の各
シリアル・バス・インタフェース用の集積回路はそれぞ
れ固有のアドレスを持つ。各装置内の集積回路が通信を
開始するときには、シリアル・バスに信号がのっておら
ず、バスが空いていることを確認したのち、通信の開始
信号をまず、バスに出力し、バスに接続されている各装
置に通信がこれから始まることを通知する。ひきつづい
て自局のアドレスをマスター・アドレスとして、また通
信の相手局のアドレスをスレーブ・アドレスとしてバス
に送ることにより送信局の受信局を特定し通信を行う。
シリアル・バスに接続された各装置内の各集積回路はそ
れぞれ自局のアドレスをあらかじめ決定し、電源を遮断
したときでも自局アドレスを保持しなくてはならないた
めに、自局アドレス決定用の端子を有し、この端子の接
続によって自局アドレスを決定するか、各装置ごとにそ
の通信用の集積回路の内部または、外部に不揮発性のメ
モリーを持たせておきその不揮発性メモリにあらかじめ
自局アドレスを書き込んでおくことにより、自局アドレ
スを決定する。
れぞれ自局のアドレスをあらかじめ決定し、電源を遮断
したときでも自局アドレスを保持しなくてはならないた
めに、自局アドレス決定用の端子を有し、この端子の接
続によって自局アドレスを決定するか、各装置ごとにそ
の通信用の集積回路の内部または、外部に不揮発性のメ
モリーを持たせておきその不揮発性メモリにあらかじめ
自局アドレスを書き込んでおくことにより、自局アドレ
スを決定する。
上述した従来の集積回路ては各装置ごとに端子の接続が
異なってしまいその設定が面倒であったり、各装置ごと
に不揮発性メモリが必要であるためにコストが高くなっ
てしまっていた。
異なってしまいその設定が面倒であったり、各装置ごと
に不揮発性メモリが必要であるためにコストが高くなっ
てしまっていた。
本発明の集積回路は、製造時に個別のシリアル番号を該
ヒューズＲＯＭと、通信時にヒューズＲＯＭに書き込ま
れたシリアル番号がシリアル・バス・インタフェースか
ら入力したデータと一致するかどうかを比較する手段と
を有している。
ヒューズＲＯＭと、通信時にヒューズＲＯＭに書き込ま
れたシリアル番号がシリアル・バス・インタフェースか
ら入力したデータと一致するかどうかを比較する手段と
を有している。
本発明では集積回路内部のヒューメＲＯＭに集積回路の
製造番号を記録しており、この製造番号をそのまま自局
アドレスとするか、この製造番号を基に自局アドレスを
決定することにより、自局アドレス設定用の端子や、各
装置ごとに自局アドレス記憶用の不揮発性メモリを有し
なくても自局アドレスが決定できる。
製造番号を記録しており、この製造番号をそのまま自局
アドレスとするか、この製造番号を基に自局アドレスを
決定することにより、自局アドレス設定用の端子や、各
装置ごとに自局アドレス記憶用の不揮発性メモリを有し
なくても自局アドレスが決定できる。
次に本発明について図面を参照して説明する。
第１図は本発明の第１実施例のブロック図、第２図は第
１図のヒューズＲＯＭ部の回路図である。
１図のヒューズＲＯＭ部の回路図である。
第１図においてシリアル・バス接続ｆｉ子１１，ｌ２は
直接シリアル・バスに接続される。第１図の回路は半二
重非同期通信方式の回路であるので入力動作と出力動作
は同時には行えず、入力モードと出力モードがある。入
力モードでは入力した信号はフンパレータ１３によりバ
スの信号がデジタル信号に変換され、シフト・レジスタ
１４に入力される。シフト・レジスタＩ４に入力された
信号はまとまったビット数が入力されたところで内部デ
ータ・バス１５を介してシーケンス・コントローラｌ６
により処理される。出力モードではシーケンス・コント
ローラｌ６によりリセットされたシフト・レジスタｌ４
の出力信号はドライバー１８によってバスのドライブ信
号に変換され、シリアル・バス接続端子１１．１２より
圧力される。入出力される信号には、バスにつながらて
いる他の装置を制御したりされたりするか、入出力する
データの入出力方向や性質を決定するコマンドや、バス
に接続されている装置との間で入出力するデータそのも
のが含まれる。又、通信の開始時にはシリアル・バス入
力端子１１．１２からはシリアル番号が入力され、シー
ケンス・コントローラ１６はシリアル・バス入力端子１
１．１２から入力されたシリアル番号がヒューズＲＯＭ
１７にあらかじめ書き込まれているシリアル番号と一致
するかとうか比較する。もし、ふたつのシリアル番号が
一致していたならば相手局からの通信は自局に対するも
のだと認識し、相手局との間て送受信を行う。もし、ふ
たつのシリアル番号が異なっていた場合には相手局から
の通信は自局に対するものではないので無視する。この
ヒューズＲＯＭｌ７には集積回路の製造番号があらかじ
め、書き込まれており、同一番号はふたつと存在しない
ように設定される。ヒューズＲＯＭの回路を第２図を用
いて説明すると、集積回路の製造工程の前工程（拡散工
程）が終了後、後工程（組立工程）の前にポリシリヒュ
ーズ２１ａｚｅは切断される。切断方法としてはポリシ
リ・ヒューズ２１ａ ”’− ６の内、切断されるヒュ
ーズはそれぞれ対応するヒューズＲＯＭ切断用端子２２
ａ−ｅに高電圧をかけ、ポリシリ・ヒューズ２１ａ〜ｅ
に大電流を流すことにより溶断される。この時リード・
−Ｅ−４信号２４はロウ・レベルであるのでスイッチ２
３ａ−ｅはオフの状態に設定されヒュースＲＯＭラッチ
２５ａ〜ｅには電流は流れない。また、ヒューズＲＯＭ
切断用端子２２ａ”−ｅはポリシリヒューズの切断時に
しか必要でなく、集積回路のパッケージの外に出ていな
い。また、通信時にヒューズＲＯＭの内容を読む場合は
まず最初にヒューズ’ＲＯＭラッチ２５ａ〜ｅはイニシ
ャライズ信号２６が一度ハイ・レベルに設定されること
によりポリシリヒューズ２１ａ〜ｅが切断されていれば
、ヒューズ゛ＲＯＭラッチ２５ａ〜ｅの出力はハイ・レ
ベルに固定される。しかし、通信時にはリード・モード
信号２４はハイ・レベルであり、スイッチ２３ａ〜ｅは
オンしているので該当するヒューズＲＯＭが切断されて
いない場合にはイニシャライズ信号２６が立ち下がった
後にはポリシリ・ヒューズ２１ａｘｅの一端はＶＤＤに
接続されているのでヒューズＲＯＭラッチ２５ａ〜ｅの
圧力はロウレベルとなる。このようにして、ボリシリ・
ヒューズ２１ａ〜ｅの状態により、ヒューズＲＯＭラッ
チ２５ａ〜ｅの出力は決定される。
直接シリアル・バスに接続される。第１図の回路は半二
重非同期通信方式の回路であるので入力動作と出力動作
は同時には行えず、入力モードと出力モードがある。入
力モードでは入力した信号はフンパレータ１３によりバ
スの信号がデジタル信号に変換され、シフト・レジスタ
１４に入力される。シフト・レジスタＩ４に入力された
信号はまとまったビット数が入力されたところで内部デ
ータ・バス１５を介してシーケンス・コントローラｌ６
により処理される。出力モードではシーケンス・コント
ローラｌ６によりリセットされたシフト・レジスタｌ４
の出力信号はドライバー１８によってバスのドライブ信
号に変換され、シリアル・バス接続端子１１．１２より
圧力される。入出力される信号には、バスにつながらて
いる他の装置を制御したりされたりするか、入出力する
データの入出力方向や性質を決定するコマンドや、バス
に接続されている装置との間で入出力するデータそのも
のが含まれる。又、通信の開始時にはシリアル・バス入
力端子１１．１２からはシリアル番号が入力され、シー
ケンス・コントローラ１６はシリアル・バス入力端子１
１．１２から入力されたシリアル番号がヒューズＲＯＭ
１７にあらかじめ書き込まれているシリアル番号と一致
するかとうか比較する。もし、ふたつのシリアル番号が
一致していたならば相手局からの通信は自局に対するも
のだと認識し、相手局との間て送受信を行う。もし、ふ
たつのシリアル番号が異なっていた場合には相手局から
の通信は自局に対するものではないので無視する。この
ヒューズＲＯＭｌ７には集積回路の製造番号があらかじ
め、書き込まれており、同一番号はふたつと存在しない
ように設定される。ヒューズＲＯＭの回路を第２図を用
いて説明すると、集積回路の製造工程の前工程（拡散工
程）が終了後、後工程（組立工程）の前にポリシリヒュ
ーズ２１ａｚｅは切断される。切断方法としてはポリシ
リ・ヒューズ２１ａ ”’− ６の内、切断されるヒュ
ーズはそれぞれ対応するヒューズＲＯＭ切断用端子２２
ａ−ｅに高電圧をかけ、ポリシリ・ヒューズ２１ａ〜ｅ
に大電流を流すことにより溶断される。この時リード・
−Ｅ−４信号２４はロウ・レベルであるのでスイッチ２
３ａ−ｅはオフの状態に設定されヒュースＲＯＭラッチ
２５ａ〜ｅには電流は流れない。また、ヒューズＲＯＭ
切断用端子２２ａ”−ｅはポリシリヒューズの切断時に
しか必要でなく、集積回路のパッケージの外に出ていな
い。また、通信時にヒューズＲＯＭの内容を読む場合は
まず最初にヒューズ’ＲＯＭラッチ２５ａ〜ｅはイニシ
ャライズ信号２６が一度ハイ・レベルに設定されること
によりポリシリヒューズ２１ａ〜ｅが切断されていれば
、ヒューズ゛ＲＯＭラッチ２５ａ〜ｅの出力はハイ・レ
ベルに固定される。しかし、通信時にはリード・モード
信号２４はハイ・レベルであり、スイッチ２３ａ〜ｅは
オンしているので該当するヒューズＲＯＭが切断されて
いない場合にはイニシャライズ信号２６が立ち下がった
後にはポリシリ・ヒューズ２１ａｘｅの一端はＶＤＤに
接続されているのでヒューズＲＯＭラッチ２５ａ〜ｅの
圧力はロウレベルとなる。このようにして、ボリシリ・
ヒューズ２１ａ〜ｅの状態により、ヒューズＲＯＭラッ
チ２５ａ〜ｅの出力は決定される。
第３図は本発明の第１実施例のブロック図である。
第３図の回路は外部から見た場合はシリアル・バス・イ
ンタフェースを持ったメモリーとしてアクセスできる。
ンタフェースを持ったメモリーとしてアクセスできる。
外部からアクセスする場合はまず第一にヒューズＲＯＭ
３７のシリアル番号を装置アドレスとしてシリアル・バ
ス接続端子３１．３２より入力する。シリアル・バス接
続端子３１，３２からコンパレータ３３を通ってシフト
・レジスタ３４に入力された装置アドレスは内部データ
・バス３５を介してヒューズＲＯＭ３９から読みだされ
たシリアル番号と一致検出回路３９により比較される。
３７のシリアル番号を装置アドレスとしてシリアル・バ
ス接続端子３１．３２より入力する。シリアル・バス接
続端子３１，３２からコンパレータ３３を通ってシフト
・レジスタ３４に入力された装置アドレスは内部データ
・バス３５を介してヒューズＲＯＭ３９から読みだされ
たシリアル番号と一致検出回路３９により比較される。
もし、ふたつのシリアル番号が一致した場合にはリード
・ライト・イネーブル信号３１０はアクティブとなり、
以後データ・メモリ３６はコンパレータ３３，ドライバ
ー３８，シフト・レジスタ３４，内部データ・バス３５
を介し５てシリアル・バス接続端子３１．３２からデー
タ・メモリ３６のアドレスの入力及びデータの入出力を
行う。一方、ふたつのシリアル番号が一致しない場合に
はリード・イネーブル信号３１０はインアクティブにな
り、以後のデータの入出力が禁止される。
・ライト・イネーブル信号３１０はアクティブとなり、
以後データ・メモリ３６はコンパレータ３３，ドライバ
ー３８，シフト・レジスタ３４，内部データ・バス３５
を介し５てシリアル・バス接続端子３１．３２からデー
タ・メモリ３６のアドレスの入力及びデータの入出力を
行う。一方、ふたつのシリアル番号が一致しない場合に
はリード・イネーブル信号３１０はインアクティブにな
り、以後のデータの入出力が禁止される。
第４図は本発明め第３実施例のブロック図、第５図はア
ドレス設定手順のフローチャートである。
ドレス設定手順のフローチャートである。
まず、第１図の回路の動作の概略から説明する。
第１図においてシリアル・バス接続端子１０１，１０２
は直接シリアル・バスに接続される。第１図の回路は半
二重非同期通信方式の回路であるので入力動作と出力動
作は同時には行えず、入力モードと出力モードがある。
は直接シリアル・バスに接続される。第１図の回路は半
二重非同期通信方式の回路であるので入力動作と出力動
作は同時には行えず、入力モードと出力モードがある。
入力モードでは入力した信号はコンパレータ１０３によ
りシリアル・バス上の信号がデジタル信号に変換され、
シフト・レジスタ１０４に入力される。シフト・レジス
タ１０４に入力された信号はまとまったビット数が入力
されたところで内部データ・バス１０５を介してシーケ
ンス・コントローラ１０６によりコマンドとデータに分
解され、データは出力バッファ−１０７を介して出力端
子１０８ａ”−ｃより出力され、サブ・ユニットの制御
に使用される。
りシリアル・バス上の信号がデジタル信号に変換され、
シフト・レジスタ１０４に入力される。シフト・レジス
タ１０４に入力された信号はまとまったビット数が入力
されたところで内部データ・バス１０５を介してシーケ
ンス・コントローラ１０６によりコマンドとデータに分
解され、データは出力バッファ−１０７を介して出力端
子１０８ａ”−ｃより出力され、サブ・ユニットの制御
に使用される。
出力モードではシーケンス・コントローラー１０６によ
り入力端子１０９ａ〜Ｃから入力バッファ１１０を介し
て入力されたサブ・ユニット内の状態はシフト・レジス
タ１０４レこセットされ、その出力信号はドライバー１
１１によってバスのドライブ信号に変換され、シリアル
・バス接続端子１０１，１０２より出力される。
り入力端子１０９ａ〜Ｃから入力バッファ１１０を介し
て入力されたサブ・ユニット内の状態はシフト・レジス
タ１０４レこセットされ、その出力信号はドライバー１
１１によってバスのドライブ信号に変換され、シリアル
・バス接続端子１０１，１０２より出力される。
次に自局アドレスの設定方法を説明する。かかる設定は
、第７図のように各ユニット間がバス５０３で相互接続
されて行なわれる。各サブユニットは第４図のＩＣをも
つ。まず、ヒューズＲＯＭ１１２に設定されるシリアル
番号はサブ・ユニッ｝５０２ａ〜５０２ｄのシリアル・
バス・インタフェース用の集積回路一個づつ同一番号が
二度と重ならない様集積回路の製造時に設定される。
、第７図のように各ユニット間がバス５０３で相互接続
されて行なわれる。各サブユニットは第４図のＩＣをも
つ。まず、ヒューズＲＯＭ１１２に設定されるシリアル
番号はサブ・ユニッ｝５０２ａ〜５０２ｄのシリアル・
バス・インタフェース用の集積回路一個づつ同一番号が
二度と重ならない様集積回路の製造時に設定される。
このシリアル番号は集積回路の製造番号と考えてもよい
。直接シリアル番号を各サブ・ユニットの通信アドレス
とするとアドレスの桁数が大きくなって通信効率が落ち
るのでこれの対策としては、シリアル番号と通信アドレ
スの変換テーブルをメイン・ユニット５０１の不揮発性
読み書きメモリーに持たせ、それぞれのシリアル番号に
対する通信アドレスをメイン・ユニットから配布するこ
とにより解決できる。第５図はそのサブ・ユニットのア
ドレス設定手順のフローチャートである。
。直接シリアル番号を各サブ・ユニットの通信アドレス
とするとアドレスの桁数が大きくなって通信効率が落ち
るのでこれの対策としては、シリアル番号と通信アドレ
スの変換テーブルをメイン・ユニット５０１の不揮発性
読み書きメモリーに持たせ、それぞれのシリアル番号に
対する通信アドレスをメイン・ユニットから配布するこ
とにより解決できる。第５図はそのサブ・ユニットのア
ドレス設定手順のフローチャートである。
ます、最初にサブ・ユニットが電源投入されバス・シス
テムに接続されたとき、サブ・ユニットはメイン・ユニ
ットに対して自局のンリアル番号を送信する。第４図に
おてはパワー・オン・リセット回路１１３が電源の投入
を検出したことによってリセットされる接続検出回路１
１４がシリアル・バス接続端子１０１．１０２の状態を
コンパレ−１’ １ ０ ３を介してモニターし、ンリ
アル・バスに正しく接続されていることを確認するとヒ
ュースＲＯＭ１１２の内容をシリアル・バス接続端子１
０１，１０２から出力する。メイン・ニットはシリアル
番号を受信するとメイン・ユニット内の変換テーブルを
参照し、受信したシリアル番号と同一の７リアル番号が
なければ変換テーフルに新たに受信したシリアル番号と
それに対応して新しいアドレスを設定する。次にマスタ
ー・ユニットは受信したシリアル番号に対応するアドレ
スを受信したシリアル番号とともにサブ・ユニットに向
けて送信する。サブ・ユニットは受信したシリアル番号
を自局のシリアル番号と比較し、一致していたならばシ
リアル番号と同一フレームに乗せられてくる配布アドレ
スを自局アドレスとして設定する。第４図においてはシ
ーケンス・コントローラ１０６はシリアル・バスｔｉｔ
［子１０１，１０２から入力したデータをヒューズＲＯ
Ｍ１１２の内容と比較し、一致していたならはあらかじ
め通信プロトコルで定められたタイミ冫グでシリアル・
バス接続端子１０１，１０２から入力したデータを自局
アドレス・レジスタ１１５に書き込む。一度、自局アド
レスが設定されれば後は電源が切断されない限り、サブ
・ユニットは自局アドレス・レジスタ１１５の内容を自
局アドレスとして通信を行えばよく、シリアル番号の送
受信は必要ない。
テムに接続されたとき、サブ・ユニットはメイン・ユニ
ットに対して自局のンリアル番号を送信する。第４図に
おてはパワー・オン・リセット回路１１３が電源の投入
を検出したことによってリセットされる接続検出回路１
１４がシリアル・バス接続端子１０１．１０２の状態を
コンパレ−１’ １ ０ ３を介してモニターし、ンリ
アル・バスに正しく接続されていることを確認するとヒ
ュースＲＯＭ１１２の内容をシリアル・バス接続端子１
０１，１０２から出力する。メイン・ニットはシリアル
番号を受信するとメイン・ユニット内の変換テーブルを
参照し、受信したシリアル番号と同一の７リアル番号が
なければ変換テーフルに新たに受信したシリアル番号と
それに対応して新しいアドレスを設定する。次にマスタ
ー・ユニットは受信したシリアル番号に対応するアドレ
スを受信したシリアル番号とともにサブ・ユニットに向
けて送信する。サブ・ユニットは受信したシリアル番号
を自局のシリアル番号と比較し、一致していたならばシ
リアル番号と同一フレームに乗せられてくる配布アドレ
スを自局アドレスとして設定する。第４図においてはシ
ーケンス・コントローラ１０６はシリアル・バスｔｉｔ
［子１０１，１０２から入力したデータをヒューズＲＯ
Ｍ１１２の内容と比較し、一致していたならはあらかじ
め通信プロトコルで定められたタイミ冫グでシリアル・
バス接続端子１０１，１０２から入力したデータを自局
アドレス・レジスタ１１５に書き込む。一度、自局アド
レスが設定されれば後は電源が切断されない限り、サブ
・ユニットは自局アドレス・レジスタ１１５の内容を自
局アドレスとして通信を行えばよく、シリアル番号の送
受信は必要ない。
第６図は本発明の第４実施例のブロック図である。
第６図の回路は外部から見た場合はシリアル・バス・イ
ンタフェースを持ったメモリーとしてアクセスできる。
ンタフェースを持ったメモリーとしてアクセスできる。
この実施例ではシリアル番号をそのままサブ・ユニット
のアドレスとする。その場合はサブ・ユニットが電源投
入されバス・システムに接続されたとき、サブ・ユニッ
トはヒューズＲＯＭ４ ０ ７の内容をシフト・レジス
タ４０４にセットし、ドライバー４１３を介してシリア
ル・バス接続端子４０１，４０２より出力することによ
り自局のシリアル番号を送信する。メイン・ユニットは
このメモリー・サブ・ユニットからのシリアル番号すな
わちサブ・ユニットのアドレスを受信することによって
どのアドレスにサブ・ユニソトのメモリーがあるかを知
ることが出来る。
のアドレスとする。その場合はサブ・ユニットが電源投
入されバス・システムに接続されたとき、サブ・ユニッ
トはヒューズＲＯＭ４ ０ ７の内容をシフト・レジス
タ４０４にセットし、ドライバー４１３を介してシリア
ル・バス接続端子４０１，４０２より出力することによ
り自局のシリアル番号を送信する。メイン・ユニットは
このメモリー・サブ・ユニットからのシリアル番号すな
わちサブ・ユニットのアドレスを受信することによって
どのアドレスにサブ・ユニソトのメモリーがあるかを知
ることが出来る。
メイン・ユニットからサブ・ユニットのメモリーをアク
セスする場合はまず第〜にヒューズＲＯＭ４０７のシリ
アル番号をサフ・ユニット・アドレスとしてシリアル・
バス接続端子４０１，４０２より入力する。シリアル・
バス接続端子４０１，４０２からコンパレータ４０３を
通ってシフト・レシスタ４０４に入力されたサブ・ユニ
ット・アドレスは内部データ・ハス４０５を介してヒュ
，’：’ＲＯＭ４０７から読みだされたンリアル番号と
一致検出回路４０８により比較される。もし、ふたつの
シリアル番号が一致した場合にはリード・ライト・イ不
−フル信号４０９はアクティブとな’）．Ｕ後データ・
メモリ４０６はコンパレータ４０３、トライハ−４１３
、シフト・レジスタ４０４、内部データ・バス４０５を
介してンリアル・ハス接続端子４０１，４０２からデー
タ・メモリ４０６のアトレスの入力及ひデータの入出力
を行う。一方、ふたつのシリアル番号が一致しない場合
にはリード・イネーフル信号４０９はインアクティブに
なり、以後のデータの入出力が禁止される。この回路を
シリアル・バス上のサブ・ユニットとすることによりサ
ブ・ユニット内にアドレス設定用の端子を設ける事無く
、バス上にこのメモリー・サブ・ユニットをただ接続す
ることにより、いくらでもメモリーを拡張できる。
セスする場合はまず第〜にヒューズＲＯＭ４０７のシリ
アル番号をサフ・ユニット・アドレスとしてシリアル・
バス接続端子４０１，４０２より入力する。シリアル・
バス接続端子４０１，４０２からコンパレータ４０３を
通ってシフト・レシスタ４０４に入力されたサブ・ユニ
ット・アドレスは内部データ・ハス４０５を介してヒュ
，’：’ＲＯＭ４０７から読みだされたンリアル番号と
一致検出回路４０８により比較される。もし、ふたつの
シリアル番号が一致した場合にはリード・ライト・イ不
−フル信号４０９はアクティブとな’）．Ｕ後データ・
メモリ４０６はコンパレータ４０３、トライハ−４１３
、シフト・レジスタ４０４、内部データ・バス４０５を
介してンリアル・ハス接続端子４０１，４０２からデー
タ・メモリ４０６のアトレスの入力及ひデータの入出力
を行う。一方、ふたつのシリアル番号が一致しない場合
にはリード・イネーフル信号４０９はインアクティブに
なり、以後のデータの入出力が禁止される。この回路を
シリアル・バス上のサブ・ユニットとすることによりサ
ブ・ユニット内にアドレス設定用の端子を設ける事無く
、バス上にこのメモリー・サブ・ユニットをただ接続す
ることにより、いくらでもメモリーを拡張できる。
以上説明したように本発明によｈば、集積回路内部のヒ
ューズＲＯＭに集積回路の製造番号を記録し、この製造
番号を基に自局アドレスを決定することにより、自局ア
ドレス設定用の端子や不揮発性メモリを有しなくても自
局アドレスが決定できる。
ューズＲＯＭに集積回路の製造番号を記録し、この製造
番号を基に自局アドレスを決定することにより、自局ア
ドレス設定用の端子や不揮発性メモリを有しなくても自
局アドレスが決定できる。
第１図は本発明の第１実施例図、第２図は第１図のヒュ
ーズＲＯＭの構成図、第３図は第２実施例図、第４図は
第３実施例図、第５図はアトレス設定フローチャート、 第６図は第４実施例図、 第 ７図は通信システム図である。
ーズＲＯＭの構成図、第３図は第２実施例図、第４図は
第３実施例図、第５図はアトレス設定フローチャート、 第６図は第４実施例図、 第 ７図は通信システム図である。
Claims (1)
- シリアル・バス・インタフェースのための集積回路であ
って、製造時に個別のシリアル番号が書込まれたヒュー
ズＲＯＭと、通信時に該ヒューズＲＯＭに書き込まれた
シリアル番号がシリアル・バス・インタフェースから入
力したデータと一致するかどうかを比較する手段とを有
することを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013046A JP2661305B2 (ja) | 1990-01-22 | 1990-01-22 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013046A JP2661305B2 (ja) | 1990-01-22 | 1990-01-22 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03216752A true JPH03216752A (ja) | 1991-09-24 |
| JP2661305B2 JP2661305B2 (ja) | 1997-10-08 |
Family
ID=11822179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013046A Expired - Lifetime JP2661305B2 (ja) | 1990-01-22 | 1990-01-22 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661305B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342398A (ja) * | 1993-06-01 | 1994-12-13 | Fuoratsukusu:Kk | 入出力用メモリ空間の割り付け方法及びその装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971526A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | マイクロコンピユ−タ・システム |
| JPS61105788A (ja) * | 1984-10-26 | 1986-05-23 | Furuno Electric Co Ltd | マイクロコンピユ−タシステムのアドレス選択回路 |
| JPS62103744A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体記憶装置 |
-
1990
- 1990-01-22 JP JP2013046A patent/JP2661305B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971526A (ja) * | 1982-10-18 | 1984-04-23 | Nec Corp | マイクロコンピユ−タ・システム |
| JPS61105788A (ja) * | 1984-10-26 | 1986-05-23 | Furuno Electric Co Ltd | マイクロコンピユ−タシステムのアドレス選択回路 |
| JPS62103744A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Corp | 半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342398A (ja) * | 1993-06-01 | 1994-12-13 | Fuoratsukusu:Kk | 入出力用メモリ空間の割り付け方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661305B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6606670B1 (en) | Circuit serial programming of default configuration | |
| EP0693729B1 (en) | Multi-protocol data bus system | |
| EP0893767A2 (en) | A method for flexible multiple access on a serial bus by a plurality of boards | |
| EP0619548A1 (en) | Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards | |
| JPH1196090A (ja) | Ｉ２ｃバス回路及びバス制御方法 | |
| US7231467B2 (en) | Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput | |
| US4937816A (en) | Single-channel communication bus system and station for use in such a communication bus system | |
| US5852406A (en) | Multi-protocol data bus system | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| KR20010053365A (ko) | 디바이스간 직렬 버스 프로토콜 | |
| JPH0347786B2 (ja) | ||
| JPH0884154A (ja) | バスラインシステム | |
| KR100441533B1 (ko) | 반도체장치에사용된주변디바이스식별방법 | |
| US7657685B2 (en) | Circuit arrangement and method for operating a circuit arrangement | |
| JP3838809B2 (ja) | シリアルデータ転送装置 | |
| JPH04178791A (ja) | Ｉｃカード | |
| JPH03216752A (ja) | 集積回路 | |
| JP5010065B2 (ja) | マイクロコンピュータ | |
| CN210052151U (zh) | 一种双芯片程序更新装置 | |
| JP3900327B2 (ja) | シリアルデータ転送装置 | |
| JP2002251367A (ja) | カードデバイス | |
| WO2002015486A2 (en) | Fully programmable device operation control to allow commands | |
| JPH027212B2 (ja) | ||
| JP2639248B2 (ja) | 通信インターフェイス装置 | |
| JPH11126178A (ja) | マイコン制御システム、マイコン制御方法およびマイコン制御プログラムを記録した媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |