JPH0347786B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般にＩ／Ｏ装置の制御に関し、更に
詳細に説明すれば、伝送リンクを介して監視装置
に接続されている遠隔のＩ／Ｏ装置に対しアドレ
スを割当てる装置及び方法に関する。

［従来技術］ コンピユータ装置、POSターミナル、銀行用
ターミナル等の現代のデータ処理システムは、中
央演算処理装置（CPU）、複数のＩ／Ｏ装置、及
びこれらのＩ／Ｏ装置を中央演算処理装置に接続
する通信チヤネルから構成される。メツセージ形
式の情報がCPUとＩ／Ｏ装置の間で交換される。
しばしば、単一の通信チヤンネルが複数のＩ／Ｏ
装置をCPUに接続する。また、特定のＩ／Ｏ装
置のグループと通信するのに共通コードを用いる
ことができる。例えば、全てのプリンタ、表示装
置またはテープ装置等に特定のコードを割当てる
ことができる。

データ交換のために、CPUはメツセージを作
成し、特定の装置コードを偏入してＩ／Ｏ装置に
転送する。もし、１つのＩ／Ｏ装置しかCPUに
結合されないなら、そのＩ／Ｏ装置が応答するで
あろう。しかしながら、同じ種類の複数のＩ／Ｏ
装置がCPUに接続される場合は、各Ｉ／Ｏ装置
が応答しようと試みるであろう。この場合、
CPUが１つのＩ／Ｏ装置を他のＩ／Ｏ装置と区
別できない、という問題が生じる。

この問題を軽くするためには、同じ種類のＩ／
Ｏ装置の各々に独特のアドレスを割当てることが
必要である。

Ｉ／Ｏ装置と通信する（すなわち、メツセージ
を送受する）とき、目標とするＩ／Ｏ装置のアド
レスがメツセージに挿入される。各Ｉ／Ｏ装置は
独特のアドレスを与えられているので、該当アド
レスがメツセージ中にあるＩ／Ｏ装置だけが
CPUと通信する。一般に、Ｉ／Ｏ装置のアドレ
スは操作員が手動でセツトするのが普通である。
しかしながら、このようなセツテイングは、高価
で故障し易いスイツチまたはその他の機械的手段
を必要とする。更に、このようなセツテイング
は、人為的エラーを起こし易く、そのために間違
つたＩ／Ｏ装置または複数のＩ／Ｏ装置がCPU
に応答することがある。

米国特許第3221307号は、前述の人為的エラー
の問題を解決しようとして、複数のテープ装置の
各々のアドレスを確立するための自動的な初期設
定技法を開示している。この特許では、幾つかの
テープ装置は共通のデータ・バス及び制御バスを
介してコンピユータに接続され、そして所定の順
序でテープ装置を個々に選択する回路が設けられ
ている。テープ装置を選択する際、そのテープ装
置のアドレス情報が読取られる。そして選択した
テープ装置に表示されたアドレスがコンピユータ
に送られる。全てのテープ装置を接続する、通常
の共通アドレス線を介して、電気的信号がコンピ
ユータからテープ装置に返送され、次いで選択し
たテープ装置のレジスタに、共通アドレス線上の
アドレスをセツトする。全てのテープ装置がセツ
トされてから、通常の動作が開始される。コンピ
ユータとテープ装置の間の共通アドレス・バス
が、所与のテープ装置のレジスタに記憶したアド
レスに対応するアドレスを表示するごとに、対応
するアドレスを含むテープ装置が選択される。

米国特許第4387371号は、遠隔接続した複数の
Ｉ／Ｏ装置の１つに独特のアドレスを割当てる際
に用いる、従来技術の１例を開示する。この特許
では、送信装置は、伝送リンクによつてＮ台の受
信装置にメツセージを転送する。メツセージに
は、前文（プリアンブル）が含まれ、この前文
は、全部または１つの受信装置が応答してそのメ
ツセージを使用するように構成されている。

［発明が解決しようとする問題点］ 本発明の目的は、遠隔接続された複数の同じ
Ｉ／Ｏ装置に独特のアドレスを割当てるための、
より効率的な装置及び方法を提供することであ
る。

［問題点を解決するための手段］ この目的を達成するため、通信リンクによつて
中央の監視装置に接続された２個の同種の遠隔装
置にそれぞれ独特のアドレスを割当てる本発明の
方法は、上記同種の遠隔装置の一方に割当てるべ
きアドレスを含む第１のメツセージ及び上記同種
の遠隔装置の他方に割当てるべきアドレスを含む
第２のメツセージを上記中央の監視装置で生成し
て上記第１のメツセージ及び第２のメツセージを
上記同種の遠隔装置の一方には通常の極性で送信
し上記同種の遠隔装置の他方には反対の極性で送
信することにより、これらの極性に基づいて上記
同種の遠隔装置の一方では上記第１のメツセージ
に含まれているアドレスをセツトして以後このア
ドレスで指定されるようにし上記同種の遠隔装置
の他方では上記第２のメツセージに含まれている
アドレスをセツトして以後このアドレスで指定さ
れるようにしたことを特徴としている。

［実施例］ はじめに本実施例を概説する。前記目的は、高
速シリアル通信リンクにより、少なくとも２台の
同種のＩ／Ｏ装置を監視装置（コンピユータ）に
接続するシステムにおいて達成される。監視装置
には、信号を作成し伝送する手段が設けられる。
通常の信号は、１つのポートから通常の極性で伝
送され、もう１つのポートからは反対の極性で伝
送される。遠隔接続されたＩ／Ｏ装置の各々に
は、前記２つの極性を有する制御信号を生成する
手段が設けられる。このＩ／Ｏ装置は、信号を受
取ると、先ず、この受取つた信号を、通常極性の
制御信号と組合せ、次に、反対極性の制御信号と
組合わせて、２つの合成信号を作る。１つの合成
信号は原信号であり、他の信号は原信号の反転信
号である。次に、Ｉ／Ｏ装置は合成信号を質問し
これを読取る。このＩ／Ｏ装置は、通常極性の信
号及び送られた検査信号で作られた合成信号を読
取ることができ、内部のプログラミングにより、
独特のアドレスを入手する。他のＩ／Ｏ装置は、
送られた検査信号及び反対極性の制御信号で作ら
れた合成信号を読取り、もう１つの独特なアドレ
スを入手する。アドレスがセツトされると、Ｉ／
Ｏ装置は通常の動作を開始することができる。監
視装置が遠隔のＩ／Ｏ装置との通信を選択するご
とに、装置アドレスはメツセージに挿入される。

このアドレスは独特なアドレスであるから、選
択されたＩ／Ｏ装置のみがそのメツセージに応答
する。以下、図面を参照しながら説明する。

第１図は本発明を実施する通信システムを示
す。この通信システムは監視装置１０を含む。監
視装置１０は送信／制御装置１２を含む。送信／
制御装置１２の機能は、（後に説明する形式で）
メツセージを作成し、それを、複数のＩ／Ｏ装置
１４〜１８へ伝送することである。送信／制御装
置１２は、通常の送信装置、ならびに組合せロジ
ツクで構成されるコントローラまたはプログラム
式マイクロコンピユータを含む。このような装置
（送信装置及びマイクロコンピユータ）の構造及
び設計は当業者には周知である。従つて、本発明
の良好な実施例において、コントローラとしてプ
ログラム式マイクロコンピユータを用いるという
だけにとどめ、細部は省略する。

第１図の監視装置１０は、更に、複数のＩ／Ｏ
コネクタすなわち、Ｉ／Ｏポート２４〜３２を含
む。これらのＩ／Ｏポートは、複数のシリアル通
信リンク３４〜４２を介してＩ／Ｏ装置に接続さ
れる出力ポートである。Ｉ／Ｏ装置２０及び２２
以外のＩ／Ｏ装置１４〜１８の各々は種類の違う
Ｉ／Ｏ装置である。たとえば、その１つはプリン
タであつたり、他の１つは表示装置であつたりす
る。

Ｉ／Ｏポートの各々は２線式トポロジ（結線方
式）により送信／制御装置１２に結線されてい
る。Ｉ／Ｏポート２４〜３２の各々は、監視装置
１０に固定して接続されたコンセント、ならびに
シリアル通信リンクに接続されたプラグ接続部分
を含むことが望ましい。２線式結線方式は、Ｉ／
Ｏポートを送信／制御装置１２に接続するのに用
いられるが、かかる結線方式を本発明の範囲内で
変更しうることは、当業者には明らかである。

第１図のＩ／Ｏ装置２０及び２２は同種のＩ／
Ｏ装置である。同種のＩ／Ｏ装置をアドレスする
ために、共通の装置コードが使われる。従つて、
同種のＩ／Ｏ装置のそれぞれにはある独特のアド
レスを割当てなければならない。監視装置１０
は、（後に説明するように）独得のアドレスを用
いて選択したＩ／Ｏ装置と通信する。Ｉ／Ｏポー
ト３０はＩ／Ｏ装置２０を監視装置１０に結合す
る。Ｉ／Ｏポート３０の結線において、導体４１
及び４３がコンセント４４の端子１及び２にそれ
ぞれ接続される。しかしながら、コンセント４６
の結線では、導体４１及び４３の接続がコンセン
ト４４の場合と入れ替つている。例えば、もし導
体４３がコンセント４４の端子２に接続されるな
ら、コンセント４６では端子１に接続される。同
様に、導体４１は、コンセント４４では端子１
に、コンセント４６では端子２に接続される。後
に詳細に説明するように、この結線方式は、コン
セント４４に現われる電気的信号がコンセント４
６に現われる電気的信号の反転であることを保証
する。これらの、通常極性及び反対極性を有する
信号は、シリアル通信リンク３６及び３８を介し
て、それぞれ、Ｉ／Ｏ装置２０及び２２に伝送さ
れる。

コンセント４４で出力される信号は、以下、通
常極性信号と呼ばれる。同様に、コンセント４６
の信号は反対極性信号と呼ばれる。もちろん、本
発明の範囲でこれらの２つの極性の信号を生成す
る別の方法もある。前述のように、Ｉ／Ｏ装置２
０及び２２は同種のＩ／Ｏ装置である。Ｉ／Ｏ装
置の各々は、通常極性及び反対極性の信号を処理
し且つ２つのＩ／Ｏ装置のどちらが、伝送された
メツセージに応答すべきかを決定する制御手段
（後述）に適合する。第１図及び第２図における
結線は、（以下説明する）信号が差動（２線）信
号であると仮定する。第２図において、ポート１
は端子Ａ及びＢを含み、ポート２は端子Ｂ及びＡ
を含む。しかしながら、これは本発明の範囲を制
限するものと解釈すべきではない。本発明は他の
種類の結線方式をも包含するからである。例え
ば、もし、信号がシングルエンド（通常のTTL
単線）なら、この信号の極性はインバータにより
反転される（第３図参照）。第３図でポート３は
監視装置１０における１つのＩ／Ｏポートを表わ
すが、ポート４は他のＩ／Ｏポートを表わす。も
ちろん、他の結線方式を、本発明の範囲内で考案
することは、当業者には容易であろう。

第１図のＩ／Ｏ装置１４，１６及び１８の各々
は、前述のように、異種のＩ／Ｏ装置、例えば、
プリンタ、デイスプレイ、キーボード等を表わ
す。Ｉ／Ｏ装置は種類ごとに独特の識別コードを
有し、このコードは、（以下説明する）メツセー
ジのアドレス・コードに入れられる。所与のＩ／
Ｏ装置は、メツセージ内のそのアドレス・コード
を認めると、メツセージを受入れ、従つて監視装
置１０に応答する。Ｉ／Ｏ装置２０及び２２の場
合は、状況はいくらか異なる。この２つのＩ／Ｏ
装置は同種のＩ／Ｏ装置であり、本発明によらな
い場合は、各Ｉ／Ｏ装置は、共通アドレス及び／
または識別コードを含むメツセージに応答しよう
とする。しかしながら、本発明により、Ｉ／Ｏ装
置２０または２２は、それぞれＩ／Ｏポート３０
または３２に接続される。これらのＩ／Ｏ装置
は、それがＩ／Ｏポート３０または３２に接続さ
れるかどうかに応じて、第１または第２のアドレ
スにそれぞれ応答する。

前述のように、メツセージは、その内部にある
独特のアドレスに基づき、選択されたＩ／Ｏ装置
に転送される。各メツセージのデータは、２進同
期式及び／または調歩式のようなシリアル・デー
タ伝送方式で伝送される。メツセージは送信／制
御装置１２によつて生成され、アセンブルされ
る。第６図には、各Ｉ／Ｏ装置に転送されるメツ
セージの構成が示されている。メツセージは、開
始区切りフイールドと終了区切りフイールドを含
む。区切フイールドの機能は、メツセージの開
始、終了を指示することである。メツセージは更
に、複数の他のフイールドを含む。このようなメ
ツセージ・フオーマツトは当業者には周知であ
る。それ故、他のフイールドは、データ・フイー
ルド及びアドレス・フイールドを含むというにと
どめ、細部は省略する。アドレス・フイールド
は、同種のＩ／Ｏ装置２０または２２の１つが独
特のアドレス−初期アドレス割当後にそのＩ／Ｏ
装置をアドレス指定するのに使用される−を生成
するのに用いるアドレスを含む。後で具体的な例
を用いて詳しく説明するが、このアドレス・フイ
ールドはＩ／Ｏ装置２０についてはたとえばアド
レスＮを含みＩ／Ｏ装置２２についてはたとえば
アドレス（Ｎ＋１）を含むことができる。

第４図は、監視装置１０（第１図）から転送さ
れたメツセージをモニタし、同種のＩ／Ｏ装置の
どれが特定のメツセージに応答するかを決める電
気回路を示す。監視装置１０に接続される同種の
Ｉ／Ｏ装置２０及び２２（第１図）の各々は、同
じ電気回路に適合する。従つて、このような電気
回路の１つについてのみ説明する。前述のよう
に、本発明の良好な実施例では、電気信号は差動
２線信号である。そのため、導体４８及び５０
は、監視装置１０に同種のＩ／Ｏ装置を接続する
通信リンクを形成する。導体４８，５０に現われ
たシリアル信号はそれぞれ受信装置６０に送り込
まれる。受信装置６０は通常の受信装置であり、
その構成は当業者には周知である。従つて、受信
装置６０に送り込まれた信号は通常の方法で処理
され、組合せ論理６２に送られるということだけ
を述べて細部は省略する。組合せ論理６２は、
AND回路６４及び６６を含む。これらのAND回
路の各々は２入力AND回路である。AND回路６
４の入力の１つには、受信装置６０から出力が供
給される。他のAND回路６６の入力の１つには、
反転出力信号が供給される。この信号はインバー
タ６８の出力から得られる。両AND回路の出力
は、それぞれ導体１１２及び１１４を介してOR
回路７０に供給される。OR回路７０からの出力
は導体７２を介して制御論理７４に供給される。
制御論理７４は、組合せ論理またはプログラム式
マイクロコンピユータのいずれでもよい。制御論
理７４の主要機能は、制御信号１及び２を生成す
ることと、送られたメツセージのアドレス・バイ
トを同種のＩ／Ｏ装置が読取りうることを決定し
た後に、そのアドレスをロツクすることである。
制御信号１及び２は、AND回路６４及び６６の
他の入力にそれぞれ供給される。

第４図において、導体７２上の信号は導体７６
を介してアドレス・デゴーダ７８にも供給され
る。これは通常の回路であるので、その説明を省
略する。アドレス・デコーダ７８の機能は、導体
７６から送られたアドレス信号を解読することで
ある。アドレスが解読された後、もし、そのアド
レスが“Ｎ”なら、導体８０を介してAND回路
８２の入力の１つに供給される。AND回路８２
の他の入力には、導体８４を介して制御信号１が
供給される。AND回路８２の出力はOR回路８６
に供給される。もし、アドレス・デコーダ７８
が、異なるアドレス、例えば、（Ｎ＋１）を解読
すれば、それはAND回路８８の入力の１つに供
給される。AND回路８８の他の入力には制御信
号２が供給される。AND回路８８の出力もOR回
路８６に供給される。OR回路８６の出力は導体
９０を介して制御論理７４に供給される。前述の
ように、この電気回路から明らかなように、制御
信号の極性は、同種のＩ／Ｏ装置のどちらが特定
のアドレスに応答するかを決定する。

第５図には、制御論理７４のマイクロプロセツ
サを制御するプログラムの流れ図が示されてい
る。プログラムの最初のブロツクは開始ブロツク
である。マイクロプロセツサは、電源オン・リセ
ツト（POR）または他の所定の時間に、このプ
ログラムを開始する。そして、ブロツク９２で、
プログラムは制御信号１をセツトする。制御信号
１は第１の極性を有する電気信号を表わす。Ｉ／
Ｏ装置は正の極性を有する信号だけを受取るよう
に設計されている。次のブロツク９４において、
プログラムは送られた信号を検査し、信号を認め
るかどうかを調べる。信号は、同種のＩ／Ｏ装置
の１つへの特定のメツセージであつたり、または
ポーリングされたメツセージであつたりすること
がある。もし、信号が認められるなら、“イエス”
の経路を介してブロツク９６に進む。ブロツク９
６では、制御はロツクされ、その装置はメツセー
ジに応答する。制御がロツクされた後、プログラ
ムはブロツク９８でルーチンを出る。

ブロツク９４において、もし、プログラム式マ
イクロプロセツサが信号を認めないなら、“ノー”
の経路を介して、ブロツク１００に進む。ブロツ
ク１００において、タイマを所定の時間にセツト
し、ブログラムはブロツク１０２に進む。ブロツ
ク１０２で、プログラムは、タイマを検査し、セ
ツトされた時間を過ぎているかどうかを調べる。
もし、過ぎているなら、プログラムは、“イエス”
の経路を介してブロツク１０４に進み、制御信号
２をセツトする。そしてプログラムはブロツク１
０６に進み、信号を検査し、それが認められるか
どうかを調べる。もし、信号が認められるなら、
プログラムは、“イエス”の経路を介してブロツ
ク９６からブロツク９８に進み、前述のように動
作する。

ブロツク１０６で、もし、信号が認められない
なら、プログラムは“ノー”の経路を介してブロ
ツク１０８に進み、タイマをセツトする。次に、
プログラムはブロツク１１０に進み、タイムアウ
トであるかどうかを調べる。もし、まだタイムア
ウトでないなら、プログラムは、“ノー”の経路
を介してブロツク１０６に戻る。このループはタ
イムアウトが生じるまで繰返される。タイムアウ
トになると、プログラムは、“イエス”の経路を
介してブロツク９２に戻る。

ブロツク１０２で、もし、まだタイムアウトで
ないなら、プログラムは、“ノー”の経路を介し
てブロツク９４に戻るループを形成する。

［動 作］ 本発明の方法及び回路の動作について次に説明
する。前述のように、本発明の回路は正の極性の
信号を受取るように設計されている。信号は監視
装置１０（第１図）で作成され、導体すなわちシ
リアル通信リンク３４〜４２を介して複数の遠隔
Ｉ／Ｏ装置に送信される。第４図において、信号
は導体４８及び５０を介して受信装置６０に伝送
される。アドレスは、監視装置１０から転送され
るメツセージのアドレス・バイトに入つている。
このメツセージは、Ｉ／Ｏ装置２０及び２２以外
の他の制御装置のためのものであつたり、または
ポーリングされたメツセージであつたりすること
がある。ポーリングされたメツセージとは、特定
のＩ／Ｏ装置に対し、監視装置１０に応答するよ
うに告げるメツセージである。ここで、Ｉ／Ｏ装
置２０に割当てるべきアドレスをＮ、Ｉ／Ｏ装置
２２に割当てるべきアドレスをＮ＋１であると仮
定しよう。監視装置１０は、前述の如く、アドレ
ス・フイールドにアドレスＮを含んだ第１のメツ
セージと、アドレス・フイールドにアドレス（Ｎ
＋１）を含んだ第２のメツセージを生成すること
ができる。順方向に結線されたポート、例えば第
１図のＩ／Ｏポート３０に接続されているＩ／Ｏ
装置は、有効なメツセージを認め、導体１１２
（第４図）に信号が出力される。AND回路６４か
ら導体１１２への出力は、２つの正の入力信号に
よつて生成される。その信号の１つは送られてき
たメツセージであり、もう１つの信号は正の制御
信号１である。導体１１２上の信号が正の場合、
OR回路７０は導体７２を介して導体７６へ信号
を送り、送られた信号はアドレス・デコーダ７８
によつて解読される。解読された信号（すなわち
アドレスＮ）は、導体８０に出力され、正の制御
信号１によつてAND回路８２を通過し、OR回路
８６、導体９０を介して制御論理７４に送り込ま
れ、該論理７４においてアドレスはロツクされ、
Ｉ／Ｏ装置２０だけが監視装置１０に応答するこ
とになる。

この時間内には、Ｉ／Ｏポート３２に接続され
ているＩ／Ｏ装置２０はメツセージを読取ること
ができない。同時に、信号を読取ろうとして、制
御論理７４はタイマをセツトし、タイマは所定の
時間動作する。Ｉ／Ｏ装置２２は第１のメツセー
ジ及び第２のメツセージをいずれも反対の極性で
受信することになるが、第１のメツセージの後に
第２のメツセージを送信することにより、このタ
イマの作用によつて第１のメツセージのアドレ
ス・フイールドを解読せずに、第２のメツセージ
のアドレス・フイールドを解読することが可能と
なる。この作用が第５図の流れ図に示されてい
る。すなわち、所定期間経過後、Ｉ／Ｏ装置２２
が第２のメツセージを読取ることができないな
ら、信号はインバータ６８（第４図）で反転さ
れ、AND回路６６の入力の１つに供給される。
制御論理７４は、制御信号１の逆の極性を有する
信号を表わす制御信号２を生成する。制御信号
は、AND回路６６に供給された反転信号によつ
てAND回路６６を通過する。すなわち、AND回
路６６への２つの入力信号はどちらも正の信号で
あるので、導体１１４に信号が出力される。導体
１１４の信号は、前述の、導体１１２の信号と同
様に処理される。その結果、（Ｎ＋１）によつて
表わされた別のアドレスが、Ｉ／Ｏポート３２に
接続されているＩ／Ｏ装置２２に割当てられる。
その後、Ｉ／Ｏ装置２２はアドレス（Ｎ＋１）を
有するメツセージに応答する。以上の説明からわ
かるように、制御信号１は自己が正の極性でメツ
セージを受信するＩ／Ｏ装置であるということを
示すための制御信号であり、制御信号２は自己が
反対の極性でメツセージを受信するＩ／Ｏ装置で
あるということを示すための制御信号である。な
お、第４図のインバータ６８は、反対の極性でメ
ツセージを受信するＩ／Ｏ装置２２でこのメツセ
ージを正の極性のメツセージにもどすためのもの
であり、これを制御信号２によつて当該装置でこ
のメツセージのアドレス・フイールドに含まれて
いるアドレス（Ｎ＋１）を解読できるようにして
いる。すなわち、第４図のアドレスコーダ７８
は、監視装置１０により生成され送信されたアド
レスＮ又はアドレス（Ｎ＋１）の情報を含むメツ
セージのアドレス・フイールドを解読するための
ものである。要するに、本発明は、２つの同種の
Ｉ／Ｏ装置に対して適用しうるもので（もちろん
他に別のＩ／Ｏ装置を含んでいてもかまわない）、
学習期間を含み、その間に、前述の１続きのプロ
セス・ステツプが実行され、同種のＩ／Ｏ装置の
各々は指定されたアドレスを覚える。アドレスが
指定された後、指定されたアドレスに基づいて、
監視装置と同種のＩ／Ｏ装置との間で情報が交換
される。

［発明の効果］ 前述の方法は自動的に行なわれ、操作員の介入
を必要としないので、エラーが生じる可能性は大
幅に減少される。また、アドレスを特定するため
の物理的変更も不要である。

【図面の簡単な説明】

第１図は本発明を具現するデータ伝送システム
のブロツク図、第２図は差動２線信号のための結
線図、第３図はシングルエンドの通常のTTL、
単線信号のための結線図、第４図は遠隔接続され
たＩ／Ｏ装置内の、送られた検査信号を、局所的
に生成された信号とともに処理し、Ｉ／Ｏ装置に
アドレスを割当てる電気的回路の概要図、第５図
はアドレス割当ルーチンにおいてマイクロプロセ
ツサを制御するコンピユータ・プログラムの流れ
図、第６図は送られたメツセージの構成を示す図
である。 １０……監視装置、１２……送信／制御装置、
１４〜２２……Ｉ／Ｏ装置、２４〜３２……Ｉ／
Ｏポート、３４〜４２……シリアル通信リンク、
４８，５０……導体、６０……受信装置、６２…
…組合せ論理、６４，６６……AND回路、６８
……インバータ、７０……OR回路、７２……導
体、７４……制御論理、７６……導体、７８……
アドレス・デコーダ、８０……導体、８２……
AND回路、８４……導体、８６……OR回路、８
８……AND回路、９０，１１２，１１４……導
体。

Claims (1)

1. 【特許請求の範囲】 １ 通信リンクによつて中央の監視装置に接続さ
   れ情報を送受する２個の同種の遠隔装置に、それ
   ぞれ独特のアドレスを割当てる方法であつて、 上記中央の監視装置で、上記同種の遠隔装置の
   一方に割当てるべきアドレスを含む第１のメツセ
   ージ及び上記他方の遠隔装置に割当てるべきアド
   レスを含む第２のメツセージを生成し、 上記中央の監視装置から、上記同種の遠隔装置
   の一方には通常の極性で、上記同種の遠隔装置の
   他方には反対の極性で、上記両メツセージを送信
   し、 上記各遠隔装置において、上記メツセージの読
   取り可能な極性を検知するための制御信号を生成
   し、上記中央の監視装置から受信した上記メツセ
   ージと上記制御信号を組合せて合成信号を生成
   し、該合成信号をいずれの極性で読取り可能か判
   別し、読取り可能なメツセージに含まれているア
   ドレスを該遠隔装置に割当てられたアドレスとし
   てセツトし、以後このアドレスで情報を送受する
   ようにしたことを特徴とするアドレス割当て方
   法。