JPH03217102A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業ヒの利用分野コ 本発明は半導体デバイスに関する。史に詳細には、本発
明は半導体デバイス間の伝送線相亙接続に関する。

［従来の技術］ 電子デバイスは例えば、１００ＧＨｚ程度の超高速にお
けるスイッチングを達成し始めている。

このような超扁速におけるスイッチングは必然的に、１
００ＧＨｚよりも高い周波数におけるクロック信号を必
要とする。有用なこのような装置では、多数のこのよう
な装置を単一の基板上に集積し、相互に接続しなければ
ならない。現時点では、相互接続伝送線に沿って進行す
る信号により発生される分散と損失の量が圧倒的なため
に、このような超高速集積回路を現用の相巨接続技術に
より効果的に実現することはできない。

［発明が解決しようとする課題］ 分散は、信号パルス用の主伝搬様式の様々な周波数部品
の位相速度差から生じる。位相速度差は信号パルス用の
主伝搬様式の相違する各周波数部品の電界構造の差に基
づく。接地面が基板のド而側全体に延び、しかも、有限
幅の中央導電性伝送線が基板上面の各所を横切っている
マイクロストリップのような相互接続の場合、分散は基
板の厚さにより決定される。基本的な準ＴＥＭモードの
最大分散は、ＴＥ遮断周波数（ｆＴＥ）付近で起こる。

ここで、ｆＴＥ＝ｃ／　［４ｈ　（εｒ　−　１）’２
］であり、式中、Ｃは光速を示し、ｈは基板厚さを示し
、εｒは基板の誘電率を示す。例えば、イー●ヤマシタ
（Ｅ．Ｙａｍａｓｈｌｔａ）らの，　ＩＥＥＥ　Ｔｒａ
ｎｓ．　Ｍｌｃｒｏｗａｖｅ　Ｔｈｅｏｒｙ　ａｎｄ　
Ｔｅｃｈｎｉｑｕｅｓ，　Ｖｏｌ．ＮＴＴ−２７，Ｎｏ
．１２，ｐｐ．暑０３Ｇ−８（１９７９）を参照された
い。厚さが５００ミクロンの標準的なシリコン基板の場
合、分散は約４０ＧＨｚ以」二に有害的に増大する。言
うまでもな＜、２０ＧＨｚのような遥かに低い周波数で
も、マイクロストリップ相互接続により分散が起こり、
その有用性や集積回路の速度を制限する。

厚すぎる基板により起こる分散問題を解決し、マイクロ
ストリップ伝送線上の集積回路について超高速伝送を達
成するためには、導線間の距離を低下させるだけでよい
という助言は理にかなっている。マイクロストリップ伝
送線の場合、これは必然的に基板厚さを大幅に低下させ
ることを伴う。

このような基板厚さの低下は、デバイスパッケージの強
度を損ない、一層脆くなり、その結果、組ｑ中にパッケ
ージが一層容易に破壊してしまう。

史に、このような基板厚さの低下は基板の放熱能力を損
なう。このような理由により、基板厚さを低↑゛させる
ことは、常用の公知技術を使用しても実行不可能である
。

前記のマイクロストリップ伝送線技術よりも、相互接続
用の共面ストリップライン技術を使用することにより、
基板厚さを低ドさせなくても、導線を接近して配置する
ことができる。共而ス｝　ＩＪップラインの場合、双方
の導線は基板の同じ面上に配置され、必要な相互接続を
形成する。この形態における導線は一緒に接近して配置
させ、主伝搬様式の分散周波数を増大させることができ
る。

例えば、ジー１１ハスナイン（Ｇ．Ｈａｓｎａｌｎ）ら
の、ＩＥＥＥ　Ｔｒａｎｓ．　Ｍｉｃｒｏｗａｖｅ　Ｔ
ｈｅｏｒｙ　ａｎｄ　Ｔｅｃｈｎｉｑｕｅｓ，−５− Ｖｏｌ．ＮＴＴ−３４　．Ｎｏ　Ｊ　．ｐＩ）．７３８
−４１（１９８Ｂ）を参照されたい。しかし、ＴＥ遮断
周波数は、マイクロストリップ伝送線の場合と同様に、
基板厚さにより決定される。従って、このタイプの相互
接続は４６ＧＨｚ以上の周波数でマルチモード分散を被
る。また、両方の導線が基板の同じ面を平行に交差する
ように走っているので、導線の配線、配置および利用可
能領域について相当な無理がある。このような理由によ
り、共面ストリップライン方式は同じ基板上の集積回路
デバイス間で超高速伝送を行うには実用的ではない。

［課題を解決するための手段］ 半導体デバイス素子を相互接続する導電性ストリップラ
イン伝送線が極めて接近している基板中に埋込み接地而
層を含めることにより、顕著な分散なしに、同じ基板上
の半導体デバイス素子間で超高速信号を伝搬することが
できる。ある実施例では、埋込み弔結晶シリサイド層は
、メソタキシー（ｍｅｓｏｔａｘｙ）技法により形成さ
れる。この方法では、シリサイド層はシリコン基板マト
リックス中−６− に包埋され、そして、エビタキシャｌレ成長される。

［実施例］ 以Ｆ１図面を参照しながら本発明を更に詳細に説明する
。

本発明と従来技術の相互接続技術との間の相違点を理解
するために、同じ基板Ｌの集積回路デノ《イスと他の集
積回路デバイスを相互接続するのるこ現に使用されてい
る標準的なマイクロスト’Ｊ　−ｔプ伝送線について説
明する必要がある。

第１図は集積回路デバイス類を相互接続する力）、また
は集積回路デバイスを集積回路ノク・ツケージのリード
線もしくは端子ノくツドに接続するのに使用される、半
導体基板上の従来技術のマイクロストリップ伝送線の単
純化された破断図である。図示されているように、中央
導線１０が基板１２の上面に形成されており、接地面層
１１が基板１２の下面に形成されている。中央導線１０
は半導体デバイス１３の一部分を別の半導体デＩくイス
（図示されていない）または基板１２上の接続／＜ツド
（図示されていない）に接続する。中央導線は金属（例
えば、ＡＪ＋　Ａｕ）のような導電性材料または標準的
な蒸着技術による合金から形成されている。中央導線１
０は有限的な幅（Ｗ）と厚さ（α）を有する。接地面層
１１は基板１２の下面全体に延びている。層１１は導線
１０と同様な技術により導電性材料から形成されている
。導線１０から接地而１１までの分離距離はｈで示され
ている。

第２図は本発明による埋込み接地面マイクロストリップ
伝送線の単純化された破断図である。埋込み接地面マイ
クロストリップ伝送線は、集積回路デバイス類を相互接
続するか、または集積回路デバイスを集積回路パッケー
ジのリード線もしくは端子パッドに接続するのに使用さ
れる。図示されているように、中央導線２０は基板２２
の最上而に形成されているが、接地面層２１はメンタキ
シー法により、基板２２中の包埋層として形成されてい
る。これにより、基板２２は接地面層２１を効果的にサ
ンドイッチ状に挟み込む。中央導線２０は半導体デバイ
スの一部分を基板２２Ｆ．の別の半導体デバイス（図示
されていない）または基板２２七の接続パッド（図示さ
れていない）に接続する。中央導線２０は金属（例えば
、ＡＪｌ，ＡＵ）のような導電性材料または標準的な蒸
着技術による合金から形成されている。中央導線２０は
有限的な幅（Ｗ）と厚さ（α）を有する。中央導線２０
のような相互接続の長さは、例えば、エミッター●ベー
ス間距離、ソース●ドレイン間距離などのような、特定
の集積回路デバイスの内部素子間距離よりも少なくとも
ｌ桁以上大きくなければならない。接地面層２１は、第
２図に示されるように、基板２２の長さおよび幅と同一
の広がりを有するように画成することができる。導線２
０から接地面層２１までの分離距離はｈで示されている
。現在、最もよく知られている成長方法は埋込み打込み
により誂発されるメソタキシー法である。この技術は下
記で詳細に説明する。

第３図は本発明による２個の半導体デバイス間の相互接
続の断面図である。この相互接続は、第２図からの埋込
み接地面マイクロストリップ伝送線を用いる。第３図か
ら明らかなように、接地而一〇一 層２１は基板２２内の埋込まれており、基板２２の最上
面から中間的な距離ｈで、基板２２の最上面寄りの位置
に存在する。基板２２の全厚はｔである。第１の半導体
デバイスの一部分が層２４として示されている。この層
２４の上部には、接続用の導電性ストリップ２３が被着
されている。同様に、第２の半導体デバイスの一部分が
層２６として図示されている。この層２６の上部には、
接続用の導電性ストリップ２５が被着されている。

導電性ストリップ２３および２５の両方とも、埋込み接
地面マイクロストリップ伝送線の中央導線２０により接
続されている。

本発明の埋込み接地面マイクロストリップ伝送線が従来
技術の標準的なマイクロス｝　ＩＪップ伝送線よりも優
れている利点を一層よく理解するためには、シリコン基
板七の各タイプの伝送線における信号パルスのタイム●
ドメイン分析の結果を示すことが最善の方法である。伝
送線中央導線は組成（蒸着ＡＪ！）、厚さ（〜５０００
人）、幅（〜１０μｍ）および長さ（　＞　２　ｍ＋＋
　）についてはほぼ−１０一 同一であった。本発明の埋込み接地而マイクロストリッ
プ伝送線の場合、ｈはシリサイド接地而が＋ＪＩＩっで
約１０μｍに設定した。これに対して、標準的なマイク
ロストリップ伝送線の場合、ｈはアルミニウム接地面か
ら約５００μｍに設定した。

第４図は第１図および第２図における伝送線の人力およ
び出力パルス波形のタイムドメイン分析の結果を示す比
較図である。曲線４０で示される大カパルスは各伝送線
に沿って約２■■伝搬させることができる。人カパルス
は約１０ｐｓの幅と約２．３ｐｓのライズタイムを有す
る標準的な方形パルスである。各伝送線に沿って２關伝
搬した後、パルスは埋込み接地面マイクロストリップ伝
送線から出力パルス４１として、また、標準的なマイク
ロストリップ伝送線から出力パルス４２として出てくる
。明らかに、出力パルス４２は、出力パルス４１よりも
、分散作用の結果として、−層歪んでいる。両方のパル
スの分析から、埋込み接地而マイクロストリップ伝送線
はライズタイムが２．４ｐｓまで増大し、−・方、標苧
的なマイクロストリップ伝送線はライスタイムの臨界増
大量である６．Ｅ３ｐｓを発生したことが確認された。

第４図に示された有害な分散作用は下記の第７図と共に
考察すると最もよく理解することができる。

伝送線における分散は周波数と共にガイド位相速度（Ｖ
ｐｈａｓｅ　）の変化により生じる。周波数０（Ｈｅｆ
ｆ，０　）におけるマイクロストリップの有効屈折率は
、基板の屈折率（ｎｒ　）と空気の屈折率（１）の間の
数値である。屈折率（ｌｅｆｆ，０）は基板中または空
気中の基本モード電界線の百分率から決定される。マイ
クロストリップ中の信号の周波数が増大するにつれて、
有限周波数における有効屈折率（　Ｈｅｆｆ＋Ｉｎｆ　
）が基板の屈折率と大体等しくなるまで、電界線は基板
中で一層濃密になる。

第７図は第１図および第２図における伝送線の周波数に
対する有効屈折率の比較図である。モデル７０はマイク
ロストリップ伝送線を示す。曲線７１は前記の特性と、
５ｏｏμｍの距離ｈを何する櫟準的なマイクロストリッ
プ伝送線を示す。曲線７２および７３は、前記の特性と
、それぞれ５０μｍおよび１０μｍの間隔ｈを有する埋
込み接地面マイクロストリップ伝送線を示す。これらの
曲線から明らかなように、中央導線と接地而との間の距
離が減少する場合、分散作用は周波数が高くなるにつれ
て強化される。更に、ｈが小さな値の場合、ｈ／ｗの比
率が小さくなるので、電界線は一層濃密になり、そして
、基板中に密集する。

その結果、総分散は減少される。この事実は、埋込み接
地面マイクロストリップ伝送線を用いる隣接する中央導
線の間の漏話が低いことを意味するものと解釈できる。

埋込み接地面マイクロストリップ伝送線の考えられつる
欠点は標準的なマイクロストリップ伝送線よりも導体損
失が高いことである。第５図は下記の埋込み接地面マイ
クロストリップ用にシリサイド層を用いる第１図および
第２図の伝送線における導体損失と周波数の関係を示す
比較図である。

・層高い導体損失はパルス歪みに寄与しない。低抵抗率
埋込み層を形成することのできる方法は低一１３一 損失をもたらすものと思われる。

第６図は第１図および第２図における伝送線の分路損失
と周波数の関係を示す比較図である。昌電体基板材料に
よる分路に基づく損失は両タイプの伝送線とも殆ど同一
である。

埋込み接地面マイクロストリップ伝送線を作製するため
の製造方法は米国特許第４８１８４２１号明細書に開示
されている。前記米国特許明細書に開示された製造方法
をシリコン基板について使用した場合、埋込み単結晶シ
リサイド接地面層を形成する。埋込み単結晶シリサイド
接地面はまた、隣接するシリコン基板マトリックスにお
いてエピタキシャル成長する。シリサイド上のシリコン
層は単結晶なので、この上に半導体デバイスを作製する
こともできる。この製造方法を用いて形成される通常の
シリサイドは、ＣｏＳｉ２、ＮｉＳｉ２、ＣｒＳｉ２、
ＴｉＳｉ２、およびＣｏｘＮｉ１−ｘｓｉ２（ここで、
０＜Ｘ＜１である）からなる群から選択される。シリサ
イド接地面層２１の厚さはイオン打込みおよび前記米国
特許明細書に−１４− 開示されたメンタキシー法のその後の加熱処理中に決定
される。例えば、シリコン基板にＣｏを打込んだ場合、
加熱処理は打込まれた殆ど全てのＣｏが、埋込みＣｏＳ
ｉ２埋込みシリサイド接地面層２１の形成に寄与するこ
とが知られている。

或る実施例では、ｃｏの打込み眼が２．５Ｘ１０１７ｃ
ｍ−２の場合、約０．１ミクロンの厚さを有する埋込み
シリサイド接地而層が形成されることが確認された。予
想されるように、打込み量が多くなるにつれて、一層厚
い埋込みシリサイド接地面層が形成される。望ましは、
押込み接地面シリサイド層の具体例は、中央導線におけ
る伝送にとって望ましい最高周波数の表層深さ厚みより
も大きいか、または同等な厚さを有しなければならない
。例えば、１００ＧＨｚの周波数の場合、表層深さ厚み
は数百ｎｍのオーダーである。

ＧａＡｓおよびＳｉまたはＧｅ半導体デバイスの両方と
も埋込み接地而マイクロストリップ伝送線を用いて相互
接続することができる。更に、埋込み接地面マイクロス
トリップ伝送線はシリコン基板」ｔのＧａＡｓおよび／
またはＳ１デバイスを相互接続するのにも使用できる。

［発明の効果］ 以Ｌ説明したように、本発明によれば、ｔ導休デバイス
素子を相げ接続する導電性ストリップライン伝送線が極
めて接近している基板中に埋込み接地而層を含めること
により、顕著な分散なしに、同じ基板上の半導体デバイ
ス素子間で超高速信号を伝搬することができる。

【図面の簡単な説明】

第１図は半導体基板七の従来技術のマイクロストリップ
伝送線の９１純化された破断図である。 第２図は本発明による埋込み接地面マイクロストリップ
伝送線の単純化された破断図である。 第３図は本発明による２個の半導体デバイス間の相互接
続の断面図である。 第４図は第１図および第２図における伝送線の人力およ
び出力パルス波形のタイムドメイン分析の結果を示す特
性図である。 第５図は第１図および第２図における伝送線の導体損失
と周波数の関係を示す特性図であ．る。 第６図は第１図および第２図における伝送線の分路損失
と周波数の関係をボす特性図である。 第７図は第１図および第２図における伝送線の有効和折
率と周波数の関係を示す特性図である。

Claims (7)

【特許請求の範囲】
1. （１）上部および下部外表面を有する半導体基板；前記
   基板の上面における所定の領域； 前記基板上の第１の半導体デバイス； 概ね前記基板の前記上面にあり、前記半導体デバイスと
   前記所定領域を電気的に接続する、少なくとも１本の導
   電性伝送線；および、 前記基板中の前記上面と下面との間に埋込まれ、前記少
   なくとも１本の導電性伝送線寄りの位置で所定の中間深
   さの所に存在する接地面層、該接地面層は概ね連続的な
   平面層であり、前記半導体基板の長さおよび幅と同延で
   ある； からなる半導体集積回路。
2. （２）前記半導体基板は概ねシリコンからなる請求項１
   の半導体集積回路。
3. （３）前記接地面層は、ＣｏＳｉ＿２、ＮｉＳｉ＿２、
   ＣｒＳｉ＿２、ＴｉＳｉ＿２、およびＣＯ＿ｘＮｉ＿１
   ＿−＿ｘＳｉ＿２（ここで、０＜ｘ＜１である）からな
   る群から選択される材料を含む請求項２の半導体集積回
   路。
4. （４）前記集積回路は前記基板上に第２の半導体デバイ
   スを有し、かつ、前記所定領域は前記第２の半導体デバ
   イスを有する請求項３の半導体集積回路。
5. （５）前記半導体基板は概ねシリコンからなり、かつ、
   前記半導体デバイスはＳｉおよびＧａＡｓからなる群か
   ら選択されるエピタキシャル的に被着された材料を含む
   請求項１の半導体集積回路。
6. （６）前記接地面層は、ＣｏＳｉ＿２、ＮｉＳｉ＿２、
   ＣｒＳｉ＿２、ＴｉＳｉ＿２、およびＣＯ＿ｘＮｉ＿１
   ＿−＿ｘＳｉ＿２（ここで、０＜Ｘ＜１である）からな
   る群から選択される材料を含む請求項５の半導体集積回
   路。
7. （７）前記集積回路は前記所定領域内に第２の半導体デ
   バイスを有する請求項６の半導体集積回路。