JPH04312960A - 高周波用半導体装置 - Google Patents
高周波用半導体装置Info
- Publication number
- JPH04312960A JPH04312960A JP3060221A JP6022191A JPH04312960A JP H04312960 A JPH04312960 A JP H04312960A JP 3060221 A JP3060221 A JP 3060221A JP 6022191 A JP6022191 A JP 6022191A JP H04312960 A JPH04312960 A JP H04312960A
- Authority
- JP
- Japan
- Prior art keywords
- line
- field
- ground conductor
- insulator
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、トリプレ−ト構造の高
周波用パッケ−ジに関するものである。
周波用パッケ−ジに関するものである。
【０００２】
【従来の技術】図４（ａ）〜（ｃ）は従来のトリプレ−
ト構造の高周波用パッケ−ジの一例を示す構成図である
。図４において、１は上部接地導体、２は外部回路接続
用コネクタ（以下、接続コネクタと略称する）、３はフ
ィ−ルドスル−線路、４は下部接地導体、５は半導体素
子、６は絶縁体である。
ト構造の高周波用パッケ−ジの一例を示す構成図である
。図４において、１は上部接地導体、２は外部回路接続
用コネクタ（以下、接続コネクタと略称する）、３はフ
ィ−ルドスル−線路、４は下部接地導体、５は半導体素
子、６は絶縁体である。
【０００３】次に、動作について説明する。従来のトリ
プレ−ト構造の高周波用パッケ−ジは、図４（ａ）に示
すように、下部接地導体４上へ上面にフィ−ルドスル−
線路３を形成した絶縁体６を形成し、その上面へ絶縁体
６を形成し、さらにその絶縁体６の上面へ上部接地導体
１を形成した３層構造を持つ。図４（ｂ）は、図４（ａ
）をＡ−Ａ面にて切断した断面図であり、半導体素子５
は中央部を突出させた下部接地導体４の突出部上に固定
され、半導体素子５とフィ−ルドスル−線路３，接続コ
ネクタ２とフィ−ルドスル−線路３はワイヤ等で接続さ
れる。図４（ｃ）はフィ−ルドスル−線路３の３層構造
を明示するために図４（ａ）をＢ−Ｂ面にて切断した断
面図である。
プレ−ト構造の高周波用パッケ−ジは、図４（ａ）に示
すように、下部接地導体４上へ上面にフィ−ルドスル−
線路３を形成した絶縁体６を形成し、その上面へ絶縁体
６を形成し、さらにその絶縁体６の上面へ上部接地導体
１を形成した３層構造を持つ。図４（ｂ）は、図４（ａ
）をＡ−Ａ面にて切断した断面図であり、半導体素子５
は中央部を突出させた下部接地導体４の突出部上に固定
され、半導体素子５とフィ−ルドスル−線路３，接続コ
ネクタ２とフィ−ルドスル−線路３はワイヤ等で接続さ
れる。図４（ｃ）はフィ−ルドスル−線路３の３層構造
を明示するために図４（ａ）をＢ−Ｂ面にて切断した断
面図である。
【０００４】
【発明が解決しようとする課題】従来のトリプレ−ト構
造の高周波用パッケ−ジは、フィ−ルドスル−線路３部
分がマイクロストリップ線路の形態を持つため、フィ−
ルドスル−線路３のインピ−ダンスを設定するにあたり
、フィ−ルドスル−線路幅と絶縁体６の厚さが材料の加
工精度および材質によって制限され、所望のインピ−ダ
ンスをもつパッケ−ジを設計しにくいという問題点があ
った。
造の高周波用パッケ−ジは、フィ−ルドスル−線路３部
分がマイクロストリップ線路の形態を持つため、フィ−
ルドスル−線路３のインピ−ダンスを設定するにあたり
、フィ−ルドスル−線路幅と絶縁体６の厚さが材料の加
工精度および材質によって制限され、所望のインピ−ダ
ンスをもつパッケ−ジを設計しにくいという問題点があ
った。
【０００５】また、同一パッケ−ジ面に複数のフィ−ル
ドスル−線路３を持つパッケ−ジを設計する場合には、
フィ−ルドスル−線路間の絶縁特性を高めるためにフィ
−ルドスル−線路間隔を開ける必要があり、パッケ−ジ
サイズが大きくなるという欠点があった。また、接続コ
ネクタ２との接続部にて変換ロスが生じる等の問題点が
あった。
ドスル−線路３を持つパッケ−ジを設計する場合には、
フィ−ルドスル−線路間の絶縁特性を高めるためにフィ
−ルドスル−線路間隔を開ける必要があり、パッケ−ジ
サイズが大きくなるという欠点があった。また、接続コ
ネクタ２との接続部にて変換ロスが生じる等の問題点が
あった。
【０００６】本発明は、上記のような問題点を解決する
ためになされたものであり、請求項１に記載の発明は、
コプレ−ナ線路構造をフィ−ルドスル−部に採用するこ
とにより、設計自由度の大きい、また他のフィ−ルドス
ル−部や線路からの絶縁特性を高めることができるトリ
プレ−ト構造の高周波用パッケ−ジを得ることを目的と
する。
ためになされたものであり、請求項１に記載の発明は、
コプレ−ナ線路構造をフィ−ルドスル−部に採用するこ
とにより、設計自由度の大きい、また他のフィ−ルドス
ル−部や線路からの絶縁特性を高めることができるトリ
プレ−ト構造の高周波用パッケ−ジを得ることを目的と
する。
【０００７】また、請求項２に記載の発明は、同軸構造
をフィ−ルドスル−部に採用することにより、設計自由
度の大きい、また他のフィ−ルドスル−部や線路からの
絶縁特性を高めることができ、かつコネクタとの変換ロ
スの少ないトリプレ−ト構造の高周波用パッケ−ジを得
ることを目的とする。
をフィ−ルドスル−部に採用することにより、設計自由
度の大きい、また他のフィ−ルドスル−部や線路からの
絶縁特性を高めることができ、かつコネクタとの変換ロ
スの少ないトリプレ−ト構造の高周波用パッケ−ジを得
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明の請求項１に係る
高周波用パッケ−ジは、外部回路接続用コネクタと半導
体素子を接続するフィ−ルドスル−線路部の上部と下部
に絶縁体を介して設けられた上部接地導体と下部接地導
体を具備し、前記フィ−ルドスル−線路の両側に前記上
部接地導体と前記上部の絶縁体に形成されたスル−ホ−
ルを介して接続された接地線路を備えたものである。
高周波用パッケ−ジは、外部回路接続用コネクタと半導
体素子を接続するフィ−ルドスル−線路部の上部と下部
に絶縁体を介して設けられた上部接地導体と下部接地導
体を具備し、前記フィ−ルドスル−線路の両側に前記上
部接地導体と前記上部の絶縁体に形成されたスル−ホ−
ルを介して接続された接地線路を備えたものである。
【０００９】本発明の請求項２に係る高周波用パッケ−
ジは、外部回路接続用コネクタと半導体素子を接続する
フィ−ルドスル−線路部の上部と下部に絶縁体を介して
設けられた上部接地導体と下部接地導体を具備し、前記
フィ−ルドスル−線路の両側に前記上部接地導体および
下部接地導体と前記上部と下部の絶縁体に形成されたス
ル−ホ−ルを介して接続された接地線路を備えたもので
ある。
ジは、外部回路接続用コネクタと半導体素子を接続する
フィ−ルドスル−線路部の上部と下部に絶縁体を介して
設けられた上部接地導体と下部接地導体を具備し、前記
フィ−ルドスル−線路の両側に前記上部接地導体および
下部接地導体と前記上部と下部の絶縁体に形成されたス
ル−ホ−ルを介して接続された接地線路を備えたもので
ある。
【００１０】
【作用】請求項１に記載の発明においては、外部回路接
続用コネクタと半導体素子を接続するフィ−ルドスル−
線路の両側に上部接地導体とスル−ホ−ルを介して接続
された接地線路を備えたことによりコプレ−ナ線路構造
となり、設計自由度とフィ−ルドスル−線路部や線路か
らの絶縁特性を高め、接続用コネクタとの変換ロスを少
なくすることができる。
続用コネクタと半導体素子を接続するフィ−ルドスル−
線路の両側に上部接地導体とスル−ホ−ルを介して接続
された接地線路を備えたことによりコプレ−ナ線路構造
となり、設計自由度とフィ−ルドスル−線路部や線路か
らの絶縁特性を高め、接続用コネクタとの変換ロスを少
なくすることができる。
【００１１】請求項２に記載の発明においては、外部回
路接続用コネクタと半導体素子を接続するフィ−ルドス
ル−線路の両側に上部接地導体および下部接地導体とス
ル−ホ−ルを介して接続された接地線路を備えたことに
より、フィ−ルドスル−線路部分を同軸線路化して設計
自由度と他のフィ−ルドスル−部や線路からの絶縁特性
を高め、接続用コネクタとの変換ロスを少なくすること
ができる。
路接続用コネクタと半導体素子を接続するフィ−ルドス
ル−線路の両側に上部接地導体および下部接地導体とス
ル−ホ−ルを介して接続された接地線路を備えたことに
より、フィ−ルドスル−線路部分を同軸線路化して設計
自由度と他のフィ−ルドスル−部や線路からの絶縁特性
を高め、接続用コネクタとの変換ロスを少なくすること
ができる。
【００１２】
【実施例】以下、本発明の実施例を図によって説明する
。図１（ａ）〜（ｃ）は本発明の請求項１に記載された
高周波用パッケ−ジの一実施例を示す構成図である。 この図において、図４と同一符号は同一もしくは相当部
分を示し、７は前記フィ−ルドスル−線路３とコプレ−
ナ化して形成された接地線路、８はこの接地線路７と接
続されるスル−ホ−ルを示す。
。図１（ａ）〜（ｃ）は本発明の請求項１に記載された
高周波用パッケ−ジの一実施例を示す構成図である。 この図において、図４と同一符号は同一もしくは相当部
分を示し、７は前記フィ−ルドスル−線路３とコプレ−
ナ化して形成された接地線路、８はこの接地線路７と接
続されるスル−ホ−ルを示す。
【００１３】図２（ａ），（ｂ）は請求項２に記載され
た高周波用パッケ−ジの一実施例を示す構成図である。 この図において、図１と同一符号は同一もしくは相当部
分を示す。この実施例はフィ−ルドスル−線路３の両側
に上部接地導体１および下部接地導体４とスル−ホ−ル
８を介して接続した接地線路７を備えたものである。
た高周波用パッケ−ジの一実施例を示す構成図である。 この図において、図１と同一符号は同一もしくは相当部
分を示す。この実施例はフィ−ルドスル−線路３の両側
に上部接地導体１および下部接地導体４とスル−ホ−ル
８を介して接続した接地線路７を備えたものである。
【００１４】次に、図１の実施例による高周波用パッケ
−ジについて説明する。まず、図１（ａ），（ｂ）に示
すように、下部接地導体４上に、上面にフィ−ルドスル
−線路３とその両側へ接地線路７を形成した絶縁体６を
形成し、その上面へ接地線路７上に開孔するように配置
され接地線路７と上部接地導体１を電気的に接続するた
めに内部へ導体を挿入したスル−ホ−ル８を持つ絶縁体
６を形成し、さらにその絶縁体６の上面へ上部接地導体
１を形成した３層構造を持ち、フィ−ルドスル−線路３
部分は設計自由度の大きいコプレ−ナ線路とみなすこと
ができる。図１（ｂ）は、図１（ａ）をＡ−Ａ面にて切
断した断面図であり、半導体素子５は中央部に突状に露
出させた下部接地導体４上に固定され、半導体素子５と
フィ−ルドスル−線路３，接続コネクタ２とフィ−ルド
スル−線路３はそれぞれワイヤ等で接続される。図１（
ｃ）はフィ−ルドスル−線路３と接地線路７部分の３層
構造を明示するために、図１（ａ）をＢ−Ｂ面にて切断
した断面図である。
−ジについて説明する。まず、図１（ａ），（ｂ）に示
すように、下部接地導体４上に、上面にフィ−ルドスル
−線路３とその両側へ接地線路７を形成した絶縁体６を
形成し、その上面へ接地線路７上に開孔するように配置
され接地線路７と上部接地導体１を電気的に接続するた
めに内部へ導体を挿入したスル−ホ−ル８を持つ絶縁体
６を形成し、さらにその絶縁体６の上面へ上部接地導体
１を形成した３層構造を持ち、フィ−ルドスル−線路３
部分は設計自由度の大きいコプレ−ナ線路とみなすこと
ができる。図１（ｂ）は、図１（ａ）をＡ−Ａ面にて切
断した断面図であり、半導体素子５は中央部に突状に露
出させた下部接地導体４上に固定され、半導体素子５と
フィ−ルドスル−線路３，接続コネクタ２とフィ−ルド
スル−線路３はそれぞれワイヤ等で接続される。図１（
ｃ）はフィ−ルドスル−線路３と接地線路７部分の３層
構造を明示するために、図１（ａ）をＢ−Ｂ面にて切断
した断面図である。
【００１５】次に、図２に示した実施例による高周波用
パッケ−ジについて説明する。なお、図２の実施例によ
る高周波用パッケ−ジの上面図は、図１（ａ）に示した
実施例と同一に表示されるため省略してある。まず、図
２（ａ）に示すように、下部接地導体４上に、上面にフ
ィ−ルドスル−線路３とその両側へ接地線路７を形成し
、接地線路７上に開孔するよう配置され、接地線路７と
下部接地導体４を電気的に接続するために内部へ導体を
挿入したスル−ホ−ル８を持つ絶縁体６を形成し、その
上面に接地線路７上に開孔するよう配置され、接地線路
７と上部接地導体１を電気的に接続するために内部へ導
体を挿入したスル−ホ−ル８を持つ絶縁体６を形成し、
さらにその絶縁体６の上面へ上部接地導体１を形成した
３層構造を持ち、フィ−ルドスル−線路３部分は、設計
自由度の大きいコプレ−ナ線路あるいは同軸線路とみな
すことができる。図２（ｂ）は、フィ−ルドスル−線路
３と接地線路７の部分の３層構造を明示するために、図
１（ａ）のＢ−Ｂ面にて切断したのと同様な断面図であ
り、半導体素子５は図１（ａ）のように、中央部に突状
に露出させた下部接地導体４上に固定され、半導体素子
５とフィ−ルドスル−線路３，接続コネクタ２とフィ−
ルドスル−線路３はそれぞれワイヤ等で接続される。
パッケ−ジについて説明する。なお、図２の実施例によ
る高周波用パッケ−ジの上面図は、図１（ａ）に示した
実施例と同一に表示されるため省略してある。まず、図
２（ａ）に示すように、下部接地導体４上に、上面にフ
ィ−ルドスル−線路３とその両側へ接地線路７を形成し
、接地線路７上に開孔するよう配置され、接地線路７と
下部接地導体４を電気的に接続するために内部へ導体を
挿入したスル−ホ−ル８を持つ絶縁体６を形成し、その
上面に接地線路７上に開孔するよう配置され、接地線路
７と上部接地導体１を電気的に接続するために内部へ導
体を挿入したスル−ホ−ル８を持つ絶縁体６を形成し、
さらにその絶縁体６の上面へ上部接地導体１を形成した
３層構造を持ち、フィ−ルドスル−線路３部分は、設計
自由度の大きいコプレ−ナ線路あるいは同軸線路とみな
すことができる。図２（ｂ）は、フィ−ルドスル−線路
３と接地線路７の部分の３層構造を明示するために、図
１（ａ）のＢ−Ｂ面にて切断したのと同様な断面図であ
り、半導体素子５は図１（ａ）のように、中央部に突状
に露出させた下部接地導体４上に固定され、半導体素子
５とフィ−ルドスル−線路３，接続コネクタ２とフィ−
ルドスル−線路３はそれぞれワイヤ等で接続される。
【００１６】また、図３（ａ），（ｂ）は本発明の特徴
を生かして、同一面内に複数のフィ−ルドスル−線路３
を持つ高周波用パッケ−ジの実施例を示す構造図である
。図３（ｂ）は、フィ−ルドスル−線路３と接地線路７
部分の３層構造を明示するために、図１（ａ）をＢ−Ｂ
面にて切断したのと同様な断面図である。
を生かして、同一面内に複数のフィ−ルドスル−線路３
を持つ高周波用パッケ−ジの実施例を示す構造図である
。図３（ｂ）は、フィ−ルドスル−線路３と接地線路７
部分の３層構造を明示するために、図１（ａ）をＢ−Ｂ
面にて切断したのと同様な断面図である。
【００１７】なお、図１〜図３において、フィ−ルドス
ル−線路３部以外のパッケ−ジ内部形状は、どのような
形態でもかまわない。また、外部との接続に接続コネク
タ２以外の部品を使用しても同様の効果がある。また、
同一面内におけるフィ−ルドスル−線路３の個数は何本
でもよい。さらに、接地線路７と上部接地導体１，下部
接地導体４を接続するスル−ホ−ル８の個数は１個以上
何個でもよい。
ル−線路３部以外のパッケ−ジ内部形状は、どのような
形態でもかまわない。また、外部との接続に接続コネク
タ２以外の部品を使用しても同様の効果がある。また、
同一面内におけるフィ−ルドスル−線路３の個数は何本
でもよい。さらに、接地線路７と上部接地導体１，下部
接地導体４を接続するスル−ホ−ル８の個数は１個以上
何個でもよい。
【００１８】
【発明の効果】以上説明したように、請求項１に記載の
発明は、外部回路接続用コネクタと半導体素子を接続す
るフィ−ルドスル−線路部の上部と下部に上部接地導体
と下部接地導体を備え、フィ−ルドスル−線路の両側に
上部接地導体と上部の絶縁体に形成されたスル−ホ−ル
を介して接続された接地線路を具備したことにより、フ
ィ−ルドスル−線路部分をコプレ−ナ線路とすることが
でき、設計自由度と他のフィ−ルドスル−部や線路から
の絶縁特性を高め、接続コネクタとの変換ロスを少なく
することができる。
発明は、外部回路接続用コネクタと半導体素子を接続す
るフィ−ルドスル−線路部の上部と下部に上部接地導体
と下部接地導体を備え、フィ−ルドスル−線路の両側に
上部接地導体と上部の絶縁体に形成されたスル−ホ−ル
を介して接続された接地線路を具備したことにより、フ
ィ−ルドスル−線路部分をコプレ−ナ線路とすることが
でき、設計自由度と他のフィ−ルドスル−部や線路から
の絶縁特性を高め、接続コネクタとの変換ロスを少なく
することができる。
【００１９】また、請求項２に記載の発明は、外部回路
接続用コネクタと半導体素子を接続するフィ−ルドスル
−線路部の上部と下部に上部接地導体と下部接地導体を
備え、フィ−ルドスル−線路の両側に上部接地導体およ
び下部接地導体と上部および下部の絶縁体に形成された
スル−ホ−ルを介して接続された接地線路を具備したこ
とにより、フィ−ルドスル−線路部分を同軸線路とする
ことができ、設計自由度と他のフィ−ルドスル−部や線
路からの絶縁特性を高め、接続コネクタとの変換ロスを
少なくすることができる。
接続用コネクタと半導体素子を接続するフィ−ルドスル
−線路部の上部と下部に上部接地導体と下部接地導体を
備え、フィ−ルドスル−線路の両側に上部接地導体およ
び下部接地導体と上部および下部の絶縁体に形成された
スル−ホ−ルを介して接続された接地線路を具備したこ
とにより、フィ−ルドスル−線路部分を同軸線路とする
ことができ、設計自由度と他のフィ−ルドスル−部や線
路からの絶縁特性を高め、接続コネクタとの変換ロスを
少なくすることができる。
【図１】本発明の第１の実施例を示す構成図である。
【図２】本発明の第２の実施例を示す構成図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】従来の半導体装置の構成図である。
１ 上部接地導体
２ 接続コネクタ
３ フィ−ルドスル−線路
４ 下部接地導体
５ 半導体素子
６ 絶縁体
７ 接地線路
８ スル−ホ−ル
Claims (2)
- 【請求項１】外部回路接続用コネクタと半導体素子を接
続するフィ−ルドスル−線路の上部と下部に絶縁体を介
して上部接地導体および下部接地導体を備え、前記フィ
−ルドスル−線路の両側に前記上部接地導体と前記上部
の絶縁体に形成されたスル−ホ−ルを介して接続された
接地線路を具備したことを特徴とする高周波用パッケ−
ジ。 - 【請求項２】外部回路接続用コネクタと半導体素子を接
続するフィ−ルドスル−線路の上部と下部間に絶縁体を
介して上部接地導体および下部接地導体を備え、前記フ
ィ−ルドスル−線路の両側に前記上部接地導体および下
部接地導体と前記上部および下部の絶縁体に形成された
スル−ホ−ルを介して接続された接地線路を具備したこ
とを特徴とする高周波用パッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060221A JP2794971B2 (ja) | 1991-03-25 | 1991-03-25 | 高周波用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060221A JP2794971B2 (ja) | 1991-03-25 | 1991-03-25 | 高周波用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04312960A true JPH04312960A (ja) | 1992-11-04 |
| JP2794971B2 JP2794971B2 (ja) | 1998-09-10 |
Family
ID=13135894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060221A Expired - Lifetime JP2794971B2 (ja) | 1991-03-25 | 1991-03-25 | 高周波用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794971B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049126A (en) * | 1995-12-14 | 2000-04-11 | Nec Corporation | Semiconductor package and amplifier employing the same |
| JP2000269382A (ja) * | 1999-03-15 | 2000-09-29 | Japan Radio Co Ltd | 半導体装置及び半導体チップの実装方法 |
| US6774748B1 (en) | 1999-11-15 | 2004-08-10 | Nec Corporation | RF package with multi-layer substrate having coplanar feed through and connection interface |
| JP2007158357A (ja) * | 2006-12-27 | 2007-06-21 | Hitachi Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179134A (ja) * | 1986-01-31 | 1987-08-06 | Mitsubishi Electric Corp | マイクロ波装置用パツケ−ジ |
-
1991
- 1991-03-25 JP JP3060221A patent/JP2794971B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179134A (ja) * | 1986-01-31 | 1987-08-06 | Mitsubishi Electric Corp | マイクロ波装置用パツケ−ジ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049126A (en) * | 1995-12-14 | 2000-04-11 | Nec Corporation | Semiconductor package and amplifier employing the same |
| JP2000269382A (ja) * | 1999-03-15 | 2000-09-29 | Japan Radio Co Ltd | 半導体装置及び半導体チップの実装方法 |
| US6774748B1 (en) | 1999-11-15 | 2004-08-10 | Nec Corporation | RF package with multi-layer substrate having coplanar feed through and connection interface |
| JP2007158357A (ja) * | 2006-12-27 | 2007-06-21 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2794971B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0600638B1 (en) | Method and apparatus for the interconnection of radio frequency (RF) monolithic microwave integrated circuits | |
| JPH0653711A (ja) | 導波管線路 | |
| US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
| JPH05275139A (ja) | コネクタ | |
| JPH04312960A (ja) | 高周波用半導体装置 | |
| JPH0522004A (ja) | 伝送路配線 | |
| JPH0350629Y2 (ja) | ||
| JPS61182247A (ja) | Ｉｃパツケ−ジ | |
| JPS62259500A (ja) | 回路基板 | |
| JPS58121403U (ja) | 同軸−マイクロストリツプ変換器 | |
| JPS59112589A (ja) | 同軸コネクタ | |
| JPS59111402A (ja) | マイクロ波ミリ波集積回路の実装構造 | |
| JP3718119B2 (ja) | テレビジョン信号送信機 | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPS641704Y2 (ja) | ||
| JPS6233326Y2 (ja) | ||
| JPH09223894A (ja) | 伝送線路およびパッケージ | |
| JP2970129B2 (ja) | 半導体取付け装置 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JPS62293624A (ja) | Ｉｃパツケ−ジ | |
| JPS61125196A (ja) | 回路基板 | |
| JPS62131596A (ja) | 擬似同軸構造多層プリント基板 | |
| JPS63150875A (ja) | プリント基板のコネクタ機構 | |
| JPH04260201A (ja) | 半導体装置 | |
| JP2001168238A (ja) | 高周波回路用パッケージ |