JPH03217124A - phase synchronized circuit - Google Patents
phase synchronized circuitInfo
- Publication number
- JPH03217124A JPH03217124A JP2013233A JP1323390A JPH03217124A JP H03217124 A JPH03217124 A JP H03217124A JP 2013233 A JP2013233 A JP 2013233A JP 1323390 A JP1323390 A JP 1323390A JP H03217124 A JPH03217124 A JP H03217124A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- loop filter
- lock
- signal
- locked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title 1
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は位相同期回路に関するものであり、特にループ
フィルタに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phase-locked circuit, and particularly to a loop filter.
[従来の技術] 第2図は従来の位相同期回路を示すブロック図である。[Conventional technology] FIG. 2 is a block diagram showing a conventional phase synchronization circuit.
図において1は位相誤差検出を行う位相比較器、2は広
帯域ループフィルタ、3は狭帯域ループフィルタ、4は
電圧制御発振器、5は入力信号、6は出力信号、7はフ
ェーズロツクを検出するロック検出器、8は広帯域ルー
プフィルタ2と狭帯域ループフィルタ3を切り換えるフ
ィルタ切り換え信号、9は位相誤差信号、10は発振制
御信号である。In the figure, 1 is a phase comparator that detects phase errors, 2 is a wideband loop filter, 3 is a narrowband loop filter, 4 is a voltage controlled oscillator, 5 is an input signal, 6 is an output signal, and 7 is a lock that detects phase lock. Detector, 8 is a filter switching signal for switching between the wideband loop filter 2 and the narrowband loop filter 3, 9 is a phase error signal, and 10 is an oscillation control signal.
第2図において、入力信号5と出力信号6とが位相誤差
検出され位相誤差信号9が出力される。In FIG. 2, a phase error is detected between an input signal 5 and an output signal 6, and a phase error signal 9 is output.
その位相誤差信号9はロック検出器7からのフィルタ切
り換え信号8により、広帯域ループフィルタ2あるいは
狭帯域ループフィルタ3で発振制御信号10に変換され
る。出力信号6は位相比較器1に入力されており、本回
路は入力信号5と出力信号6の位相が一致するとロック
される。The phase error signal 9 is converted into an oscillation control signal 10 by the wideband loop filter 2 or the narrowband loop filter 3 by the filter switching signal 8 from the lock detector 7. The output signal 6 is input to the phase comparator 1, and this circuit is locked when the phases of the input signal 5 and the output signal 6 match.
また、入力信号5が入力された直後は自走周波数で発振
している電圧制御発振器4の出力信号6とは非同期であ
るから、ロック検出器7は非ロック状態を検出し切り換
え信号8は広帯域ループフィルタ2を選択している。よ
って電圧制御発振器4は入力信号5に追従し速やかにロ
ック状態になる。ロック状態になるとロック検出器7は
ロック状態を検出し、切り換え信号8により狭帯域ルー
プフィルタ3に切り換え、入力信号4に含まれる雑音成
分に追従しないようにする。Furthermore, immediately after the input signal 5 is input, it is asynchronous with the output signal 6 of the voltage controlled oscillator 4, which is oscillating at a free-running frequency, so the lock detector 7 detects the non-lock state and the switching signal 8 is transmitted over a wide band. Loop filter 2 is selected. Therefore, the voltage controlled oscillator 4 follows the input signal 5 and quickly becomes locked. When the locked state is reached, the lock detector 7 detects the locked state and switches to the narrowband loop filter 3 using the switching signal 8 so as not to follow the noise component contained in the input signal 4.
[発明が解決しようとする課題]
ところで、従来の位相同期回路では速やかにロックイン
するように広帯域ループフィルタの帯域を広くしてある
ため口ックイン領域の信号に雑音成分があると雑音成分
に追従してしまいロックインに時間がかかったり、ロッ
クイン出来ない事がある。また、ロックインに時間がか
かると広帯域ループフィルタから狭帯域ループフィルタ
へ切り換わる時間も長くなるため、例えばディスクから
のリードデータ信号を入力信号とするような位相同期回
路に於いては同期引き込み領域に続くデー夕領域を広帯
域ループフィルタを用いることになり、データ信号の持
つ雑音成分に追従してしまったりロック外れを起こすこ
とがあった。[Problems to be Solved by the Invention] By the way, in conventional phase-locked circuits, the band of the broadband loop filter is widened so that it can lock in quickly, so if there is a noise component in the signal in the lock-in region, the signal will track the noise component. If you do this, it may take a long time to lock in or you may not be able to lock in. Additionally, if lock-in takes a long time, the time it takes to switch from a wideband loop filter to a narrowband loop filter also becomes long. A wideband loop filter is used for the data region following the data signal, which may result in tracking noise components of the data signal or loss of lock.
そこで本発明はこのような欠点を解決するもので、その
目的とするところは安定してロックインすることができ
る位相同期回路を提供することにある。SUMMARY OF THE INVENTION The present invention aims to solve these drawbacks, and its purpose is to provide a phase-locked circuit that can stably lock-in.
[i1l題を解決するための手段]
本発明の位相同期回路は、
入力信号と電圧制御発振器の出力信号との位相誤差検出
した検出結果をループフィルタに入力し、前記ループフ
ィルタによって前記電圧制御発振器の発振を制御するよ
うにした位相同期回路において、前記ループフィルタは
、狭帯域ループフィルタと広帯域ループフィルタから構
成され、前記狭帯域ループフィルタと前記広帯域ループ
フィルタとを切り換える手段と、ロックイン状態により
前記広帯域ループフィルタの特性を変化させる手段とを
具備したことを特徴とする。[Means for solving problem i1l] The phase locked circuit of the present invention inputs a detection result of detecting a phase error between an input signal and an output signal of a voltage controlled oscillator to a loop filter, and uses the loop filter to detect a phase error between an input signal and an output signal of a voltage controlled oscillator. In the phase-locked circuit configured to control oscillation of The present invention is characterized by comprising means for changing characteristics of the wideband loop filter.
[実施例] 以下、本発明の一実施例を図面に基づいて説明する。[Example] Hereinafter, one embodiment of the present invention will be described based on the drawings.
第1図は本発明の一実施例に於ける位相同期回路である
。図において先の第2図と同一部に同一符号を付す。ま
た、11は位相同期回路のロックイン状態を監視しその
状態に応じ広帯域ループフィルタの特性を変化させるフ
ィルタ制御回路、12はフィルタ制御回路11からのフ
ィルタ制御信号である。FIG. 1 shows a phase locked circuit in one embodiment of the present invention. In the figure, the same parts as in FIG. 2 are given the same reference numerals. Further, 11 is a filter control circuit that monitors the lock-in state of the phase locked circuit and changes the characteristics of the broadband loop filter according to the state, and 12 is a filter control signal from the filter control circuit 11.
フィルタ制御回路11は、設定時間内に一定のロックイ
ン状態にならない場合フィルタ制御信号12によって広
帯域ループフィルタの特性を変化させるように制御を行
う。The filter control circuit 11 performs control to change the characteristics of the broadband loop filter using a filter control signal 12 if a certain lock-in state is not achieved within a set time.
いま、入力信号5に信号が入力されたとすると、入力信
号5と自走周波数で発振している出力信号6とは非同期
であるからロック検出器7は非ロック状態を検出しフィ
ルタ制御信号12により広帯域ループフィルタ2が選択
され、位相誤差信号9は広帯域ループフィルタ2によっ
て発振制御信号10に変換されロックイン動作が始まる
。Now, if a signal is input to the input signal 5, the input signal 5 and the output signal 6 which is oscillating at the free-running frequency are asynchronous, so the lock detector 7 detects an unlocked state and uses the filter control signal 12 to detect the non-lock state. Wideband loop filter 2 is selected, phase error signal 9 is converted into oscillation control signal 10 by wideband loop filter 2, and lock-in operation begins.
まず、フィルタ制御回路11で設定された時間内に一定
のロックイン状態に達している場合は、フィルタ制御信
号12は広帯域ループフィルタ2の特性を変化させずロ
ックイン動作を続け、位相が一致するとロック検出器7
がロック状態を検出し切り換え信号8により狭帯域ルー
プフィルタ3に切り換わる。First, if a certain lock-in state is reached within the time set by the filter control circuit 11, the filter control signal 12 continues the lock-in operation without changing the characteristics of the broadband loop filter 2, and when the phases match, Lock detector 7
detects a locked state and switches to the narrow band loop filter 3 in response to a switching signal 8.
次に、フィルタ制御回路11で設定された時間内に一定
の同期状態に達していない場合は、フィルタ制御回路1
1はフィルタ制御信号12により広帯域ループフィルタ
2の特性を変化させる。ここで変化後の広帯域ループフ
ィルタ2の特性をより速くロックインするような特性に
変化させれば、初期の広帯域ループフィルタ2の特性で
はロックインに長い時間がかかったりロックインできな
かった入力信号に対しても速やかにロックインすること
が可能となる。Next, if a certain synchronization state has not been reached within the time set by the filter control circuit 11, the filter control circuit 11
1 changes the characteristics of the broadband loop filter 2 using a filter control signal 12. If the characteristics of the wideband loop filter 2 after the change are changed to characteristics that lock in faster, input signals that would take a long time to lock in or could not be locked in with the initial characteristics of the wideband loop filter 2 can be changed. It is also possible to quickly lock in to
[発明の効果j
以上述べたように、本発明によれば、ロックインに時間
がかかったりロックインできないような信号が入力され
た場合においても、ロックイン状態に応じて広帯域フィ
ルタの特性を変化させて対応する事により速やかにロッ
クインすることができるという効果を有する。[Effect of the invention j As described above, according to the present invention, even when a signal that takes time to lock-in or cannot be locked-in is input, the characteristics of the wideband filter can be changed according to the lock-in state. This has the effect of quickly locking in by responding to the situation.
第1図は本発明の一実施例を示す回路構成図。 第2図は従来の位相同期回路の回路構成図。 1・・・位相比較器 2・・・広帯域ループフィルタ 3・・・狭帯域ループフィルタ 4・・・電圧制御発振器 5・・・入力信号 6・・・出力信号 7・・・ロック検出器 8・・・フィルタ切り換え信号 9・・・位相誤差信号 ・発振制御信号 ・フィルタ制御回路 ・フィルタ制御信号 FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention. FIG. 2 is a circuit diagram of a conventional phase-locked circuit. 1... Phase comparator 2...Broadband loop filter 3...Narrow band loop filter 4...Voltage controlled oscillator 5...Input signal 6...Output signal 7...Lock detector 8...Filter switching signal 9...Phase error signal ・Oscillation control signal ・Filter control circuit ・Filter control signal
Claims (1)
した検出結果をループフィルタに入力し、前記ループフ
ィルタによって前記電圧制御発振器の発振を制御するよ
うにした位相同期回路において、前記ループフィルタは
、狭帯域ループフィルタと広帯域ループフィルタから構
成され、前記狭帯域ループフィルタと前記広帯域ループ
フィルタとを切り換える手段と、ロックイン状態により
前記広帯域ループフィルタの特性を変化させる手段とを
具備したことを特徴とする位相同期回路。In a phase-locked circuit, the detection result of detecting a phase error between an input signal and an output signal of a voltage-controlled oscillator is input to a loop filter, and the loop filter controls oscillation of the voltage-controlled oscillator. It is composed of a narrowband loop filter and a wideband loop filter, and includes means for switching between the narrowband loop filter and the wideband loop filter, and means for changing the characteristics of the wideband loop filter depending on a lock-in state. phase-locked circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013233A JPH03217124A (en) | 1990-01-23 | 1990-01-23 | phase synchronized circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013233A JPH03217124A (en) | 1990-01-23 | 1990-01-23 | phase synchronized circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217124A true JPH03217124A (en) | 1991-09-24 |
Family
ID=11827472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013233A Pending JPH03217124A (en) | 1990-01-23 | 1990-01-23 | phase synchronized circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217124A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009268035A (en) * | 2008-04-30 | 2009-11-12 | Sony Corp | Receiving apparatus and receiving method, and program |
| JPWO2012029416A1 (en) * | 2010-08-31 | 2013-10-28 | 古野電気株式会社 | Reference signal generating apparatus, reference signal generating method, and information communication system |
-
1990
- 1990-01-23 JP JP2013233A patent/JPH03217124A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009268035A (en) * | 2008-04-30 | 2009-11-12 | Sony Corp | Receiving apparatus and receiving method, and program |
| JPWO2012029416A1 (en) * | 2010-08-31 | 2013-10-28 | 古野電気株式会社 | Reference signal generating apparatus, reference signal generating method, and information communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359945B1 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| US4205272A (en) | Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same | |
| CA1215751A (en) | Phase lock loop circuit | |
| JPH06244717A (en) | Oscillator clock signal generating circuit | |
| US5821789A (en) | Fast switching phase-locked loop | |
| JPH03217124A (en) | phase synchronized circuit | |
| JP2950493B2 (en) | Burst signal generation circuit for video processing system | |
| US5917351A (en) | Relay-race FLL/PLL high-speed timing acquisition device | |
| JP2002528988A (en) | Frequency synthesizer | |
| JPH1070457A (en) | Pll circuit | |
| JPH0379888B2 (en) | ||
| KR100273965B1 (en) | Frequency phase locked loop | |
| JPS6187427A (en) | Phase lock loop circuit | |
| JPS59202736A (en) | Phase locked loop circuit | |
| JPH01141419A (en) | Pll circuit | |
| JPS63155874A (en) | Video intermediate frequency signal processing circuit | |
| JP2705544B2 (en) | Phase locked loop | |
| JPH0713303Y2 (en) | Phase locked loop circuit with lock detection function | |
| JPH05110429A (en) | Phase Locked Loop Circuit | |
| JPH03101311A (en) | Phase locked loop oscillation circuit | |
| KR930004859B1 (en) | Phase detect instrument of phase lock loop circuit | |
| KR940010711A (en) | Video detection circuit | |
| JPH02174421A (en) | Pll circuit | |
| JPS59225617A (en) | Phase locked loop | |
| JPH04243323A (en) | Afc circuit |