JPH03217898A - Envelope follower - Google Patents
Envelope followerInfo
- Publication number
- JPH03217898A JPH03217898A JP2014532A JP1453290A JPH03217898A JP H03217898 A JPH03217898 A JP H03217898A JP 2014532 A JP2014532 A JP 2014532A JP 1453290 A JP1453290 A JP 1453290A JP H03217898 A JPH03217898 A JP H03217898A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- circuit
- envelope
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims description 40
- 230000005236 sound signal Effects 0.000 claims description 18
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
Description
本発明は、各種音響機器のレベルメータ、電子又は電気
楽器(例えばギターシンセサイザなど)における楽音信
号のエンベロープ制御などに利用するためのものであっ
て、音声信号、楽音信号などの音響信号の振帽エンベロ
ープを検出して同検出エンベロープ信号を出方するエン
ベロープフォロアに関する。The present invention is intended for use in level meters of various audio equipment, envelope control of musical tone signals in electronic or electric musical instruments (for example, guitar synthesizers, etc.), and is intended for use in envelope control of musical tone signals such as voice signals and musical tone signals. The present invention relates to an envelope follower that detects an envelope and outputs a detected envelope signal.
従来、この種の装置は、入カアナログ音響信号をダイオ
ードを利用した整流回路により半波又は全波整流すると
ともに、at流したアナログ信号をコンデンサ、抵抗な
どで構成される積分回路を介して出力することにより、
入力アナログ音響信号の振幅エンベロープを検出するよ
うにしていた。
(発明が解決しようとする課題】
しかるに,上記従来の装置にあっては、アナログ信号処
理を利用しているため、整流回路及び積分回路を構成す
る各回路素子などの精度を高めることが難しく、入力ア
ナログ音響信号の振幅エンベロープを精度よく検出する
ことができなかった。
また、近年、各種音響機器においては、ディジタル信号
処理をtテうものが多くなっており,この場合には,音
響信号がディジタル表現されているので、このディジタ
ル表現された音響信号を用いて、同信号をディジタル表
現のままで振幅エンベロープを検出することが望まれて
いた。
本発明は上記間駆及び背景の基になされたもので、その
目的は、ディジタル的に音響信号の振幅エンベロープを
検出するとともに、同検出を高精度で行うエンベロープ
フォロアを提供することにある。Conventionally, this type of device rectifies an input analog acoustic signal by a half-wave or full-wave rectifier using a rectifier circuit using diodes, and outputs the AT analog signal through an integrating circuit composed of a capacitor, a resistor, etc. By this,
The amplitude envelope of the input analog audio signal was detected. (Problem to be Solved by the Invention) However, since the above-mentioned conventional device uses analog signal processing, it is difficult to improve the precision of each circuit element forming the rectifier circuit and the integrating circuit. It was not possible to accurately detect the amplitude envelope of the input analog audio signal.In addition, in recent years, many types of audio equipment use digital signal processing, and in this case, the amplitude envelope of the input analog audio signal cannot be detected with high accuracy. Since the signal is expressed digitally, it has been desired to use this digitally expressed acoustic signal to detect the amplitude envelope of the signal as it is digitally expressed. The purpose is to digitally detect the amplitude envelope of an acoustic signal and to provide an envelope follower that can perform this detection with high precision.
上記目的を達成するために、@1の発明(上記請求項1
に係る発明)は,音響信号の各瞬時値を時系列的に表し
たディジタル音響信号を入力し同入力信号を基準レベル
の一方の側で変化するディジタル信号に変換して出力す
る変換回路と、変換回路からのディジタル信号を入力し
同入力信号の高域周波数成分を除去して出力するディジ
タルローパスフィルタと、変換回路から出力されたディ
ジタル信号のレベルの増減方向を検出して、同検出方向
が増加方向を表すときディジタルローパスフィルタのカ
ットオフ周波数を高く設定制御するとともに、同検出方
向が減少方向を表すときディジタルローパスフィルタの
カットオフ周波数を低く設定制御するフィルタ制御手段
とでエンベロープフオロアを構成したことにある。
また、第2の発明(上記請求項2に係る発明)の構成上
の特徴は、前記第1の発明のエンベロープフォロアにお
いて、変換回路はリニア表示されたディジタル音響信号
を入力するとともに、変換回路とディジタルローパスフ
ィルタとの間にリニア/対数変換回路を設けたことにあ
る。In order to achieve the above object, the invention of @1 (above claim 1)
The invention relates to a conversion circuit that inputs a digital acoustic signal representing each instantaneous value of the acoustic signal in time series, converts the input signal into a digital signal that changes on one side of a reference level, and outputs the digital signal; A digital low-pass filter inputs the digital signal from the conversion circuit, removes the high frequency components of the input signal, and outputs it. It also detects the direction of increase or decrease in the level of the digital signal output from the conversion circuit. An envelope follower is configured with a filter control means that sets and controls the cutoff frequency of the digital low-pass filter to be high when the detection direction indicates an increasing direction, and sets and controls the cutoff frequency of the digital low-pass filter to be low when the detection direction indicates a decreasing direction. It's what I did. Further, the structural feature of the second invention (the invention according to claim 2) is that in the envelope follower of the first invention, the conversion circuit inputs a linearly displayed digital acoustic signal, and the conversion circuit also inputs a linearly displayed digital acoustic signal. The reason is that a linear/logarithmic conversion circuit is provided between the digital low-pass filter.
【発明の作用及び効果l
上記のように4il!成した第1の発明においては、音
響信号の各瞬時値を時系列的に表したディジタル音響信
号が入力されると,この入力信号は変換回路にて基準レ
ベルの一方の側で変化するディジタル信号、例えば正側
、負側で変化するディジタル信号に変換されるとともに
、該変換されたディジタル信号はディジタルローパスフ
ィルタに供給され、同フィルタにてその高域周波数成分
が除去される。そして、このディジタルローパスフィル
タからは、ディジタル音響信号を平滑化したものが出力
される。一方、フィルタI!Il#I手段は、変換回路
から出力されたディジタル信号のレベルの増減方向を検
出して、同検出方向に応じてディジタルローパスフィル
タのカントオフ周波数を制御する。この制御においては
、前記検出方向が増加方向を表すとき、ディジタルロー
パスフィルタのカットオフ周波数が高く設定s1御され
るので、同フィルタ出力はディジタル音響信号のレベル
が増加する方向に対し速く追従する。また、前記検出方
向が減少方向を表すとき,ディジタルローパスフィルタ
のカットオフ周波数が低く設定制御されるので、同フィ
ルタ出力はディジタル音響信号のレベルが減少する方向
に対し遅く追従する。これにより、入力ディジタル音響
信号のピークが順にトレースされることなり、同音響信
号の振幅エンベロープを表すディジタルデータが追従性
よく出力される。
その結果、この第1の発明によれば、入力ディジタル音
響信号の振幅エンベロープがディジタル表現のまま簡単
に検出できるようになるとともに、上記従来のようなア
ナログ処理による誤差を含まないで、前記振幅エンベロ
ープを精度よく検出することができるようになる。
また、第2の発明は前記第1の発明とほぼ同様に動作す
るが、この第2発明においては,入力ディジタル信号が
リニア表示されており、リニア/対数変換回路が変換回
路からのディジタル信号を対数表示にして出力するので
、ディジタルローパスフイルタからは対′i!i表示さ
れた振幅エンベロープデータが得られる。
このように、第2の発明によれば、対数表示の振幅エン
ベロープデータが得られるので、前記第1の発明の効果
に加えて、広範囲に渡るディジタル音響信号のダイナミ
ックレンジを少ないビット数で表現できるようになると
ともに、人間の聴覚に対応した振幅エンベロープデータ
が得られ、該データの利用が容易になる。
【実施例】
以下、本発明の一実施例を図面を用いて説明すると、第
1図は同実施例に係るエンベロープフオロアをブロック
図により示している。
このエンベロープフオロアは、音声信号、楽音信号など
の音響信号の各瞬時値を時系列で表すディジタル音響信
号を入力する絶対値変換回路10を備えている。ディジ
タル音響信号は前記各瞬時値を「2の補数」でリニア表
示してなり、例えば16ビットで構成されている。絶対
値変換回路10は15個のエクスクルーシブオア回路E
XOR〜EXORl5からなり、各エクスクルーシブオ
ア回路E X O R +〜E X O R + sは
各一方の入力に入力ディジタル音響信号の最上位ビット
MSB(サインビント)を入力し,かつ各他方の入力に
同音響信号の最上位ビットMSBを除く各ビットをそれ
ぞれ入力している。
これにより、正の入力ディジタル音響信号、例えば「0
00・・・Oi」 (16ビント)は最上位ビットMS
Bを除< roo−01J (15ビット)の信号
として出力される。また、負の入カディジタル音響信号
、例えば「111・・・IOJ (16ビット)は最
上位ビットMSBを除くとともに、同ビットMSB以外
を反転した「00・・・OIJ (15ビット)の信
号として出力される。その結果、この絶対値変換回路1
0からは、入力音響信号を絶対値変換(全波整流)する
とともに,該絶対値を「2の補数」でリニア表示したデ
ィジタル信号が出力される。
この絶対値変換回路10には、エンコーダ21、シフタ
22及びインバータ回路群23からなるリニア/対数変
換回路20が接続されている。エンコーダ21は、絶対
値変換回路10からの出力のM大{ffirll・・L
IJ (15ビット)を0デシベルと見なし,同出力
を浮動小数点表示した対数変換データの指数部を3ビッ
トで表示して出力する。
すなわち,このエンコーダ21は、前記15ビットのデ
ータを上位から順に見て初めて「1」が現れるビット位
置をX番目とすると、前記15ビットのデータをrX−
IJを表す3ビットのデータに変換するように論理回路
で構成されている。なお、この3ビットのデータは、
rooOJ, ro・ ・ rl 1 1J の順
に, O,01J ro10J ・
−6,−12 ・ ・ ・
なる。これにより、
のように変換される。
r111111111・・・1」〜r10000000
0・・・0」r011111111・・・1」〜r01
0000000・・・0」r001111111・・・
1」〜「001000000・・0」ro001 1
11 11・IJ 〜r 000100000・−OJ
−42デシベルを表すものと
前記15ビットのデータは次
「000」
「001」
ro10」
ro11」
roooooooxt・・・1」〜r00000001
0・0」 → 「111」シフタ22は浮動小数点表示
した対数変換データの仮数部を3ビットで表示して出力
するもので、絶対値変換回路10からの15ビットのデ
ータをエンコーダ21からの3ビットのデータ値分上位
側ヘビットシフトすることによってその出力の最上位ビ
ットMSBが必ず「1」となるようにし、かつその上位
2ビット目〜4ビット目の3ビットのデータを出力する
。例えば、前記rljlllllll・・・1」〜r1
00000000・・・O」はビットシフトされずに、
上位2〜4ビット目のrlll」〜rooO+の3ビッ
トデータが出力され、また前記r000111111・
・・1」〜roo0100000・・・0」は3ビット
シフトされて、上位2〜4ビット目の「111」〜「0
00」の3ビットデータが出力される。もちろん、かか
る場合、絶対値変換回路10からの15ビットのデータ
を、エンコーダ21からの出力値より「1」だけ大きな
ビット数だけ上位側シフトして、上位3ビットを出力す
るようにしてもよい。
シフタ22からの3ビントの仮数部データはインバータ
回路群23を介してエンコーダ21からの3ビットの出
力データと合体されて、6ビットのレベルデータとして
出力される。インバータ回路#23はインバータ回路I
NV+. I NVI I Nv3で構成されており
、シフタ22からの各ビット出力を反転して出力する。
このようにインバータ回路群23で前記仮数部データを
反転するのは次のような理由による。
すなわち、前述のように、指数部データの作成にあたっ
ては、rllll・・・1」〜r 1000・・・0」
のデータ値を0デシヘル、r0111・IJ − r0
100−OJ(i’)データ値を−6デシベル、r00
11・・・1」〜roo10・・・0」のデータ値を−
12デシベルなどとなるように変換し、シフタ22から
は仮数部データとして、最上位ビッ}MSHの「1」を
削除した「1l1」〜「000」のデータ値が常に出力
されるようにした。かかる場合、この仮数部データの表
示は、第2図の−6デシベル以下の三角形状のハンチン
グ部分を、O〜−6デシベルの三角形状のハンチング部
分に写して見ていることに等しい。一方、曲記O〜−6
デシベルの部分を拡大した第3図に示すように,シフタ
22から出力された仮数部に関しては、絶対値の最も小
さな値としてのOデシベル(レベルとしては最大)は「
111」により表され、また絶対値の最も大きな値とし
ての−6デシベルとしては最小)はroOOJとして表
され、シフタ22の出力は負のデシベル表示としては反
対の変化傾向を示している。そこで、インバータ回路群
23により0〜−6デシベルの値がroOOJから「1
11」まで順に変化するように直線近似がなされて、指
数部データとの整合をとるようにしている。なお、この
ような説明からも理解できる通り、前記指数部及び仮数
部からなる6ビットのレベルデータは、入力ディジタル
音響信号の絶対レベルが小さくなるに従って、絶対値が
大きくなる負のデシベル値で表されている。
この6ビットのレベルデータにはroooo」からなる
4ビットのディジタルデータが下位側にて付加され、す
なわち前記6ビッ.トのレベルデータが10ビントに拡
張されてディジタルフィルタ30に供給される。ディジ
タルフィルタ3oは減算器31、乗算器32、加算器3
3及び1ステージ10ビットのシフトレジスタからなる
遅延回路34からなる。
減算器31は前記供給レベルデータから遅延回路34か
らのレベルデータを減算し、該減算結果を乗算器32を
介して加算器33に供給する。加算器33は前記乗算器
32からの出力と遅延回路34からの出力とを加算し、
該加算結果を遅延回路34へ供給するとともに検出エン
ベロープデータとして出力する。なお,このディジタル
フィルタ30は加算器33の出力をローパス出力とする
ものであると同時に、減算器31の出力をハイパス出力
とするものである。また、同フィルタ30においては、
乗算器32に供給される利得係数gにより入力信号に対
するローバス出力のカットオフ周波数特性が変更制御さ
れるようになっている。
すなわち、利得係数gが大きくなるに従って、ディジタ
ルフィルタ30のローパス特性におけるカットオフ周波
数が大きくなるようになっている。
減算器31の出力には、正負判別回路41及び利得メモ
リ42からなるフィルタ制御回路40が接続されており
、同制御回路40は乗算器32の利得を制御する。正負
到別回路41は比較器により構成され、減算器31によ
る減算結果が正であるか負であるかを判定して出力する
。利得メモリ42は正負判別回路41に制御されて乗算
器32に利得係数gを供給するものであり、前記判定結
果が負のとき所定の大きな利得係数g+を乗算器32に
供給し、かつ前記判定結果が正のとき所定の小さな利得
係数g2(g+>g2)を乗算器32に供給する。その
結果、入力ディジタル音響信号の絶対レベルが上昇する
ときには、ディジタルフィルタ30のローバス特性にお
けるカットオフ周波数は第4図の実線に示すように高く
なって、エンベロープ検出の追従が速くなる。また、前
記音響信号の絶対レベルが下降するときには、前記カッ
トオフ周波数は第4図の2点鎖線に示すように低くなっ
て、エンベロープ検出の追従が鈍くなる。これは、@記
リニア/対数変換回路20により対数表示されたレベル
データは負のデシベル値を表しているものの、同データ
の負を表すサインビットは省略されているからである。
その結果,ディジタルフィルタ30からは、入力ディジ
タル音響信号のピークが順にトレースされることなり,
同音響信号の振幅エンベロープを表すディジタルデータ
が出力される。
上記のように構成した実施例によれば、ディジタル音響
信号が入力されると、絶対値変換回路20が入カディジ
タル音饗信号にアナログ信号処理の全波整流に相当する
処理を施した後、リニア/対数変換回路20が該ディジ
タル音響信号をその最大レベルをOデシベルとする浮動
小数点を用いた対数表示データに変換し、ディジタルフ
ィルタ30がフィルタ制御回路40によりIg御されて
,入力ディジタル音響信号のエンベロープを検出して出
力する。その結果、ディジタル音響信号のエンベロープ
検出をディジタルデータのままで箭単な回路構成により
実現できるとともに、アナログ回路素子の精度などに起
因した誤差がヂイジタル信号に含まれることがなくなり
,高精度なエンベロープ検出が可能となる。また、リニ
ア/対数変換回路20により入力ディジタル音響信号が
浮動小数点を用いた対数(デシベル)表示され、エンベ
ロープ検出値もデシベル表示されるので,入力ディジタ
ル音響信号のダイナミックレンジが大きくても、前記変
換回路20以降の処理が少ないビット数で済むとともに
、検出エンベロープ値が人間の聴感に対応した形で表現
できる。
なお、上記実施例においては、絶対値変換回路10にて
エクスクルーシブ回路E X O R +〜EX○R
+ 5を用いてアナログ処理の全波整流と同等のディジ
タル処理を入力ディジタル音響儒号に施すようにしたが
、アナログ処理の半波整流と同等のディジタル処理を施
すようにしてもよい。かかる場合、前記エクスクルーシ
ブ回路E X O R +〜EX○RI6に代えてアン
ド回路A N D +〜A N D 1sを用い、同ア
ンド回路A N D +〜A N D + sの各一方
の入力には、入カディジタル音響信号の最上位ビットM
SB(サインビット)を反転した信号を共通に供給する
とともに、他方の入力には入力ディジタル音響信号の下
位15ビットをそれぞれ供給するようにすればよい。こ
れにより、前記最上位ビットMSB(サインビット)が
「0」すなわち入カディジタル音響信号が正であれば,
同信号はそのまま出力され、かつ前記最上位ビットMS
B(サインビット)が「1」すなわち入力ディジタル音
響信号が負であれば、 「0」を表すディジタル信号が
出力されることになり,前記半波整流が実現される。
また、前記全波及び半波整流のように「O」を基準レベ
ルとしなくても、他の値を基準レベルとして、それ以上
又はそれ以下のレベルを有するディジタル音響信号をス
ライスする形で出力するようにしてもよい。かかる場合
、比較器とゲート回路を用いて、比較器にて入カディジ
タル音響信号と所定の基準レベル値とを比較し、該比較
結果に応じてゲート回路の導通・非導通を制御して入力
ディジタル音響信号のりニア/対数変換回路20に対す
る供給を制御するようにすればよい。
また,上記実施例のりニア/対数変換回路20にて仮数
部に関するリニア表示データを対数(デシベル)表示に
変換する場合、インバータ回路群23を用いて線形近似
するようにしたが,第5図に示すように、同回路群23
に代えてリニア/対数変換テーブル24を用いることに
より、仮数部に関するデータに関してもリニア表示のデ
ータを対数(デシベル)表示に変換するようにしてもよ
い。これにより、上記実施例の線形近似による誤差がな
くなり、当該エンベロープフォロアのエンベロープ検出
の精度がより良好になる。
さらに、上記実施例のフィルタ制御回路40においては
、減算器31の出力(ハイパス出力)に接続された正負
判別回路41により入力ディジタル音響信号の上昇及び
下降を検出するようにしたが、16図に示すように、同
判別回路41に代えて、ディジタルフィルタ30への入
力データと、同データを1ビットだけ遅延する遅延回路
43の出力との大小を、比較器44にて比較することに
より前記上昇及び下降を検出するようにしてもよい。[Operations and effects of the invention l As mentioned above, 4il! In the first aspect of the invention, when a digital audio signal representing each instantaneous value of an audio signal in time series is input, this input signal is converted into a digital signal that changes on one side of a reference level by a conversion circuit. For example, the converted digital signal is converted into a digital signal that changes on the positive side and the negative side, and the converted digital signal is supplied to a digital low-pass filter, where the high frequency components are removed. This digital low-pass filter then outputs a smoothed digital acoustic signal. On the other hand, Filter I! The Il#I means detects the increasing/decreasing direction of the level of the digital signal output from the conversion circuit, and controls the cant-off frequency of the digital low-pass filter according to the detected direction. In this control, when the detection direction represents an increasing direction, the cutoff frequency of the digital low-pass filter is set high and controlled s1, so that the filter output quickly follows the direction in which the level of the digital acoustic signal increases. Further, when the detection direction represents a decreasing direction, the cutoff frequency of the digital low-pass filter is controlled to be set low, so that the filter output follows the decreasing direction of the digital audio signal level slowly. As a result, the peaks of the input digital acoustic signal are traced in order, and digital data representing the amplitude envelope of the input digital acoustic signal is output with good followability. As a result, according to the first invention, the amplitude envelope of the input digital acoustic signal can be easily detected as it is digitally expressed, and the amplitude envelope can be detected without including the error caused by analog processing as in the conventional method. can be detected with high accuracy. Further, the second invention operates almost in the same manner as the first invention, but in this second invention, the input digital signal is displayed linearly, and the linear/logarithmic conversion circuit converts the digital signal from the conversion circuit. Since it is output in logarithmic form, the digital low-pass filter outputs the pair 'i! i Displayed amplitude envelope data is obtained. In this way, according to the second invention, logarithmically expressed amplitude envelope data can be obtained, so in addition to the effects of the first invention, a wide dynamic range of a digital acoustic signal can be expressed with a small number of bits. As a result, amplitude envelope data corresponding to human auditory sense can be obtained, and the use of this data becomes easier. Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of an envelope follower according to the embodiment. This envelope follower is equipped with an absolute value conversion circuit 10 that inputs a digital acoustic signal that represents each instantaneous value of an acoustic signal such as a voice signal or a musical tone signal in time series. The digital audio signal is a linear representation of each instantaneous value using "two's complement", and is composed of, for example, 16 bits. The absolute value conversion circuit 10 includes 15 exclusive OR circuits E.
Consisting of XOR to EXOR15, each exclusive OR circuit EXOR+ to EXOR+s inputs the most significant bit MSB (sign bit) of the input digital audio signal to one input, and inputs the most significant bit MSB (sign bit) of the input digital audio signal to each other input. Each bit of the same audio signal except the most significant bit MSB is inputted to each of the respective bits. This allows a positive input digital acoustic signal, e.g.
00...Oi" (16 bits) is the most significant bit MS
Excluding B<roo-01J (15 bits) is output as a signal. In addition, a negative input digital audio signal, such as "111...IOJ (16 bits), is processed as a signal of "00...OIJ (15 bits)" with the most significant bit MSB removed and the bits other than the MSB inverted. As a result, this absolute value conversion circuit 1
From 0, the input acoustic signal is subjected to absolute value conversion (full-wave rectification), and a digital signal is output in which the absolute value is linearly expressed in "two's complement". A linear/logarithmic conversion circuit 20 including an encoder 21, a shifter 22, and an inverter circuit group 23 is connected to the absolute value conversion circuit 10. The encoder 21 converts the output from the absolute value conversion circuit 10 into M size {ffirll...L
IJ (15 bits) is regarded as 0 decibel, and the exponent part of the logarithmic conversion data, which is a floating point representation of the same output, is represented in 3 bits and output. That is, this encoder 21 converts the 15-bit data into r
It is configured with a logic circuit so as to convert it into 3-bit data representing IJ. Note that this 3-bit data is
In the order of rooOJ, ro・・rl 1 1J, O, 01J ro10J・−6,−12・・・・. This will convert it as follows. r111111111...1''~r10000000
0...0"r011111111...1"~r01
0000000...0"r001111111...
1” ~ “001000000...0” ro001 1
11 11・IJ ~r 000100000・-OJ
The data representing -42 decibels and the above 15 bits are as follows: "000""001"ro10"ro11"rooooooooxt...1"~r00000001
0.0" → "111" The shifter 22 displays and outputs the mantissa part of the logarithm conversion data expressed as a floating point number in 3 bits. The 15 bit data from the absolute value conversion circuit 10 is outputted as 3 bits from the encoder 21. By shifting the bit to the upper side by the data value of the bit, the most significant bit MSB of the output is always set to "1", and 3-bit data of the second to fourth upper bits is output. For example, the rljllllllll...1''~r1
00000000...O" is not bit shifted,
The 3-bit data of the upper 2nd to 4th bits rllll'' to rooO+ is output, and the r000111111 and r000111111.
...1" to roo0100000...0" are shifted by 3 bits, and the upper 2nd to 4th bits are "111" to "0".
3-bit data of ``00'' is output. Of course, in such a case, the 15-bit data from the absolute value conversion circuit 10 may be shifted to the upper side by a number of bits that is "1" larger than the output value from the encoder 21, and the upper 3 bits may be output. . The 3-bit mantissa data from the shifter 22 is combined with the 3-bit output data from the encoder 21 via the inverter circuit group 23, and is output as 6-bit level data. Inverter circuit #23 is inverter circuit I
NV+. It is composed of INVIINv3, and inverts each bit output from the shifter 22 and outputs it. The reason why the mantissa data is inverted by the inverter circuit group 23 is as follows. That is, as mentioned above, when creating the exponent part data, rllll...1'' to r1000...0''
The data value is 0 decihers, r0111・IJ − r0
100-OJ(i') data value -6 dB, r00
11...1"~roo10...0" data value -
12 decibels, etc., and the shifter 22 always outputs data values from "1l1" to "000" with "1" of the most significant bit MSH deleted as mantissa data. In such a case, displaying this mantissa data is equivalent to viewing the triangular hunting part of -6 decibels or less in FIG. 2 onto the triangular hunting part of O to -6 decibels. On the other hand, music record O~-6
As shown in FIG. 3, which shows the decibel part enlarged, regarding the mantissa output from the shifter 22, O decibel as the smallest absolute value (the maximum level) is "
111'', and the largest absolute value (-6 decibels, the smallest) is expressed as roOOJ, and the output of the shifter 22 shows an opposite change tendency as a negative decibel display. Therefore, the inverter circuit group 23 converts the value of 0 to -6 decibels from roOOJ to "1".
A linear approximation is performed so that the value changes sequentially up to 11'' to ensure consistency with the exponent data. As can be understood from this explanation, the 6-bit level data consisting of the exponent and mantissa parts is expressed as a negative decibel value whose absolute value increases as the absolute level of the input digital audio signal decreases. has been done. To this 6-bit level data, 4-bit digital data consisting of "roooo" is added on the lower side, that is, the 6-bit level data. The bit level data is expanded to 10 bits and supplied to the digital filter 30. The digital filter 3o includes a subtracter 31, a multiplier 32, and an adder 3.
It consists of a delay circuit 34 consisting of a shift register of 3 and 1 stage and 10 bits. The subtracter 31 subtracts the level data from the delay circuit 34 from the supplied level data, and supplies the subtraction result to the adder 33 via the multiplier 32. An adder 33 adds the output from the multiplier 32 and the output from the delay circuit 34,
The addition result is supplied to the delay circuit 34 and output as detection envelope data. Note that this digital filter 30 makes the output of the adder 33 a low-pass output, and at the same time makes the output of the subtracter 31 a high-pass output. Moreover, in the same filter 30,
The cutoff frequency characteristic of the low bass output with respect to the input signal is changed and controlled by the gain coefficient g supplied to the multiplier 32. That is, as the gain coefficient g becomes larger, the cutoff frequency in the low-pass characteristic of the digital filter 30 becomes larger. A filter control circuit 40 consisting of a sign/negative discrimination circuit 41 and a gain memory 42 is connected to the output of the subtracter 31, and the control circuit 40 controls the gain of the multiplier 32. The positive/negative discrimination circuit 41 is constituted by a comparator, and determines whether the result of subtraction by the subtracter 31 is positive or negative and outputs the result. The gain memory 42 supplies a gain coefficient g to the multiplier 32 under the control of the positive/negative discrimination circuit 41, and supplies a predetermined large gain coefficient g+ to the multiplier 32 when the determination result is negative, and When the result is positive, a predetermined small gain coefficient g2 (g+>g2) is supplied to the multiplier 32. As a result, when the absolute level of the input digital audio signal increases, the cutoff frequency in the low-pass characteristic of the digital filter 30 becomes higher as shown by the solid line in FIG. 4, and the envelope detection follows faster. Further, when the absolute level of the acoustic signal decreases, the cutoff frequency decreases as shown by the two-dot chain line in FIG. 4, and the tracking of the envelope detection becomes slow. This is because although the level data logarithmically expressed by the linear/logarithmic conversion circuit 20 represents a negative decibel value, the sign bit representing the negative value of the data is omitted. As a result, the peaks of the input digital acoustic signal are sequentially traced from the digital filter 30.
Digital data representing the amplitude envelope of the acoustic signal is output. According to the embodiment configured as described above, when a digital acoustic signal is input, the absolute value conversion circuit 20 performs processing equivalent to full-wave rectification in analog signal processing on the input digital acoustic signal, and then The linear/logarithmic conversion circuit 20 converts the digital acoustic signal into logarithmic display data using a floating point whose maximum level is O decibels, and the digital filter 30 is Ig-controlled by the filter control circuit 40 to convert the input digital acoustic signal. Detect and output the envelope. As a result, it is possible to detect the envelope of a digital acoustic signal using a simple circuit configuration without changing the digital data, and the error caused by the accuracy of analog circuit elements is not included in the digital signal, allowing highly accurate envelope detection. becomes possible. Furthermore, the linear/logarithmic conversion circuit 20 displays the input digital audio signal logarithmically (decibels) using a floating point, and the envelope detection value is also displayed in decibels. The processing after the circuit 20 can be done with a small number of bits, and the detected envelope value can be expressed in a form that corresponds to human auditory sense. In the above embodiment, the absolute value conversion circuit 10 converts the exclusive circuit EXO R + to EX○R
+5 to perform digital processing equivalent to full-wave rectification in analog processing to the input digital acoustic signal, but digital processing equivalent to half-wave rectification in analog processing may also be performed. In such a case, AND circuits AND+ to AND1s are used in place of the exclusive circuits EXOR+ to EX○RI6, and one input of each of the AND circuits AND+ to AND+s is used. is the most significant bit M of the input digital audio signal.
A signal obtained by inverting the SB (sign bit) may be commonly supplied, and the lower 15 bits of the input digital acoustic signal may be respectively supplied to the other input. As a result, if the most significant bit MSB (sign bit) is "0", that is, the input digital acoustic signal is positive,
The signal is output as is, and the most significant bit MS
If B (sign bit) is "1", that is, the input digital acoustic signal is negative, a digital signal representing "0" is output, and the half-wave rectification is realized. Furthermore, instead of using "O" as the reference level as in the full-wave and half-wave rectification, other values can be used as the reference level, and digital acoustic signals having a level higher or lower than that can be output in the form of slices. You can do it like this. In such a case, a comparator and a gate circuit are used, the comparator compares the input digital acoustic signal with a predetermined reference level value, controls the conduction/non-conduction of the gate circuit according to the comparison result, and inputs the signal. The supply of the digital acoustic signal to the linear/logarithmic conversion circuit 20 may be controlled. Furthermore, when the linear/logarithmic conversion circuit 20 of the above embodiment converts the linear display data regarding the mantissa part into a logarithm (decibel) display, the inverter circuit group 23 is used for linear approximation, but as shown in FIG. As shown, the same circuit group 23
By using the linear/logarithmic conversion table 24 instead, data related to the mantissa may also be converted from linear display to logarithm (decibel) display. This eliminates the error caused by the linear approximation in the above embodiment, and improves the envelope detection accuracy of the envelope follower. Furthermore, in the filter control circuit 40 of the above embodiment, the positive/negative discrimination circuit 41 connected to the output (high-pass output) of the subtracter 31 detects the rise and fall of the input digital acoustic signal. As shown, in place of the discrimination circuit 41, a comparator 44 compares the magnitude of input data to the digital filter 30 and the output of a delay circuit 43 that delays the same data by one bit. and a fall may be detected.
第1図は本発明の一実施例に係るエンベロープフォロア
の全体ブロック図、第2図及び第3図は第1図のりニア
/対数変換回路の変換動作を説明するためのグラフ、第
4図は第1図のディジタルフィルタのローパス特性を示
すグラフ、第5図は第1図の対数/リニア変換回路20
の変形例を示すブロック図、第6図は第1図のフィルタ
制御回路の変形例を示すブロック図である。
符号の説明
10・・・絶対値変換回路、20・・・リニア/対数変
換回路、21・・・エンコーダ、22・・・シフタ、2
3・・・インバータ回路詳、24・・・リニア/対数変
換テーブル、30・・・ディジタルフィルタ、 31・
・・減算器、 32・ ・・乗算器、33・・・加算器
,34・・・遅延回路、40・・・フィルタ制御回路、
41・・・正負判別回路、42・・・利得メモリ、43
・・・遅延回路、
44 ・
・比較器。FIG. 1 is an overall block diagram of an envelope follower according to an embodiment of the present invention, FIGS. 2 and 3 are graphs for explaining the conversion operation of the linear/logarithmic conversion circuit of FIG. 1, and FIG. A graph showing the low-pass characteristics of the digital filter shown in FIG. 1, and FIG. 5 shows the logarithmic/linear conversion circuit 20 shown in FIG.
FIG. 6 is a block diagram showing a modification of the filter control circuit of FIG. 1. FIG. Explanation of symbols 10... Absolute value conversion circuit, 20... Linear/logarithmic conversion circuit, 21... Encoder, 22... Shifter, 2
3... Inverter circuit details, 24... Linear/logarithmic conversion table, 30... Digital filter, 31.
... Subtractor, 32... Multiplier, 33... Adder, 34... Delay circuit, 40... Filter control circuit,
41... Positive/negative discrimination circuit, 42... Gain memory, 43
...delay circuit, 44... comparator.
Claims (2)
ル音響信号を入力し同入力信号を基準レベルの一方の側
で変化するディジタル信号に変換して出力する変換回路
と、 前記変換回路からのディジタル信号を入力し同入力信号
の高域周波数成分を除去して出力するディジタルローパ
スフィルタと、 前記変換回路から出力されたディジタル信号のレベルの
増減方向を検出して、同検出方向が増加方向を表すとき
前記ディジタルローパスフィルタのカットオフ周波数を
高く設定制御するとともに、同検出方向が減少方向を表
すとき前記ディジタルローパスフィルタのカットオフ周
波数を低く設定制御するフィルタ制御手段と で構成したことを特徴とするエンベロープフォロア。(1) A conversion circuit that inputs a digital audio signal that represents each instantaneous value of the audio signal in time series, converts the input signal into a digital signal that changes on one side of a reference level, and outputs the digital signal, and the conversion circuit a digital low-pass filter that inputs a digital signal from the input signal, removes high-frequency components of the input signal, and outputs the filter; filter control means for controlling the cutoff frequency of the digital low-pass filter to be set high when the detection direction indicates a direction, and for controlling the cutoff frequency of the digital low-pass filter to be set low when the detection direction indicates a decreasing direction; Features an envelope follower.
信号を入力するとともに、 前記変換回路と前記ディジタルローパスフィルタとの間
にリニア/対数変換回路を設けたことを特徴とする前記
請求項1に記載のエンベロープフォロア。(2) The conversion circuit inputs a linearly displayed digital audio signal, and a linear/logarithmic conversion circuit is provided between the conversion circuit and the digital low-pass filter. envelope follower.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014532A JPH03217898A (en) | 1990-01-23 | 1990-01-23 | Envelope follower |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014532A JPH03217898A (en) | 1990-01-23 | 1990-01-23 | Envelope follower |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217898A true JPH03217898A (en) | 1991-09-25 |
Family
ID=11863755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014532A Pending JPH03217898A (en) | 1990-01-23 | 1990-01-23 | Envelope follower |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217898A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211738A (en) * | 2007-02-28 | 2008-09-11 | Yamaha Corp | Meter driving circuit |
| JP2009251071A (en) * | 2008-04-02 | 2009-10-29 | Korg Inc | Electronic drum |
| JP2010500540A (en) * | 2006-08-08 | 2010-01-07 | トムソン ライセンシング | Audio level meter |
-
1990
- 1990-01-23 JP JP2014532A patent/JPH03217898A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010500540A (en) * | 2006-08-08 | 2010-01-07 | トムソン ライセンシング | Audio level meter |
| US9264830B2 (en) | 2006-08-08 | 2016-02-16 | Thomson Licensing | Audio level meter |
| JP2008211738A (en) * | 2007-02-28 | 2008-09-11 | Yamaha Corp | Meter driving circuit |
| JP2009251071A (en) * | 2008-04-02 | 2009-10-29 | Korg Inc | Electronic drum |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| McNally | Dynamic range control of digital audio signals | |
| US4999628A (en) | Analog-to-digital converting unit with broad dynamic range | |
| JP3293240B2 (en) | Digital signal processor | |
| EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
| JP4058176B2 (en) | Audio signal processing device | |
| US5524074A (en) | Digital signal processor for adding harmonic content to digital audio signals | |
| EP2244261A2 (en) | Bit depth upscaling of digital audio data | |
| JPS5911293B2 (en) | Digital small hand warmer | |
| JPH03217898A (en) | Envelope follower | |
| JP3642013B2 (en) | Nonlinear distortion adding device | |
| JP3123052B2 (en) | Acoustic signal compressor device | |
| JPS59104826A (en) | Analog-digital converter | |
| US4351032A (en) | Frequency sensing circuit | |
| JPH0715281A (en) | Noise shaping device | |
| JP3037002B2 (en) | Signal processing device | |
| US5389730A (en) | Emphasize system for electronic musical instrument | |
| EP0626763B1 (en) | Method and apparatus for converting an analog signal to a digital floating-point number and a digital floating-pont number to an analog signal | |
| JP2578803Y2 (en) | D / A conversion circuit | |
| JPH06152291A (en) | Dynamic range compressor for input signal | |
| JPH07110687A (en) | Pitch information detecting device | |
| JP3119677B2 (en) | Signal processing circuit | |
| Muscedere et al. | Nonlinear signal processing using index calculus DBNS arithmetic | |
| JPS646479B2 (en) | ||
| JPH04217016A (en) | Digital level controller | |
| JPS62194741A (en) | Adaptive quantizer device |