JPH03217898A

JPH03217898A - エンベロープフォロア

Info

Publication number: JPH03217898A
Application number: JP2014532A
Authority: JP
Inventors: Toshifumi Kunimoto; 利文国本
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1990-01-23
Filing date: 1990-01-23
Publication date: 1991-09-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野】

本発明は、各種音響機器のレベルメータ、電子又は電気
楽器（例えばギターシンセサイザなど）における楽音信
号のエンベロープ制御などに利用するためのものであっ
て、音声信号、楽音信号などの音響信号の振帽エンベロ
ープを検出して同検出エンベロープ信号を出方するエン
ベロープフォロアに関する。

【従来技術】

従来、この種の装置は、入カアナログ音響信号をダイオ
ードを利用した整流回路により半波又は全波整流すると
ともに、ａｔ流したアナログ信号をコンデンサ、抵抗な
どで構成される積分回路を介して出力することにより、
入力アナログ音響信号の振幅エンベロープを検出するよ
うにしていた。（発明が解決しようとする課題】しかるに，上記従来の装置にあっては、アナログ信号処
理を利用しているため、整流回路及び積分回路を構成す
る各回路素子などの精度を高めることが難しく、入力ア
ナログ音響信号の振幅エンベロープを精度よく検出する
ことができなかった。また、近年、各種音響機器においては、ディジタル信号
処理をｔテうものが多くなっており，この場合には，音
響信号がディジタル表現されているので、このディジタ
ル表現された音響信号を用いて、同信号をディジタル表
現のままで振幅エンベロープを検出することが望まれて
いた。本発明は上記間駆及び背景の基になされたもので、その
目的は、ディジタル的に音響信号の振幅エンベロープを
検出するとともに、同検出を高精度で行うエンベロープ
フォロアを提供することにある。

【課厘を解決するための手段】

上記目的を達成するために、＠１の発明（上記請求項１
に係る発明）は，音響信号の各瞬時値を時系列的に表し
たディジタル音響信号を入力し同入力信号を基準レベル
の一方の側で変化するディジタル信号に変換して出力す
る変換回路と、変換回路からのディジタル信号を入力し
同入力信号の高域周波数成分を除去して出力するディジ
タルローパスフィルタと、変換回路から出力されたディ
ジタル信号のレベルの増減方向を検出して、同検出方向
が増加方向を表すときディジタルローパスフィルタのカ
ットオフ周波数を高く設定制御するとともに、同検出方
向が減少方向を表すときディジタルローパスフィルタの
カットオフ周波数を低く設定制御するフィルタ制御手段
とでエンベロープフオロアを構成したことにある。また、第２の発明（上記請求項２に係る発明）の構成上
の特徴は、前記第１の発明のエンベロープフォロアにお
いて、変換回路はリニア表示されたディジタル音響信号
を入力するとともに、変換回路とディジタルローパスフ
ィルタとの間にリニア／対数変換回路を設けたことにあ
る。

【発明の作用及び効果ｌ上記のように４ｉｌ！成した第１の発明においては、音
響信号の各瞬時値を時系列的に表したディジタル音響信
号が入力されると，この入力信号は変換回路にて基準レ
ベルの一方の側で変化するディジタル信号、例えば正側
、負側で変化するディジタル信号に変換されるとともに
、該変換されたディジタル信号はディジタルローパスフ
ィルタに供給され、同フィルタにてその高域周波数成分
が除去される。そして、このディジタルローパスフィル
タからは、ディジタル音響信号を平滑化したものが出力
される。一方、フィルタＩ！Ｉｌ＃Ｉ手段は、変換回路
から出力されたディジタル信号のレベルの増減方向を検
出して、同検出方向に応じてディジタルローパスフィル
タのカントオフ周波数を制御する。この制御においては
、前記検出方向が増加方向を表すとき、ディジタルロー
パスフィルタのカットオフ周波数が高く設定ｓ１御され
るので、同フィルタ出力はディジタル音響信号のレベル
が増加する方向に対し速く追従する。また、前記検出方
向が減少方向を表すとき，ディジタルローパスフィルタ
のカットオフ周波数が低く設定制御されるので、同フィ
ルタ出力はディジタル音響信号のレベルが減少する方向
に対し遅く追従する。これにより、入力ディジタル音響
信号のピークが順にトレースされることなり、同音響信
号の振幅エンベロープを表すディジタルデータが追従性
よく出力される。その結果、この第１の発明によれば、入力ディジタル音
響信号の振幅エンベロープがディジタル表現のまま簡単
に検出できるようになるとともに、上記従来のようなア
ナログ処理による誤差を含まないで、前記振幅エンベロ
ープを精度よく検出することができるようになる。また、第２の発明は前記第１の発明とほぼ同様に動作す
るが、この第２発明においては，入力ディジタル信号が
リニア表示されており、リニア／対数変換回路が変換回
路からのディジタル信号を対数表示にして出力するので
、ディジタルローパスフイルタからは対′ｉ！ｉ表示さ
れた振幅エンベロープデータが得られる。このように、第２の発明によれば、対数表示の振幅エン
ベロープデータが得られるので、前記第１の発明の効果
に加えて、広範囲に渡るディジタル音響信号のダイナミ
ックレンジを少ないビット数で表現できるようになると
ともに、人間の聴覚に対応した振幅エンベロープデータ
が得られ、該データの利用が容易になる。【実施例】以下、本発明の一実施例を図面を用いて説明すると、第
１図は同実施例に係るエンベロープフオロアをブロック
図により示している。このエンベロープフオロアは、音声信号、楽音信号など
の音響信号の各瞬時値を時系列で表すディジタル音響信
号を入力する絶対値変換回路１０を備えている。ディジ
タル音響信号は前記各瞬時値を「２の補数」でリニア表
示してなり、例えば１６ビットで構成されている。絶対
値変換回路１０は１５個のエクスクルーシブオア回路Ｅ
ＸＯＲ〜ＥＸＯＲｌ５からなり、各エクスクルーシブオ
ア回路Ｅ　Ｘ　Ｏ　Ｒ　＋〜Ｅ　Ｘ　Ｏ　Ｒ　＋　ｓは
各一方の入力に入力ディジタル音響信号の最上位ビット
ＭＳＢ（サインビント）を入力し，かつ各他方の入力に
同音響信号の最上位ビットＭＳＢを除く各ビットをそれ
ぞれ入力している。これにより、正の入力ディジタル音響信号、例えば「０
００・・・Ｏｉ」　（１６ビント）は最上位ビットＭＳ
Ｂを除＜　　ｒｏｏ−０１Ｊ　　（１５ビット）の信号
として出力される。また、負の入カディジタル音響信号
、例えば「１１１・・・ＩＯＪ　　（１６ビット）は最
上位ビットＭＳＢを除くとともに、同ビットＭＳＢ以外
を反転した「００・・・ＯＩＪ　　（１５ビット）の信
号として出力される。その結果、この絶対値変換回路１
０からは、入力音響信号を絶対値変換（全波整流）する
とともに，該絶対値を「２の補数」でリニア表示したデ
ィジタル信号が出力される。この絶対値変換回路１０には、エンコーダ２１、シフタ
２２及びインバータ回路群２３からなるリニア／対数変
換回路２０が接続されている。エンコーダ２１は、絶対
値変換回路１０からの出力のＭ大｛ｆｆｉｒｌｌ・・Ｌ
ＩＪ　　（１５ビット）を０デシベルと見なし，同出力
を浮動小数点表示した対数変換データの指数部を３ビッ
トで表示して出力する。すなわち，このエンコーダ２１は、前記１５ビットのデ
ータを上位から順に見て初めて「１」が現れるビット位
置をＸ番目とすると、前記１５ビットのデータをｒＸ−
ＩＪを表す３ビットのデータに変換するように論理回路
で構成されている。なお、この３ビットのデータは、　
ｒｏｏＯＪ，　　ｒｏ・　・　ｒｌ　１　１Ｊ　　の順
に，　Ｏ，０１Ｊ　　ｒｏ１０Ｊ　　・ −６，−１２　・　・　・なる。これにより、のように変換される。ｒ１１１１１１１１１・・・１」〜ｒ１０００００００
０・・・０」ｒ０１１１１１１１１・・・１」〜ｒ０１
０００００００・・・０」ｒ００１１１１１１１・・・
１」〜「００１００００００・・０」ｒｏ００１　１　
１１　１１・ＩＪ　〜ｒ　０００１０００００・−ＯＪ
−４２デシベルを表すものと前記１５ビットのデータは次「０００」「００１」ｒｏ１０」ｒｏ１１」ｒｏｏｏｏｏｏｏｘｔ・・・１」〜ｒ０００００００１
０・０」　→　「１１１」シフタ２２は浮動小数点表示
した対数変換データの仮数部を３ビットで表示して出力
するもので、絶対値変換回路１０からの１５ビットのデ
ータをエンコーダ２１からの３ビットのデータ値分上位
側ヘビットシフトすることによってその出力の最上位ビ
ットＭＳＢが必ず「１」となるようにし、かつその上位
２ビット目〜４ビット目の３ビットのデータを出力する
。例えば、前記ｒｌｊｌｌｌｌｌｌｌ・・・１」〜ｒ１
００００００００・・・Ｏ」はビットシフトされずに、
上位２〜４ビット目のｒｌｌｌ」〜ｒｏｏＯ＋の３ビッ
トデータが出力され、また前記ｒ０００１１１１１１・
・・１」〜ｒｏｏ０１０００００・・・０」は３ビット
シフトされて、上位２〜４ビット目の「１１１」〜「０
００」の３ビットデータが出力される。もちろん、かか
る場合、絶対値変換回路１０からの１５ビットのデータ
を、エンコーダ２１からの出力値より「１」だけ大きな
ビット数だけ上位側シフトして、上位３ビットを出力す
るようにしてもよい。シフタ２２からの３ビントの仮数部データはインバータ
回路群２３を介してエンコーダ２１からの３ビットの出
力データと合体されて、６ビットのレベルデータとして
出力される。インバータ回路＃２３はインバータ回路Ｉ
　ＮＶ＋．　Ｉ　ＮＶＩ　Ｉ　Ｎｖ３で構成されており
、シフタ２２からの各ビット出力を反転して出力する。このようにインバータ回路群２３で前記仮数部データを
反転するのは次のような理由による。すなわち、前述のように、指数部データの作成にあたっ
ては、ｒｌｌｌｌ・・・１」〜ｒ　１０００・・・０」
のデータ値を０デシヘル、ｒ０１１１・ＩＪ　−　ｒ０
１００−ＯＪ（ｉ’）データ値を−６デシベル、ｒ００
１１・・・１」〜ｒｏｏ１０・・・０」のデータ値を−
１２デシベルなどとなるように変換し、シフタ２２から
は仮数部データとして、最上位ビッ｝ＭＳＨの「１」を
削除した「１ｌ１」〜「０００」のデータ値が常に出力
されるようにした。かかる場合、この仮数部データの表
示は、第２図の−６デシベル以下の三角形状のハンチン
グ部分を、Ｏ〜−６デシベルの三角形状のハンチング部
分に写して見ていることに等しい。一方、曲記Ｏ〜−６
デシベルの部分を拡大した第３図に示すように，シフタ
２２から出力された仮数部に関しては、絶対値の最も小
さな値としてのＯデシベル（レベルとしては最大）は「
１１１」により表され、また絶対値の最も大きな値とし
ての−６デシベルとしては最小）はｒｏＯＯＪとして表
され、シフタ２２の出力は負のデシベル表示としては反
対の変化傾向を示している。そこで、インバータ回路群
２３により０〜−６デシベルの値がｒｏＯＯＪから「１
１１」まで順に変化するように直線近似がなされて、指
数部データとの整合をとるようにしている。なお、この
ような説明からも理解できる通り、前記指数部及び仮数
部からなる６ビットのレベルデータは、入力ディジタル
音響信号の絶対レベルが小さくなるに従って、絶対値が
大きくなる負のデシベル値で表されている。この６ビットのレベルデータにはｒｏｏｏｏ」からなる
４ビットのディジタルデータが下位側にて付加され、す
なわち前記６ビッ．トのレベルデータが１０ビントに拡
張されてディジタルフィルタ３０に供給される。ディジ
タルフィルタ３ｏは減算器３１、乗算器３２、加算器３
３及び１ステージ１０ビットのシフトレジスタからなる
遅延回路３４からなる。減算器３１は前記供給レベルデータから遅延回路３４か
らのレベルデータを減算し、該減算結果を乗算器３２を
介して加算器３３に供給する。加算器３３は前記乗算器
３２からの出力と遅延回路３４からの出力とを加算し、
該加算結果を遅延回路３４へ供給するとともに検出エン
ベロープデータとして出力する。なお，このディジタル
フィルタ３０は加算器３３の出力をローパス出力とする
ものであると同時に、減算器３１の出力をハイパス出力
とするものである。また、同フィルタ３０においては、
乗算器３２に供給される利得係数ｇにより入力信号に対
するローバス出力のカットオフ周波数特性が変更制御さ
れるようになっている。すなわち、利得係数ｇが大きくなるに従って、ディジタ
ルフィルタ３０のローパス特性におけるカットオフ周波
数が大きくなるようになっている。減算器３１の出力には、正負判別回路４１及び利得メモ
リ４２からなるフィルタ制御回路４０が接続されており
、同制御回路４０は乗算器３２の利得を制御する。正負
到別回路４１は比較器により構成され、減算器３１によ
る減算結果が正であるか負であるかを判定して出力する
。利得メモリ４２は正負判別回路４１に制御されて乗算
器３２に利得係数ｇを供給するものであり、前記判定結
果が負のとき所定の大きな利得係数ｇ＋を乗算器３２に
供給し、かつ前記判定結果が正のとき所定の小さな利得
係数ｇ２（ｇ＋＞ｇ２）を乗算器３２に供給する。その
結果、入力ディジタル音響信号の絶対レベルが上昇する
ときには、ディジタルフィルタ３０のローバス特性にお
けるカットオフ周波数は第４図の実線に示すように高く
なって、エンベロープ検出の追従が速くなる。また、前
記音響信号の絶対レベルが下降するときには、前記カッ
トオフ周波数は第４図の２点鎖線に示すように低くなっ
て、エンベロープ検出の追従が鈍くなる。これは、＠記
リニア／対数変換回路２０により対数表示されたレベル
データは負のデシベル値を表しているものの、同データ
の負を表すサインビットは省略されているからである。その結果，ディジタルフィルタ３０からは、入力ディジ
タル音響信号のピークが順にトレースされることなり，
同音響信号の振幅エンベロープを表すディジタルデータ
が出力される。上記のように構成した実施例によれば、ディジタル音響
信号が入力されると、絶対値変換回路２０が入カディジ
タル音饗信号にアナログ信号処理の全波整流に相当する
処理を施した後、リニア／対数変換回路２０が該ディジ
タル音響信号をその最大レベルをＯデシベルとする浮動
小数点を用いた対数表示データに変換し、ディジタルフ
ィルタ３０がフィルタ制御回路４０によりＩｇ御されて
，入力ディジタル音響信号のエンベロープを検出して出
力する。その結果、ディジタル音響信号のエンベロープ
検出をディジタルデータのままで箭単な回路構成により
実現できるとともに、アナログ回路素子の精度などに起
因した誤差がヂイジタル信号に含まれることがなくなり
，高精度なエンベロープ検出が可能となる。また、リニ
ア／対数変換回路２０により入力ディジタル音響信号が
浮動小数点を用いた対数（デシベル）表示され、エンベ
ロープ検出値もデシベル表示されるので，入力ディジタ
ル音響信号のダイナミックレンジが大きくても、前記変
換回路２０以降の処理が少ないビット数で済むとともに
、検出エンベロープ値が人間の聴感に対応した形で表現
できる。なお、上記実施例においては、絶対値変換回路１０にて
エクスクルーシブ回路Ｅ　Ｘ　Ｏ　Ｒ　＋〜ＥＸ○Ｒ　
＋　５を用いてアナログ処理の全波整流と同等のディジ
タル処理を入力ディジタル音響儒号に施すようにしたが
、アナログ処理の半波整流と同等のディジタル処理を施
すようにしてもよい。かかる場合、前記エクスクルーシ
ブ回路Ｅ　Ｘ　Ｏ　Ｒ　＋〜ＥＸ○ＲＩ６に代えてアン
ド回路Ａ　Ｎ　Ｄ　＋〜Ａ　Ｎ　Ｄ　１ｓを用い、同ア
ンド回路Ａ　Ｎ　Ｄ　＋〜Ａ　Ｎ　Ｄ　＋　ｓの各一方
の入力には、入カディジタル音響信号の最上位ビットＭ
ＳＢ（サインビット）を反転した信号を共通に供給する
とともに、他方の入力には入力ディジタル音響信号の下
位１５ビットをそれぞれ供給するようにすればよい。こ
れにより、前記最上位ビットＭＳＢ（サインビット）が
「０」すなわち入カディジタル音響信号が正であれば，
同信号はそのまま出力され、かつ前記最上位ビットＭＳ
Ｂ（サインビット）が「１」すなわち入力ディジタル音
響信号が負であれば、　「０」を表すディジタル信号が
出力されることになり，前記半波整流が実現される。また、前記全波及び半波整流のように「Ｏ」を基準レベ
ルとしなくても、他の値を基準レベルとして、それ以上
又はそれ以下のレベルを有するディジタル音響信号をス
ライスする形で出力するようにしてもよい。かかる場合
、比較器とゲート回路を用いて、比較器にて入カディジ
タル音響信号と所定の基準レベル値とを比較し、該比較
結果に応じてゲート回路の導通・非導通を制御して入力
ディジタル音響信号のりニア／対数変換回路２０に対す
る供給を制御するようにすればよい。また，上記実施例のりニア／対数変換回路２０にて仮数
部に関するリニア表示データを対数（デシベル）表示に
変換する場合、インバータ回路群２３を用いて線形近似
するようにしたが，第５図に示すように、同回路群２３
に代えてリニア／対数変換テーブル２４を用いることに
より、仮数部に関するデータに関してもリニア表示のデ
ータを対数（デシベル）表示に変換するようにしてもよ
い。これにより、上記実施例の線形近似による誤差がな
くなり、当該エンベロープフォロアのエンベロープ検出
の精度がより良好になる。さらに、上記実施例のフィルタ制御回路４０においては
、減算器３１の出力（ハイパス出力）に接続された正負
判別回路４１により入力ディジタル音響信号の上昇及び
下降を検出するようにしたが、１６図に示すように、同
判別回路４１に代えて、ディジタルフィルタ３０への入
力データと、同データを１ビットだけ遅延する遅延回路
４３の出力との大小を、比較器４４にて比較することに
より前記上昇及び下降を検出するようにしてもよい。

【図面の簡単な説明】

第１図は本発明の一実施例に係るエンベロープフォロア
の全体ブロック図、第２図及び第３図は第１図のりニア
／対数変換回路の変換動作を説明するためのグラフ、第
４図は第１図のディジタルフィルタのローパス特性を示
すグラフ、第５図は第１図の対数／リニア変換回路２０
の変形例を示すブロック図、第６図は第１図のフィルタ
制御回路の変形例を示すブロック図である。符号の説明１０・・・絶対値変換回路、２０・・・リニア／対数変
換回路、２１・・・エンコーダ、２２・・・シフタ、２
３・・・インバータ回路詳、２４・・・リニア／対数変
換テーブル、３０・・・ディジタルフィルタ、　３１・
・・減算器、　３２・　・・乗算器、３３・・・加算器
，３４・・・遅延回路、４０・・・フィルタ制御回路、
４１・・・正負判別回路、４２・・・利得メモリ、４３
・・・遅延回路、４４　・・比較器。

Claims

【特許請求の範囲】

（１）音響信号の各瞬時値を時系列的に表したディジタ
ル音響信号を入力し同入力信号を基準レベルの一方の側
で変化するディジタル信号に変換して出力する変換回路
と、前記変換回路からのディジタル信号を入力し同入力信号
の高域周波数成分を除去して出力するディジタルローパ
スフィルタと、前記変換回路から出力されたディジタル信号のレベルの
増減方向を検出して、同検出方向が増加方向を表すとき
前記ディジタルローパスフィルタのカットオフ周波数を
高く設定制御するとともに、同検出方向が減少方向を表
すとき前記ディジタルローパスフィルタのカットオフ周
波数を低く設定制御するフィルタ制御手段とで構成したことを特徴とするエンベロープフォロア。
（２）前記変換回路はリニア表示されたディジタル音響
信号を入力するとともに、前記変換回路と前記ディジタルローパスフィルタとの間
にリニア／対数変換回路を設けたことを特徴とする前記
請求項１に記載のエンベロープフォロア。