JPH03218227A - スイッチング電源の放電回路 - Google Patents
スイッチング電源の放電回路Info
- Publication number
- JPH03218227A JPH03218227A JP2013070A JP1307090A JPH03218227A JP H03218227 A JPH03218227 A JP H03218227A JP 2013070 A JP2013070 A JP 2013070A JP 1307090 A JP1307090 A JP 1307090A JP H03218227 A JPH03218227 A JP H03218227A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- resistor
- switching power
- connector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 title abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はDC−DCコンバータを有するスイッチング電
源の放電回路に関し、特に使用される装置にて活線種抜
が可能なスイッチング電源の入力フィルターに蓄えられ
た電荷を放電するスイッヂング電源の放電回路に関する
。
源の放電回路に関し、特に使用される装置にて活線種抜
が可能なスイッチング電源の入力フィルターに蓄えられ
た電荷を放電するスイッヂング電源の放電回路に関する
。
従来、この種のスイッヂング電源の放電回路は、リレー
を用いた回路構成となっていた。
を用いた回路構成となっていた。
第3図,第4図を参照して従来のスイッチング電源の放
電回路の一例を説明する。
電回路の一例を説明する。
第3図は従来のスイッチング電源の放電回路を使用した
スイッチング電源の構成を示したもので、D C/D
Cコンバータ20,放電回路21コンデンサ1つにより
構成されている。放電回路21は、抵抗14.リレー]
5,ダイオード16,リレーブレイク接点17,抵抗1
8により構成され、直流電源5の印加時はリレー15に
も入力直流電圧が印加されリレー15が動作し、リレー
ブレイク接点17は開いた状態になっている。この状態
においてスイッチング電源を例えば使用されている装置
から取り外すと、コネクタ23を通してリレー15に印
加されていた直流電圧が無くなり、今まで開いていたリ
レープレイク接点17が閉じる。これにより、コンデン
サCI9+端子一リレーブレイク接点17一抵抗18−
コンデンサ(C)19一端子の放電ループが形成され、
コンデンサ(C)19に蓄えられていた電荷は抵抗18
を通して放電される。
スイッチング電源の構成を示したもので、D C/D
Cコンバータ20,放電回路21コンデンサ1つにより
構成されている。放電回路21は、抵抗14.リレー]
5,ダイオード16,リレーブレイク接点17,抵抗1
8により構成され、直流電源5の印加時はリレー15に
も入力直流電圧が印加されリレー15が動作し、リレー
ブレイク接点17は開いた状態になっている。この状態
においてスイッチング電源を例えば使用されている装置
から取り外すと、コネクタ23を通してリレー15に印
加されていた直流電圧が無くなり、今まで開いていたリ
レープレイク接点17が閉じる。これにより、コンデン
サCI9+端子一リレーブレイク接点17一抵抗18−
コンデンサ(C)19一端子の放電ループが形成され、
コンデンサ(C)19に蓄えられていた電荷は抵抗18
を通して放電される。
スイッチング電源により入力直流電圧条件の異なる場合
は、それぞれの入力直流電圧条件に適合した感度電圧の
リレーを使用し対応させることができる。
は、それぞれの入力直流電圧条件に適合した感度電圧の
リレーを使用し対応させることができる。
第4図は、第3図で示す放電回路21の放電動作時のC
点及びd点の電圧波形を示す。
点及びd点の電圧波形を示す。
上述した従来のスイッチング電源の放電回路は、放電特
性がそれに使用するリレーの感度電圧により決定される
ので、入力直流電圧条件が著しく違うスイッチング電源
の場合には、感度電圧特性の違うリレーに変更する必要
があり、また、入力直流電圧が広範囲にわたって変動す
る場合は、その下限値においてリレーの動作マージンが
少なくなり放電回路の動作が不安定になる可能性があり
、汎用性に乏しいという欠点がある。
性がそれに使用するリレーの感度電圧により決定される
ので、入力直流電圧条件が著しく違うスイッチング電源
の場合には、感度電圧特性の違うリレーに変更する必要
があり、また、入力直流電圧が広範囲にわたって変動す
る場合は、その下限値においてリレーの動作マージンが
少なくなり放電回路の動作が不安定になる可能性があり
、汎用性に乏しいという欠点がある。
本発明のスイッチング電源の放電回路は、外部の直流電
源に対して第1の正端子にエミッタを接続し、前記第1
の正端子とは独立した第2の正端子にベースを接続し、
コレクタに第1の抵抗を直列接続して前記直流電源の負
端子に接続されたPNP }−ランジスタと、このPN
Pトランジスタのベースと前記負端子間に接続された第
2の抵抗とを有して構成している。
源に対して第1の正端子にエミッタを接続し、前記第1
の正端子とは独立した第2の正端子にベースを接続し、
コレクタに第1の抵抗を直列接続して前記直流電源の負
端子に接続されたPNP }−ランジスタと、このPN
Pトランジスタのベースと前記負端子間に接続された第
2の抵抗とを有して構成している。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の適用例を示す図、第2図は
第1図に示す適用例の放電時の動作波形を示す波形図で
ある。
第1図に示す適用例の放電時の動作波形を示す波形図で
ある。
第1図において、本適用例のスイッチング電源は本発明
の一実施例の放電回路]と、入力フィルタ(以下Cと記
す)2と、D C/D Cコンバータ3とを有して構成
し、本実施例の放電回路1はスイッチング電源の正のコ
ネクタ6と負のコネクタ8間に接続された外部の直流電
源5に対し、正のコネクタ6にエミッタを接続し、コネ
クタ6とは独立したもうひとつの正のコネクタ7にベー
スを接続し、コレクタに抵抗13を直列接続して負のコ
ネクタ8に接続されたPNPトランジスタ(以下トラン
ジスタと記す)11と、トランジスタ11のベースとコ
ネクタ8間に接続された抵抗12とを有して構成してい
る。
の一実施例の放電回路]と、入力フィルタ(以下Cと記
す)2と、D C/D Cコンバータ3とを有して構成
し、本実施例の放電回路1はスイッチング電源の正のコ
ネクタ6と負のコネクタ8間に接続された外部の直流電
源5に対し、正のコネクタ6にエミッタを接続し、コネ
クタ6とは独立したもうひとつの正のコネクタ7にベー
スを接続し、コレクタに抵抗13を直列接続して負のコ
ネクタ8に接続されたPNPトランジスタ(以下トラン
ジスタと記す)11と、トランジスタ11のベースとコ
ネクタ8間に接続された抵抗12とを有して構成してい
る。
次に、本実施例の放電回路の動作について第1図および
第2図を併用して説明する。
第2図を併用して説明する。
本適用例のスイッチング電源がある装置(図示省略)に
取り付けられ外部の直流電源5が印加されている時には
、トランジスタ11のベースにもコネクタ7を通して直
流電源5が印加されており、トランジスタ11のベース
とエミッタはほぼ同電位となっているので、トランジス
タ11はオフしており、b点の電位はO (V)である
。次に、この状態においてスイッチング電源を装置より
取り外すと、コネクタ7を通してトランジスタ5一 11のベースに印加されていた電圧が無くなり、代りに
抵抗12を介して1・ランジスタ11のパイアス電流が
流れトランジスター1がオンする。これにより、コンデ
ンサ(C)2の十端子一トランジツア11エミッタート
ランジスター1コレクタ抵抗13−コンデンサ(C)2
の一端子の放電ループが形成され、コンデンザ(C)2
に蓄えられていた電荷は抵抗13を通して放電される。
取り付けられ外部の直流電源5が印加されている時には
、トランジスタ11のベースにもコネクタ7を通して直
流電源5が印加されており、トランジスタ11のベース
とエミッタはほぼ同電位となっているので、トランジス
タ11はオフしており、b点の電位はO (V)である
。次に、この状態においてスイッチング電源を装置より
取り外すと、コネクタ7を通してトランジスタ5一 11のベースに印加されていた電圧が無くなり、代りに
抵抗12を介して1・ランジスタ11のパイアス電流が
流れトランジスター1がオンする。これにより、コンデ
ンサ(C)2の十端子一トランジツア11エミッタート
ランジスター1コレクタ抵抗13−コンデンサ(C)2
の一端子の放電ループが形成され、コンデンザ(C)2
に蓄えられていた電荷は抵抗13を通して放電される。
このときのa点及びb点の電圧波形を第2図に示す。
本実施例の放電回路1であれば、入力直流電圧条件が著
しく違っても抵抗12の定数を調整することで入力直流
電圧条件の変化に対応することが可能であり、広範囲の
入力直流電圧の変動に対しでも抵抗12にて1・ランジ
スタ11をオンさせるバイアス設定をするだけでよく従
来のリレーを用いて楊成する放電回路と比較し、回路の
動作安定度が大きく且つ汎用性も高くすることができる
。
しく違っても抵抗12の定数を調整することで入力直流
電圧条件の変化に対応することが可能であり、広範囲の
入力直流電圧の変動に対しでも抵抗12にて1・ランジ
スタ11をオンさせるバイアス設定をするだけでよく従
来のリレーを用いて楊成する放電回路と比較し、回路の
動作安定度が大きく且つ汎用性も高くすることができる
。
以上説明したように本発明は、外部の直流電源6
に対して第1−の正端子にエミッタを接続し、第1の正
端子とは独立した第2の正端子にヘースを接続し、コレ
クタに第1の抵抗を直列接続して直流電源の負端子に接
続されたPNPトランジスタと、このPNPトランジス
タのベースと負端子間に接続された第2の抵抗とを有し
て構成することにより、従来より広範囲の入力直流電圧
に適用することができるという効果がある。
端子とは独立した第2の正端子にヘースを接続し、コレ
クタに第1の抵抗を直列接続して直流電源の負端子に接
続されたPNPトランジスタと、このPNPトランジス
タのベースと負端子間に接続された第2の抵抗とを有し
て構成することにより、従来より広範囲の入力直流電圧
に適用することができるという効果がある。
第1図は本発明の一実施例の適用例を示す図、第2図は
第1−図に示す適用例の放電時の動作波形を示す波形図
、第3図は従来のスイッチング電源の放電回路の使用の
一例を示す図、第4図は第3図に示す使用例の放電時の
動作波形示す波形図である。 3・・・放電回路、2・・・コンデンザ(C)、3・・
・DC/DCコンバータ、4・・・負荷、5・・・直流
電源、6・・・コネクタ、7・・・コネクタ、8・・・
コネクタ、9・・コネクタ、10・・・コネクタ、11
・・・PNPトランジスタ、12・・・抵抗、13・・
・抵抗、14・・・抵抗、15・・・リレー(コイル部
)、16・・・ダイオード、17・・・リレーブレイク
接点、]8・・・抵抗、1つ・・・コンデンサ(C)、
20・・・D C/D Cコンバータ、2]・・・放電
回路、22・・・コネクタ、23・・・コネクタ、24
・・・コネクタ、25・・・コネクタ、26・・・コネ
クタ、27・・・負荷。
第1−図に示す適用例の放電時の動作波形を示す波形図
、第3図は従来のスイッチング電源の放電回路の使用の
一例を示す図、第4図は第3図に示す使用例の放電時の
動作波形示す波形図である。 3・・・放電回路、2・・・コンデンザ(C)、3・・
・DC/DCコンバータ、4・・・負荷、5・・・直流
電源、6・・・コネクタ、7・・・コネクタ、8・・・
コネクタ、9・・コネクタ、10・・・コネクタ、11
・・・PNPトランジスタ、12・・・抵抗、13・・
・抵抗、14・・・抵抗、15・・・リレー(コイル部
)、16・・・ダイオード、17・・・リレーブレイク
接点、]8・・・抵抗、1つ・・・コンデンサ(C)、
20・・・D C/D Cコンバータ、2]・・・放電
回路、22・・・コネクタ、23・・・コネクタ、24
・・・コネクタ、25・・・コネクタ、26・・・コネ
クタ、27・・・負荷。
Claims (1)
- 外部の直流電源に対して第1の正端子にエミッタを接続
し、前記第1の正端子とは独立した第2の正端子にベー
スを接続し、コレクタに第1の抵抗を直列接続して前記
直流電源の負端子に接続されたPNPトランジスタと、
このPNPトランジスタのベースと前記負端子間に接続
された第2の抵抗とを有して成ることを特徴とするスイ
ッチング電源の放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013070A JPH03218227A (ja) | 1990-01-22 | 1990-01-22 | スイッチング電源の放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013070A JPH03218227A (ja) | 1990-01-22 | 1990-01-22 | スイッチング電源の放電回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218227A true JPH03218227A (ja) | 1991-09-25 |
Family
ID=11822893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013070A Pending JPH03218227A (ja) | 1990-01-22 | 1990-01-22 | スイッチング電源の放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015083388A1 (ja) * | 2013-12-03 | 2015-06-11 | 株式会社日本コンラックス | 硬貨処理装置 |
-
1990
- 1990-01-22 JP JP2013070A patent/JPH03218227A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015083388A1 (ja) * | 2013-12-03 | 2015-06-11 | 株式会社日本コンラックス | 硬貨処理装置 |
| JP2015108856A (ja) * | 2013-12-03 | 2015-06-11 | 株式会社日本コンラックス | 硬貨処理装置 |
| US9779573B2 (en) | 2013-12-03 | 2017-10-03 | Nippon Conlux Co., Ltd. | Coin processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62174814A (ja) | 安定化電源回路 | |
| JPH03218227A (ja) | スイッチング電源の放電回路 | |
| US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| JP4427198B2 (ja) | 半導体集積回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPH0248895Y2 (ja) | ||
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPS6338694Y2 (ja) | ||
| JP2521374B2 (ja) | 充放電回路 | |
| JP2605803Y2 (ja) | 過負荷検知回路 | |
| JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
| JP2946601B2 (ja) | クランプ回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JP2000092823A (ja) | カレントリミッタ回路 | |
| JPH0513064Y2 (ja) | ||
| JP2550416B2 (ja) | クランプ回路 | |
| JPH0462608A (ja) | Dc―dcコンバータの突入電流防止回路 | |
| JPS60261206A (ja) | ミユ−テイング回路 | |
| JPH0659754A (ja) | 過電流制限回路 | |
| JPS6135612A (ja) | 出力開閉素子の短絡保護回路 | |
| JPH04118587A (ja) | タイマ回路 | |
| JP2007286989A (ja) | 電源レギュレータ | |
| JPH037418A (ja) | 負帰還差動増幅回路 | |
| JPH10191559A (ja) | 電流制御回路 | |
| JPH0370466A (ja) | ドライブ安定化回路内蔵の電源回路 |