JPH03218264A - rectifier - Google Patents
rectifierInfo
- Publication number
- JPH03218264A JPH03218264A JP1399890A JP1399890A JPH03218264A JP H03218264 A JPH03218264 A JP H03218264A JP 1399890 A JP1399890 A JP 1399890A JP 1399890 A JP1399890 A JP 1399890A JP H03218264 A JPH03218264 A JP H03218264A
- Authority
- JP
- Japan
- Prior art keywords
- rectifier
- field effect
- electrode
- effect transistor
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業十の利用分野〕
この発明は整流装置、特に電界効果トランジスタを用い
た整流装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Fields of Application in Industry] The present invention relates to a rectifier, particularly a rectifier using a field effect transistor.
第7図は、例えば特開昭55−109174号公報(以
下従来例という)に開示された整流装置を示す回路図で
ある。図面第7図において、1は交流電源、2は交流電
源1に1次側を接続したトランス、19及び20はそれ
ぞれこのトランス2の2次側にアノード端子を接続した
シリコンダイオード等のダイオード、3はこれらダイオ
ード19及び20それぞれのカソート端子に一端を接続
したヂョークコイル、4はこのチョークコイル3の他端
に一端を接続し、他端をダイオート20のアノード端子
に接続した平滑コンデンサ、5はこの平滑コンデンサ4
に並列に接続された負荷である。FIG. 7 is a circuit diagram showing a rectifier disclosed in, for example, Japanese Patent Laid-Open No. 55-109174 (hereinafter referred to as conventional example). In FIG. 7, 1 is an AC power supply, 2 is a transformer whose primary side is connected to the AC power supply 1, 19 and 20 are diodes such as silicon diodes whose anode terminals are connected to the secondary side of the transformer 2, and 3. is a choke coil with one end connected to the cathode terminal of each of these diodes 19 and 20, 4 is a smoothing capacitor whose one end is connected to the other end of this choke coil 3, and the other end is connected to the anode terminal of diode 20, and 5 is this smoothing capacitor. capacitor 4
is a load connected in parallel with .
次にこの従来例の動作について第7図を用いて説明する
。図面第7図において、交流電源1よりトランス2を通
して降圧もしくは昇圧し、ダイオード19で整流し、ダ
イオート20とチョークコイル3と平滑コンデンサ4に
より平滑し、負荷5に直流を与えるものである。Next, the operation of this conventional example will be explained using FIG. 7. In FIG. 7 of the drawing, the voltage is stepped down or stepped up from an AC power source 1 through a transformer 2, rectified by a diode 19, smoothed by a diode 20, a choke coil 3, and a smoothing capacitor 4, and then a DC voltage is applied to a load 5.
以上のように、従来例の整流装置としては一般にシリコ
ンダイオードが使用されており、更に高い整流効果を得
るためにスイッチングレギュレー夕方式を導人したもの
が多く用いられている。この場合、従来のシリコンダイ
オードでは少数キャリアに起因するスイッチング損失や
順方向電圧による損失が大きくなるため、キャリアのラ
イフタイムを短くしたファーストリカバリダイオードや
ショットキバリアダイオードが用いられていた。As described above, silicon diodes are generally used as conventional rectifiers, and in order to obtain even higher rectification effects, those derived from the switching regulator type are often used. In this case, since conventional silicon diodes have large switching losses due to minority carriers and losses due to forward voltage, fast recovery diodes and Schottky barrier diodes with short carrier lifetimes have been used.
しかし、近年のLSIの発達は駆動電源電圧を低下させ
る方向に動いている。このような電源電圧の低圧化に伴
ない、従来あまり問題とされなかった整流素子の損失が
整流効率の点から問題視されるに至った。However, the recent development of LSI is moving in the direction of lowering the driving power supply voltage. As the power supply voltage becomes lower, the loss of rectifying elements, which has not been a problem in the past, has come to be seen as a problem from the viewpoint of rectification efficiency.
この整流素子の損失のうち大部分は順方向動作時のジュ
ール損失であり、これはいわゆる順方向降下電圧を小さ
くすることによって減少させることができる。しかし、
従来から用いられているファーストリカバリダイオード
やショットキバリアダイオートでは物理的限界があるた
め、順方向降下電圧を小、さくするのには限界があり、
例えば出力電圧2vで整流効率を90%以上にすること
は困難であるなどの問題点があった。Most of the loss in this rectifying element is Joule loss during forward operation, and this can be reduced by reducing the so-called forward voltage drop. but,
There are physical limits to the conventionally used fast recovery diodes and Schottky barrier diodes, so there is a limit to how much the forward drop voltage can be reduced.
For example, there have been problems in that it is difficult to achieve a rectification efficiency of 90% or more at an output voltage of 2V.
この発明は上記のような問題点を解消するためになされ
たもので、絶縁ゲート型電界効果トランジスタを整流素
子として用いて、従来のダイオードよりも損失が少なく
整流効果が高い整流装置を得ることを目的とする。This invention was made to solve the above-mentioned problems, and aims to obtain a rectifier device that uses an insulated gate field effect transistor as a rectifying element and has a higher rectifying effect with less loss than conventional diodes. purpose.
このため、この発明においては、第1電極,第2電極お
よびゲート電極を有する絶縁ゲート型電界効果トランジ
スタと、前記第1電極と第2電極の間に寄生し、所望の
整流方向に接続した集積逆方向PN接合整流素子と、前
記集積逆方向PN接合整流素子と直列に接続し、電流の
有無を検出する電流検出手段と、前記電流検出手段より
の電流検出情報により前記ゲート電極のゲート信号を制
御するゲート駆動手段と、を具備して成る整流装置によ
り、前記目的を達成しようとするものである。For this reason, the present invention includes an insulated gate field effect transistor having a first electrode, a second electrode, and a gate electrode, and an integrated circuit parasitic between the first electrode and the second electrode and connected in a desired rectification direction. a reverse direction PN junction rectifier; a current detection means connected in series with the integrated reverse direction PN junction rectifier to detect the presence or absence of current; and a gate signal of the gate electrode based on current detection information from the current detection means. The purpose of the present invention is to achieve the above object by a rectifying device comprising a gate driving means for controlling the rectifying device.
この発明における整流装置は、電源検出手段により集積
逆方向PN接合整流素子に電流が流れたことを検出し、
ゲート駆動手段により絶縁ゲート型電界効果トランジス
タにチャネルを生成させ、前記チャネルにより順方向降
下電圧を小さくする。The rectifier according to the present invention detects that a current flows through the integrated reverse PN junction rectifier by means of a power supply detection means,
A channel is generated in the insulated gate field effect transistor by the gate driving means, and the forward voltage drop is reduced by the channel.
(実施例) 以下、この発明の一実施例を図面に基づいて説明する。(Example) Hereinafter, one embodiment of the present invention will be described based on the drawings.
図面第1図はこの発明の一実施例である整流装置の構成
を示す回路図、第2図は絶縁ゲート型電界効果トランジ
スタと従来のダイオードとの動作電流電圧特性を示す特
性図、第3図はこの実施例に従来のダイオードを付加し
た整流装置の構成を示す回路図、第4図はフライバック
トランスの場合の整流装置の構成を示す回路図、第5図
および第6図は補助巻線を設けた場合可能な整流装置の
構成を示す回路図である。Figure 1 is a circuit diagram showing the configuration of a rectifier that is an embodiment of the present invention, Figure 2 is a characteristic diagram showing the operating current-voltage characteristics of an insulated gate field effect transistor and a conventional diode, and Figure 3 is a diagram showing the operating current-voltage characteristics of an insulated gate field effect transistor and a conventional diode. is a circuit diagram showing the configuration of a rectifier in which a conventional diode is added to this embodiment, Figure 4 is a circuit diagram showing the configuration of a rectifier in the case of a flyback transformer, and Figures 5 and 6 are auxiliary windings. FIG. 2 is a circuit diagram showing a possible configuration of a rectifying device when a rectifying device is provided.
図中、前記従来例におけると同一又は相当構成要素は同
一符号で表わし、一部重複して説明する。In the drawings, the same or equivalent components as those in the conventional example are indicated by the same reference numerals, and some parts will be explained repeatedly.
図面第1図において、6は第1の絶縁ゲート型電界効果
トランジスタであり、第1電極a,第2電極bおよびゲ
ート電極Cを有している。7は第1の絶縁ゲート型電界
効果トランジスタ6の第1電極aと第2電極bの間に寄
生し、所望の整流方向に接続した集積逆方向PN接合整
流素子、8はこの集積逆方向PN接合整流素子7と直列
に接続し、電流の有無を検出する電流検出手段Aである
第1の電流検出回路、9はこの第1の電流検出回路8の
電流検出情報を受け、前記第1の絶縁ゲート型電界効果
トランジスタ6にゲート信号を与え制御するゲート駆動
千段Bである第1のゲート駆動回路、10は第2の絶縁
ゲート型電界効果トランジスタ、11はこの第2の絶縁
ゲート型電界効果トランジスタ10の第1電極aと第2
電極bの間に寄生し、所望の整流方向に接続した集積逆
方向PN接合整流素子、12はこの集積逆方向PN接合
整流素子11と直列に接続し電流の有無を検出する電流
検出手段Aである第2の電流検出回路、13は電流検出
回路12の電流検出情報を受け前記絶縁ゲート型電界効
果トランジスタ10にゲート信号を与え制御するゲート
駆動丁段Bである第2のケート駆動回路、2a及び2b
はそれぞれトランス2の2次側の端子である。In FIG. 1, 6 is a first insulated gate field effect transistor, which has a first electrode a, a second electrode b, and a gate electrode C. In FIG. 7 is an integrated reverse PN junction rectifier parasitic between the first electrode a and the second electrode b of the first insulated gate field effect transistor 6 and connected in a desired rectification direction; 8 is this integrated reverse PN junction rectifier; A first current detection circuit 9, which is current detection means A that is connected in series with the junction rectifier 7 and detects the presence or absence of current, receives current detection information from the first current detection circuit 8 and detects the presence or absence of current. A first gate drive circuit, which is a gate drive stage B, applies a gate signal to an insulated gate field effect transistor 6 to control it; 10 is a second insulated gate field effect transistor; 11 is a second insulated gate field effect transistor; The first electrode a and the second electrode of the effect transistor 10
An integrated reverse PN junction rectifier parasitic between the electrodes b and connected in a desired rectification direction; 12 is a current detection means A connected in series with the integrated reverse PN junction rectifier 11 to detect the presence or absence of current; A certain second current detection circuit 13 is a second gate drive circuit 2a which is a gate drive stage B which receives current detection information from the current detection circuit 12 and applies a gate signal to the insulated gate field effect transistor 10 to control it. and 2b
are terminals on the secondary side of the transformer 2, respectively.
次にこの実施例の動作を第1図および第2図を用いて説
明する。Next, the operation of this embodiment will be explained using FIGS. 1 and 2.
図面第1図において、先ず、交流電源1よりトランス2
を通して降圧或は昇圧する。トランス2の2次側端子2
aの電位が2bの電位よりも高い場合、集積逆方向PN
接合整流素子11はプロツキング状態となっており、第
2の電流検出回路12には電流が流れない。従って、第
2のゲート駆動回路13は第2の絶縁ゲート型電界効果
トランジスタ10のゲートCにオフ信号を与えており、
第2の絶縁ゲート型電界効果トランジスタ10はチャネ
ル(図示せず)が消滅した状態となっている。このとき
、電流はトランス2の端子2a、チョークコイル3、平
滑コンデンサ4及び負荷5、第1の絶縁ゲート型電界効
果トランジスタ6の集積逆方向PN接合整流素子7、第
1の電流検出回路8、トランス2の端7− 2 bの経
路で流わはじめる。第1の電流検出回路8は電流が流れ
たことを検知し、第1のゲート駆動回路9に信号を与え
る。これにより、第1のゲート駆動回路9は第1の絶縁
ゲート型電界効果トランジスタ6のゲート電極Cにバイ
アスを加え、ヂャネル(図示せず)を生成させる。チャ
ネルが生成すると電流の大部分が該チャネル部を流れ、
第2図の特性線16に示すような線形特性になり、降下
電圧を低くすることができる。ちなみに、この第2図に
おいて、14は絶縁ゲート型電界効果トランジスタの集
積逆方向PN接合整流素子、即ち寄生ダイオードの特性
線、15は従来のダイオードの特性線、16は前記のよ
うにゲートバイアス時の絶縁ゲート型電界効果トランジ
スタの電流電圧逆特性線である。In Figure 1 of the drawing, first, transformer 2 is connected to AC power supply 1.
Pressure decreases or increases through Secondary terminal 2 of transformer 2
If the potential of a is higher than the potential of 2b, the integrated reverse PN
The junction rectifying element 11 is in a blocking state, and no current flows through the second current detection circuit 12. Therefore, the second gate drive circuit 13 gives an off signal to the gate C of the second insulated gate field effect transistor 10,
The second insulated gate field effect transistor 10 is in a state where a channel (not shown) has disappeared. At this time, the current flows through the terminal 2a of the transformer 2, the choke coil 3, the smoothing capacitor 4 and the load 5, the integrated reverse PN junction rectifier 7 of the first insulated gate field effect transistor 6, the first current detection circuit 8, It begins to flow through the path at the end 7-2b of the transformer 2. The first current detection circuit 8 detects the flow of current and provides a signal to the first gate drive circuit 9. As a result, the first gate drive circuit 9 applies a bias to the gate electrode C of the first insulated gate field effect transistor 6 to generate a channel (not shown). When a channel is generated, most of the current flows through the channel,
A linear characteristic as shown by the characteristic line 16 in FIG. 2 is obtained, and the voltage drop can be reduced. Incidentally, in FIG. 2, 14 is the characteristic line of the integrated reverse PN junction rectifier of the insulated gate field effect transistor, that is, the parasitic diode, 15 is the characteristic line of the conventional diode, and 16 is the characteristic line when gate biased as described above. This is the current-voltage inverse characteristic line of an insulated gate field effect transistor.
次に、トランス2の2次側端子2aの電位が2bの電位
よりも低くなった場合、第1の絶縁ゲート型電界効果ト
ランジスタ6及び集積逆方向PN接合整流素子7に電流
が流れなくなり、第1の電流検出回路8で電流が流れな
くなったことを検知し、第1のゲート駆動回路9に信号
を与える。この信号により、第1のゲート駆動回路9は
第1の絶縁ゲート型電界効果トランジスタ6のゲートを
オフさせ、チャネルを消滅させる。Next, when the potential at the secondary terminal 2a of the transformer 2 becomes lower than the potential at the secondary terminal 2b, no current flows through the first insulated gate field effect transistor 6 and the integrated reverse PN junction rectifier 7, and the The first current detection circuit 8 detects that the current no longer flows, and provides a signal to the first gate drive circuit 9. This signal causes the first gate drive circuit 9 to turn off the gate of the first insulated gate field effect transistor 6 and eliminate the channel.
一方、チョークコイル3に蓄えられていたエネルギーが
ヂョークコイル3,平滑コンデンサ4及び負荷5,第2
の絶縁ゲート型電界効果トランジスタ10の集積逆方向
PN接合整流素子11,第2の電流検出回路12のそれ
ぞれを通って回生される。第2の電流検出回路12は、
電流が流れはじめたことを検知し、第2のゲート駆動回
路13に信号を与える。これにより、第2のゲート駆動
回路13は第2の絶縁ゲート型電界効果トランジスタ1
0のゲート電極にバイアスを加え、チャネルを生成させ
る。ヂャネルが生成すると電流の大部分がチャネル部を
流れ、降下電圧を低くすることができる。On the other hand, the energy stored in the choke coil 3 is transferred to the choke coil 3, the smoothing capacitor 4, the load 5, and the second
The current is regenerated through the integrated reverse PN junction rectifier 11 of the insulated gate field effect transistor 10 and the second current detection circuit 12, respectively. The second current detection circuit 12 is
It detects that the current has started flowing and gives a signal to the second gate drive circuit 13. Thereby, the second gate drive circuit 13 drives the second insulated gate field effect transistor 1.
A bias is applied to the gate electrode of 0 to generate a channel. When a channel is generated, most of the current flows through the channel, making it possible to lower the voltage drop.
従って、従来のダイオードよりジュール損失が少なくな
り、整流効果が高くなる。Therefore, the Joule loss is lower than that of conventional diodes, and the rectification effect is increased.
次にこの実施例に従来のダイオードを付加した例示につ
いて、第3図を用いて説明する。Next, an example in which a conventional diode is added to this embodiment will be described with reference to FIG.
図面第3図において、17及び18はそれぞれ第1及び
第2の絶縁ゲート型電界効果トランジスタ6及び10の
それぞれと並列に接続されたショットキバリアダイオー
ドである。その他の構成は前記実施例と同様であるので
、その重複説明は省略する。In FIG. 3, 17 and 18 are Schottky barrier diodes connected in parallel with the first and second insulated gate field effect transistors 6 and 10, respectively. The rest of the configuration is the same as that of the previous embodiment, so a redundant explanation thereof will be omitted.
図面第3図において、前記のように、絶縁ゲート型電界
効果トランシスタ6,10それぞれの集積逆方向PN接
合整流素子7,11と同方向に並列にショットキバリア
ダイオード17.18を接続することによって、トラン
ス2の端子2aと2bの電位が逆転したとき、絶縁ゲー
ト型電界効果トランジスタ6,10のそれぞれのゲート
に速く信号を与えるようにしたものである。こわは、1
0
前記第2図て説明したように、集積逆方向PN接合整流
素子は特性線14のような特性であるのに対し、従来の
ダイオード、例えばショットキパリアダイオートやファ
ーストリカバリダイオート等は特性線15のような特性
を持つため、オフセット電圧が低く、速く電流が流れは
しめることを利用しものである。In FIG. 3 of the drawing, as described above, by connecting the Schottky barrier diodes 17 and 18 in parallel in the same direction as the integrated reverse PN junction rectifiers 7 and 11 of the insulated gate field effect transistors 6 and 10, respectively, When the potentials of terminals 2a and 2b of transformer 2 are reversed, a signal is quickly applied to each gate of insulated gate field effect transistors 6 and 10. Fear is 1
0 As explained in Figure 2 above, integrated reverse PN junction rectifiers have characteristics as shown in characteristic line 14, whereas conventional diodes, such as Schottky pariah diodes and fast recovery diodes, have characteristics as shown in characteristic line 14. 15, the offset voltage is low and the current flows quickly.
尚、前記実施例はフオワートタイプの整流装置について
説明したが、この発明は他のタイプの整流装置、例えば
フライバックタイプ,ハーフブリッジタイプ,フルブリ
ッジタイプ等の整流装置にも適用することが可能である
。Incidentally, although the above embodiment has been described with respect to a forward type rectifier, the present invention can also be applied to other types of rectifiers, such as flyback type, half bridge type, full bridge type, etc. It is.
上記の各タイプの整流装置のうち、フライバックタイプ
の整流装置について第4図を用いて簡単に説明する。Among the above-mentioned types of rectifiers, a flyback type rectifier will be briefly explained using FIG. 4.
図面第4図は前記フライハツクタイプの整流装置の回路
図であり、図中符号1〜9は前記各実施例と同一又は相
当部分を示している。このフライバックタイプでは、ゲ
ート駆動回路9のケートノ父イアス用電源は出力端子電
圧を利用すること力3可11
能である。また、公知の補助巻線を設けゲートバイアス
用電源をつくっても良く、この場合、第5図もしくは第
6図に示す整流装置も可能となる。電流検出回路8及び
12のそれぞれは、例えばCTを使用した回路である。FIG. 4 is a circuit diagram of the flyhack type rectifier, and reference numerals 1 to 9 in the figure indicate the same or equivalent parts as in each of the embodiments described above. In this flyback type, the power supply for the gate drive circuit 9 can utilize the output terminal voltage. Further, a known auxiliary winding may be provided to create a gate bias power source, and in this case, a rectifier as shown in FIG. 5 or 6 can be obtained. Each of the current detection circuits 8 and 12 is a circuit using, for example, a CT.
前記実施例は絶縁ゲート型電界効果トランジスタとして
n−チャネルのものについて説明したが、P−チャネル
で整流装置を構成しても良いことは言うまてもない。In the above embodiment, an n-channel insulated gate field effect transistor has been described, but it goes without saying that the rectifier may also be constructed of a p-channel.
(発明の効果〕
以上説明したように、この発明によれば、絶縁ゲート型
電界効果トランジスタを整流素子として用いて、従来の
ダイオートよりも損失が少なく整流効果が高い整流装置
を得ることができる効果がある。(Effects of the Invention) As explained above, according to the present invention, it is possible to obtain a rectifier device that uses an insulated gate field effect transistor as a rectifier element and has a higher rectifying effect with less loss than a conventional diode. There is.
【図面の簡単な説明】
第1図はこの発明の一実施例による整流装置を示す回路
図、第2図は絶縁ゲート型電界効果トランジスタと従来
のダイオードとの動作電流電圧特性を示す特性図、第3
図はこの実施例に従来の1 2
ダイオートを付加した整流装置の構成を示す回路図、第
4図はフライバックトランスの場合の整流装置の構成を
示す回路図、第5図および第6図は補助巻線を設けた場
合可能な整流装置の構成を示す回路図、第7図は従来の
整流装置の構成を示す回路図である。
A・・・・・・電流検出手段
B・・・・・・ゲート駆動手段
1・・・・・・交流電源
2・一・・・トランス
3・・・・・・チョークコイル
4・・・・・・平滑コンデンサ
5・・・・・・負荷
6・・・・・・第1の絶縁ゲート型電界効果トランジス
タ
7・・・・・・第1の集積逆方向PN接合整流素子8・
・・・・・第1の電流検出回路
9・・・・・・第1のゲート駆動回路
11・・・・・・第2の集積逆方向PN接合整流素子1
3
2・・・・・・第2の電流検出回路
3・・・・・・第2のゲート駆動回路
4・・・・・・寄生ダイオードの特性
5・・・・・・従来のダイオードの特性1 7,
18・・・・・・ショットキバリアダイオート1 9,
20・・・・・・従来のダイオード
なお、
図中、同一符号は同一又は相当部分を示ず。[Brief Description of the Drawings] Fig. 1 is a circuit diagram showing a rectifier according to an embodiment of the present invention, Fig. 2 is a characteristic diagram showing operating current-voltage characteristics of an insulated gate field effect transistor and a conventional diode, Third
The figure is a circuit diagram showing the configuration of a rectifier in which a conventional 1 2 diode is added to this embodiment, Figure 4 is a circuit diagram showing the configuration of a rectifier in the case of a flyback transformer, and Figures 5 and 6 are FIG. 7 is a circuit diagram showing the configuration of a rectifier that is possible when an auxiliary winding is provided. FIG. 7 is a circuit diagram showing the configuration of a conventional rectifier. A...Current detection means B...Gate drive means 1...AC power supply 2.1...Transformer 3...Choke coil 4... ... Smoothing capacitor 5 ... Load 6 ... First insulated gate field effect transistor 7 ... First integrated reverse PN junction rectifier 8 ...
...First current detection circuit 9 ...First gate drive circuit 11 ...Second integrated reverse PN junction rectifier 1
3 2...Second current detection circuit 3...Second gate drive circuit 4...Characteristics of parasitic diode 5...Characteristics of conventional diode 1 7, 18... Schottky barrier diode 1 9, 20... Conventional diode Note that in the figures, the same reference numerals do not indicate the same or equivalent parts.
Claims (1)
ト型電界効果トランジスタと、 前記第1電極と第2電極の間に寄生し、所望の整流方向
に接続した集積逆方向PN接合整流素子と、 前記集積逆方向PN接合整流素子と直列に接続し、電流
の有無を検出する電流検出手段と、前記電流検出手段よ
りの電流検出情報により前記ゲート電極のゲート信号を
制御するゲート駆動手段と、 を具備して成ることを特徴とする整流装置。[Claims] An insulated gate field effect transistor having a first electrode, a second electrode, and a gate electrode, an integrated reverse direction parasitic between the first electrode and the second electrode and connected in a desired rectification direction. a PN junction rectifying element; a current detecting means connected in series with the integrated reverse PN junction rectifying element to detect the presence or absence of current; and controlling a gate signal of the gate electrode based on current detection information from the current detecting means. A rectifier comprising: a gate drive means; and a rectifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1399890A JPH03218264A (en) | 1990-01-24 | 1990-01-24 | rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1399890A JPH03218264A (en) | 1990-01-24 | 1990-01-24 | rectifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218264A true JPH03218264A (en) | 1991-09-25 |
Family
ID=11848900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1399890A Pending JPH03218264A (en) | 1990-01-24 | 1990-01-24 | rectifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218264A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644396U (en) * | 1992-11-13 | 1994-06-10 | サンケン電気株式会社 | rectifier |
| WO1997047071A1 (en) * | 1996-06-05 | 1997-12-11 | Ntt Data Corporation | Electric circuit |
| WO1998021815A1 (en) * | 1996-11-13 | 1998-05-22 | Seiko Epson Corporation | Power supply device and portable electronic equipment |
| JP2008541689A (en) * | 2005-05-18 | 2008-11-20 | ピーエステック カンパニーリミテッド | Synchronous rectification series resonant converter operating in intermittent mode |
| JP2010088291A (en) * | 2008-09-04 | 2010-04-15 | Denso Corp | Dc-dc converter |
| JP2014112993A (en) * | 2012-12-05 | 2014-06-19 | Nec Lighting Ltd | Rectifier circuit and rectification method |
| US10432107B2 (en) | 2017-03-29 | 2019-10-01 | Fujitsu Semiconductor Limited | Rectifier circuit and electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319470A (en) * | 1986-07-10 | 1988-01-27 | Akai Electric Co Ltd | Power transmission mechanism |
-
1990
- 1990-01-24 JP JP1399890A patent/JPH03218264A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319470A (en) * | 1986-07-10 | 1988-01-27 | Akai Electric Co Ltd | Power transmission mechanism |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644396U (en) * | 1992-11-13 | 1994-06-10 | サンケン電気株式会社 | rectifier |
| WO1997047071A1 (en) * | 1996-06-05 | 1997-12-11 | Ntt Data Corporation | Electric circuit |
| WO1998021815A1 (en) * | 1996-11-13 | 1998-05-22 | Seiko Epson Corporation | Power supply device and portable electronic equipment |
| JP2008541689A (en) * | 2005-05-18 | 2008-11-20 | ピーエステック カンパニーリミテッド | Synchronous rectification series resonant converter operating in intermittent mode |
| JP2010088291A (en) * | 2008-09-04 | 2010-04-15 | Denso Corp | Dc-dc converter |
| US8179106B2 (en) | 2008-09-04 | 2012-05-15 | Denso Corporation | DC-DC converter |
| JP2014112993A (en) * | 2012-12-05 | 2014-06-19 | Nec Lighting Ltd | Rectifier circuit and rectification method |
| US10432107B2 (en) | 2017-03-29 | 2019-10-01 | Fujitsu Semiconductor Limited | Rectifier circuit and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870555A (en) | High-efficiency DC-to-DC power supply with synchronous rectification | |
| US6760235B2 (en) | Soft start for a synchronous rectifier in a power converter | |
| JP3152016B2 (en) | Control device for power MOSFET for synchronous rectification | |
| JP3447471B2 (en) | Switching power supply and surge voltage absorbing method using the switching power supply | |
| US6738270B2 (en) | Parallel power source system | |
| TW200901612A (en) | Step-down switching regulator with freewheeling diode | |
| EP1229635B1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| JP7510804B2 (en) | Power Control Unit | |
| JPH06233527A (en) | Switching regulator, and circuit for preventing damage of switching element | |
| US10903751B2 (en) | Method and system of driving an electrically controlled switch with a snubber capacitor | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| JP3202416B2 (en) | Synchronous rectifier converter | |
| US12126263B2 (en) | Power conversion circuit, power module, converter, and inverter | |
| JPH03218264A (en) | rectifier | |
| JP3341825B2 (en) | Synchronous rectification type DC-DC converter | |
| JPH08289538A (en) | DC-DC converter | |
| JPH1169803A (en) | Switching power supply | |
| JP4154658B2 (en) | Control circuit for synchronous rectification MOSFET | |
| JP2001309670A (en) | Inverter drive circuit | |
| JP2999905B2 (en) | Switching power supply | |
| EP1654797A1 (en) | Output voltage control of a synchronous rectifier | |
| JP3199922B2 (en) | Synchronous rectification circuit | |
| JPH10146054A (en) | Dc converter device | |
| JPH08289546A (en) | Capacitor charging current suppressor | |
| JP2000050625A (en) | Switching power supply circuit |