JPH03218264A - 整流装置 - Google Patents
整流装置Info
- Publication number
- JPH03218264A JPH03218264A JP1399890A JP1399890A JPH03218264A JP H03218264 A JPH03218264 A JP H03218264A JP 1399890 A JP1399890 A JP 1399890A JP 1399890 A JP1399890 A JP 1399890A JP H03218264 A JPH03218264 A JP H03218264A
- Authority
- JP
- Japan
- Prior art keywords
- rectifier
- field effect
- electrode
- effect transistor
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業十の利用分野〕
この発明は整流装置、特に電界効果トランジスタを用い
た整流装置に関するものである。
た整流装置に関するものである。
第７図は、例えば特開昭５５−１０９１７４号公報（以
下従来例という）に開示された整流装置を示す回路図で
ある。図面第７図において、１は交流電源、２は交流電
源１に１次側を接続したトランス、１９及び２０はそれ
ぞれこのトランス２の２次側にアノード端子を接続した
シリコンダイオード等のダイオード、３はこれらダイオ
ード１９及び２０それぞれのカソート端子に一端を接続
したヂョークコイル、４はこのチョークコイル３の他端
に一端を接続し、他端をダイオート２０のアノード端子
に接続した平滑コンデンサ、５はこの平滑コンデンサ４
に並列に接続された負荷である。
下従来例という）に開示された整流装置を示す回路図で
ある。図面第７図において、１は交流電源、２は交流電
源１に１次側を接続したトランス、１９及び２０はそれ
ぞれこのトランス２の２次側にアノード端子を接続した
シリコンダイオード等のダイオード、３はこれらダイオ
ード１９及び２０それぞれのカソート端子に一端を接続
したヂョークコイル、４はこのチョークコイル３の他端
に一端を接続し、他端をダイオート２０のアノード端子
に接続した平滑コンデンサ、５はこの平滑コンデンサ４
に並列に接続された負荷である。
次にこの従来例の動作について第７図を用いて説明する
。図面第７図において、交流電源１よりトランス２を通
して降圧もしくは昇圧し、ダイオード１９で整流し、ダ
イオート２０とチョークコイル３と平滑コンデンサ４に
より平滑し、負荷５に直流を与えるものである。
。図面第７図において、交流電源１よりトランス２を通
して降圧もしくは昇圧し、ダイオード１９で整流し、ダ
イオート２０とチョークコイル３と平滑コンデンサ４に
より平滑し、負荷５に直流を与えるものである。
以上のように、従来例の整流装置としては一般にシリコ
ンダイオードが使用されており、更に高い整流効果を得
るためにスイッチングレギュレー夕方式を導人したもの
が多く用いられている。この場合、従来のシリコンダイ
オードでは少数キャリアに起因するスイッチング損失や
順方向電圧による損失が大きくなるため、キャリアのラ
イフタイムを短くしたファーストリカバリダイオードや
ショットキバリアダイオードが用いられていた。
ンダイオードが使用されており、更に高い整流効果を得
るためにスイッチングレギュレー夕方式を導人したもの
が多く用いられている。この場合、従来のシリコンダイ
オードでは少数キャリアに起因するスイッチング損失や
順方向電圧による損失が大きくなるため、キャリアのラ
イフタイムを短くしたファーストリカバリダイオードや
ショットキバリアダイオードが用いられていた。
しかし、近年のＬＳＩの発達は駆動電源電圧を低下させ
る方向に動いている。このような電源電圧の低圧化に伴
ない、従来あまり問題とされなかった整流素子の損失が
整流効率の点から問題視されるに至った。
る方向に動いている。このような電源電圧の低圧化に伴
ない、従来あまり問題とされなかった整流素子の損失が
整流効率の点から問題視されるに至った。
この整流素子の損失のうち大部分は順方向動作時のジュ
ール損失であり、これはいわゆる順方向降下電圧を小さ
くすることによって減少させることができる。しかし、
従来から用いられているファーストリカバリダイオード
やショットキバリアダイオートでは物理的限界があるた
め、順方向降下電圧を小、さくするのには限界があり、
例えば出力電圧２ｖで整流効率を９０％以上にすること
は困難であるなどの問題点があった。
ール損失であり、これはいわゆる順方向降下電圧を小さ
くすることによって減少させることができる。しかし、
従来から用いられているファーストリカバリダイオード
やショットキバリアダイオートでは物理的限界があるた
め、順方向降下電圧を小、さくするのには限界があり、
例えば出力電圧２ｖで整流効率を９０％以上にすること
は困難であるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、絶縁ゲート型電界効果トランジスタを整流素
子として用いて、従来のダイオードよりも損失が少なく
整流効果が高い整流装置を得ることを目的とする。
たもので、絶縁ゲート型電界効果トランジスタを整流素
子として用いて、従来のダイオードよりも損失が少なく
整流効果が高い整流装置を得ることを目的とする。
このため、この発明においては、第１電極，第２電極お
よびゲート電極を有する絶縁ゲート型電界効果トランジ
スタと、前記第１電極と第２電極の間に寄生し、所望の
整流方向に接続した集積逆方向ＰＮ接合整流素子と、前
記集積逆方向ＰＮ接合整流素子と直列に接続し、電流の
有無を検出する電流検出手段と、前記電流検出手段より
の電流検出情報により前記ゲート電極のゲート信号を制
御するゲート駆動手段と、を具備して成る整流装置によ
り、前記目的を達成しようとするものである。
よびゲート電極を有する絶縁ゲート型電界効果トランジ
スタと、前記第１電極と第２電極の間に寄生し、所望の
整流方向に接続した集積逆方向ＰＮ接合整流素子と、前
記集積逆方向ＰＮ接合整流素子と直列に接続し、電流の
有無を検出する電流検出手段と、前記電流検出手段より
の電流検出情報により前記ゲート電極のゲート信号を制
御するゲート駆動手段と、を具備して成る整流装置によ
り、前記目的を達成しようとするものである。
この発明における整流装置は、電源検出手段により集積
逆方向ＰＮ接合整流素子に電流が流れたことを検出し、
ゲート駆動手段により絶縁ゲート型電界効果トランジス
タにチャネルを生成させ、前記チャネルにより順方向降
下電圧を小さくする。
逆方向ＰＮ接合整流素子に電流が流れたことを検出し、
ゲート駆動手段により絶縁ゲート型電界効果トランジス
タにチャネルを生成させ、前記チャネルにより順方向降
下電圧を小さくする。
（実施例）
以下、この発明の一実施例を図面に基づいて説明する。
図面第１図はこの発明の一実施例である整流装置の構成
を示す回路図、第２図は絶縁ゲート型電界効果トランジ
スタと従来のダイオードとの動作電流電圧特性を示す特
性図、第３図はこの実施例に従来のダイオードを付加し
た整流装置の構成を示す回路図、第４図はフライバック
トランスの場合の整流装置の構成を示す回路図、第５図
および第６図は補助巻線を設けた場合可能な整流装置の
構成を示す回路図である。
を示す回路図、第２図は絶縁ゲート型電界効果トランジ
スタと従来のダイオードとの動作電流電圧特性を示す特
性図、第３図はこの実施例に従来のダイオードを付加し
た整流装置の構成を示す回路図、第４図はフライバック
トランスの場合の整流装置の構成を示す回路図、第５図
および第６図は補助巻線を設けた場合可能な整流装置の
構成を示す回路図である。
図中、前記従来例におけると同一又は相当構成要素は同
一符号で表わし、一部重複して説明する。
一符号で表わし、一部重複して説明する。
図面第１図において、６は第１の絶縁ゲート型電界効果
トランジスタであり、第１電極ａ，第２電極ｂおよびゲ
ート電極Ｃを有している。７は第１の絶縁ゲート型電界
効果トランジスタ６の第１電極ａと第２電極ｂの間に寄
生し、所望の整流方向に接続した集積逆方向ＰＮ接合整
流素子、８はこの集積逆方向ＰＮ接合整流素子７と直列
に接続し、電流の有無を検出する電流検出手段Ａである
第１の電流検出回路、９はこの第１の電流検出回路８の
電流検出情報を受け、前記第１の絶縁ゲート型電界効果
トランジスタ６にゲート信号を与え制御するゲート駆動
千段Ｂである第１のゲート駆動回路、１０は第２の絶縁
ゲート型電界効果トランジスタ、１１はこの第２の絶縁
ゲート型電界効果トランジスタ１０の第１電極ａと第２
電極ｂの間に寄生し、所望の整流方向に接続した集積逆
方向ＰＮ接合整流素子、１２はこの集積逆方向ＰＮ接合
整流素子１１と直列に接続し電流の有無を検出する電流
検出手段Ａである第２の電流検出回路、１３は電流検出
回路１２の電流検出情報を受け前記絶縁ゲート型電界効
果トランジスタ１０にゲート信号を与え制御するゲート
駆動丁段Ｂである第２のケート駆動回路、２ａ及び２ｂ
はそれぞれトランス２の２次側の端子である。
トランジスタであり、第１電極ａ，第２電極ｂおよびゲ
ート電極Ｃを有している。７は第１の絶縁ゲート型電界
効果トランジスタ６の第１電極ａと第２電極ｂの間に寄
生し、所望の整流方向に接続した集積逆方向ＰＮ接合整
流素子、８はこの集積逆方向ＰＮ接合整流素子７と直列
に接続し、電流の有無を検出する電流検出手段Ａである
第１の電流検出回路、９はこの第１の電流検出回路８の
電流検出情報を受け、前記第１の絶縁ゲート型電界効果
トランジスタ６にゲート信号を与え制御するゲート駆動
千段Ｂである第１のゲート駆動回路、１０は第２の絶縁
ゲート型電界効果トランジスタ、１１はこの第２の絶縁
ゲート型電界効果トランジスタ１０の第１電極ａと第２
電極ｂの間に寄生し、所望の整流方向に接続した集積逆
方向ＰＮ接合整流素子、１２はこの集積逆方向ＰＮ接合
整流素子１１と直列に接続し電流の有無を検出する電流
検出手段Ａである第２の電流検出回路、１３は電流検出
回路１２の電流検出情報を受け前記絶縁ゲート型電界効
果トランジスタ１０にゲート信号を与え制御するゲート
駆動丁段Ｂである第２のケート駆動回路、２ａ及び２ｂ
はそれぞれトランス２の２次側の端子である。
次にこの実施例の動作を第１図および第２図を用いて説
明する。
明する。
図面第１図において、先ず、交流電源１よりトランス２
を通して降圧或は昇圧する。トランス２の２次側端子２
ａの電位が２ｂの電位よりも高い場合、集積逆方向ＰＮ
接合整流素子１１はプロツキング状態となっており、第
２の電流検出回路１２には電流が流れない。従って、第
２のゲート駆動回路１３は第２の絶縁ゲート型電界効果
トランジスタ１０のゲートＣにオフ信号を与えており、
第２の絶縁ゲート型電界効果トランジスタ１０はチャネ
ル（図示せず）が消滅した状態となっている。このとき
、電流はトランス２の端子２ａ、チョークコイル３、平
滑コンデンサ４及び負荷５、第１の絶縁ゲート型電界効
果トランジスタ６の集積逆方向ＰＮ接合整流素子７、第
１の電流検出回路８、トランス２の端７− ２ ｂの経
路で流わはじめる。第１の電流検出回路８は電流が流れ
たことを検知し、第１のゲート駆動回路９に信号を与え
る。これにより、第１のゲート駆動回路９は第１の絶縁
ゲート型電界効果トランジスタ６のゲート電極Ｃにバイ
アスを加え、ヂャネル（図示せず）を生成させる。チャ
ネルが生成すると電流の大部分が該チャネル部を流れ、
第２図の特性線１６に示すような線形特性になり、降下
電圧を低くすることができる。ちなみに、この第２図に
おいて、１４は絶縁ゲート型電界効果トランジスタの集
積逆方向ＰＮ接合整流素子、即ち寄生ダイオードの特性
線、１５は従来のダイオードの特性線、１６は前記のよ
うにゲートバイアス時の絶縁ゲート型電界効果トランジ
スタの電流電圧逆特性線である。
を通して降圧或は昇圧する。トランス２の２次側端子２
ａの電位が２ｂの電位よりも高い場合、集積逆方向ＰＮ
接合整流素子１１はプロツキング状態となっており、第
２の電流検出回路１２には電流が流れない。従って、第
２のゲート駆動回路１３は第２の絶縁ゲート型電界効果
トランジスタ１０のゲートＣにオフ信号を与えており、
第２の絶縁ゲート型電界効果トランジスタ１０はチャネ
ル（図示せず）が消滅した状態となっている。このとき
、電流はトランス２の端子２ａ、チョークコイル３、平
滑コンデンサ４及び負荷５、第１の絶縁ゲート型電界効
果トランジスタ６の集積逆方向ＰＮ接合整流素子７、第
１の電流検出回路８、トランス２の端７− ２ ｂの経
路で流わはじめる。第１の電流検出回路８は電流が流れ
たことを検知し、第１のゲート駆動回路９に信号を与え
る。これにより、第１のゲート駆動回路９は第１の絶縁
ゲート型電界効果トランジスタ６のゲート電極Ｃにバイ
アスを加え、ヂャネル（図示せず）を生成させる。チャ
ネルが生成すると電流の大部分が該チャネル部を流れ、
第２図の特性線１６に示すような線形特性になり、降下
電圧を低くすることができる。ちなみに、この第２図に
おいて、１４は絶縁ゲート型電界効果トランジスタの集
積逆方向ＰＮ接合整流素子、即ち寄生ダイオードの特性
線、１５は従来のダイオードの特性線、１６は前記のよ
うにゲートバイアス時の絶縁ゲート型電界効果トランジ
スタの電流電圧逆特性線である。
次に、トランス２の２次側端子２ａの電位が２ｂの電位
よりも低くなった場合、第１の絶縁ゲート型電界効果ト
ランジスタ６及び集積逆方向ＰＮ接合整流素子７に電流
が流れなくなり、第１の電流検出回路８で電流が流れな
くなったことを検知し、第１のゲート駆動回路９に信号
を与える。この信号により、第１のゲート駆動回路９は
第１の絶縁ゲート型電界効果トランジスタ６のゲートを
オフさせ、チャネルを消滅させる。
よりも低くなった場合、第１の絶縁ゲート型電界効果ト
ランジスタ６及び集積逆方向ＰＮ接合整流素子７に電流
が流れなくなり、第１の電流検出回路８で電流が流れな
くなったことを検知し、第１のゲート駆動回路９に信号
を与える。この信号により、第１のゲート駆動回路９は
第１の絶縁ゲート型電界効果トランジスタ６のゲートを
オフさせ、チャネルを消滅させる。
一方、チョークコイル３に蓄えられていたエネルギーが
ヂョークコイル３，平滑コンデンサ４及び負荷５，第２
の絶縁ゲート型電界効果トランジスタ１０の集積逆方向
ＰＮ接合整流素子１１，第２の電流検出回路１２のそれ
ぞれを通って回生される。第２の電流検出回路１２は、
電流が流れはじめたことを検知し、第２のゲート駆動回
路１３に信号を与える。これにより、第２のゲート駆動
回路１３は第２の絶縁ゲート型電界効果トランジスタ１
０のゲート電極にバイアスを加え、チャネルを生成させ
る。ヂャネルが生成すると電流の大部分がチャネル部を
流れ、降下電圧を低くすることができる。
ヂョークコイル３，平滑コンデンサ４及び負荷５，第２
の絶縁ゲート型電界効果トランジスタ１０の集積逆方向
ＰＮ接合整流素子１１，第２の電流検出回路１２のそれ
ぞれを通って回生される。第２の電流検出回路１２は、
電流が流れはじめたことを検知し、第２のゲート駆動回
路１３に信号を与える。これにより、第２のゲート駆動
回路１３は第２の絶縁ゲート型電界効果トランジスタ１
０のゲート電極にバイアスを加え、チャネルを生成させ
る。ヂャネルが生成すると電流の大部分がチャネル部を
流れ、降下電圧を低くすることができる。
従って、従来のダイオードよりジュール損失が少なくな
り、整流効果が高くなる。
り、整流効果が高くなる。
次にこの実施例に従来のダイオードを付加した例示につ
いて、第３図を用いて説明する。
いて、第３図を用いて説明する。
図面第３図において、１７及び１８はそれぞれ第１及び
第２の絶縁ゲート型電界効果トランジスタ６及び１０の
それぞれと並列に接続されたショットキバリアダイオー
ドである。その他の構成は前記実施例と同様であるので
、その重複説明は省略する。
第２の絶縁ゲート型電界効果トランジスタ６及び１０の
それぞれと並列に接続されたショットキバリアダイオー
ドである。その他の構成は前記実施例と同様であるので
、その重複説明は省略する。
図面第３図において、前記のように、絶縁ゲート型電界
効果トランシスタ６，１０それぞれの集積逆方向ＰＮ接
合整流素子７，１１と同方向に並列にショットキバリア
ダイオード１７．１８を接続することによって、トラン
ス２の端子２ａと２ｂの電位が逆転したとき、絶縁ゲー
ト型電界効果トランジスタ６，１０のそれぞれのゲート
に速く信号を与えるようにしたものである。こわは、１
０ 前記第２図て説明したように、集積逆方向ＰＮ接合整流
素子は特性線１４のような特性であるのに対し、従来の
ダイオード、例えばショットキパリアダイオートやファ
ーストリカバリダイオート等は特性線１５のような特性
を持つため、オフセット電圧が低く、速く電流が流れは
しめることを利用しものである。
効果トランシスタ６，１０それぞれの集積逆方向ＰＮ接
合整流素子７，１１と同方向に並列にショットキバリア
ダイオード１７．１８を接続することによって、トラン
ス２の端子２ａと２ｂの電位が逆転したとき、絶縁ゲー
ト型電界効果トランジスタ６，１０のそれぞれのゲート
に速く信号を与えるようにしたものである。こわは、１
０ 前記第２図て説明したように、集積逆方向ＰＮ接合整流
素子は特性線１４のような特性であるのに対し、従来の
ダイオード、例えばショットキパリアダイオートやファ
ーストリカバリダイオート等は特性線１５のような特性
を持つため、オフセット電圧が低く、速く電流が流れは
しめることを利用しものである。
尚、前記実施例はフオワートタイプの整流装置について
説明したが、この発明は他のタイプの整流装置、例えば
フライバックタイプ，ハーフブリッジタイプ，フルブリ
ッジタイプ等の整流装置にも適用することが可能である
。
説明したが、この発明は他のタイプの整流装置、例えば
フライバックタイプ，ハーフブリッジタイプ，フルブリ
ッジタイプ等の整流装置にも適用することが可能である
。
上記の各タイプの整流装置のうち、フライバックタイプ
の整流装置について第４図を用いて簡単に説明する。
の整流装置について第４図を用いて簡単に説明する。
図面第４図は前記フライハツクタイプの整流装置の回路
図であり、図中符号１〜９は前記各実施例と同一又は相
当部分を示している。このフライバックタイプでは、ゲ
ート駆動回路９のケートノ父イアス用電源は出力端子電
圧を利用すること力３可１１ 能である。また、公知の補助巻線を設けゲートバイアス
用電源をつくっても良く、この場合、第５図もしくは第
６図に示す整流装置も可能となる。電流検出回路８及び
１２のそれぞれは、例えばＣＴを使用した回路である。
図であり、図中符号１〜９は前記各実施例と同一又は相
当部分を示している。このフライバックタイプでは、ゲ
ート駆動回路９のケートノ父イアス用電源は出力端子電
圧を利用すること力３可１１ 能である。また、公知の補助巻線を設けゲートバイアス
用電源をつくっても良く、この場合、第５図もしくは第
６図に示す整流装置も可能となる。電流検出回路８及び
１２のそれぞれは、例えばＣＴを使用した回路である。
前記実施例は絶縁ゲート型電界効果トランジスタとして
ｎ−チャネルのものについて説明したが、Ｐ−チャネル
で整流装置を構成しても良いことは言うまてもない。
ｎ−チャネルのものについて説明したが、Ｐ−チャネル
で整流装置を構成しても良いことは言うまてもない。
（発明の効果〕
以上説明したように、この発明によれば、絶縁ゲート型
電界効果トランジスタを整流素子として用いて、従来の
ダイオートよりも損失が少なく整流効果が高い整流装置
を得ることができる効果がある。
電界効果トランジスタを整流素子として用いて、従来の
ダイオートよりも損失が少なく整流効果が高い整流装置
を得ることができる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による整流装置を示す回路
図、第２図は絶縁ゲート型電界効果トランジスタと従来
のダイオードとの動作電流電圧特性を示す特性図、第３
図はこの実施例に従来の１ ２ ダイオートを付加した整流装置の構成を示す回路図、第
４図はフライバックトランスの場合の整流装置の構成を
示す回路図、第５図および第６図は補助巻線を設けた場
合可能な整流装置の構成を示す回路図、第７図は従来の
整流装置の構成を示す回路図である。 Ａ・・・・・・電流検出手段 Ｂ・・・・・・ゲート駆動手段 １・・・・・・交流電源 ２・一・・・トランス ３・・・・・・チョークコイル ４・・・・・・平滑コンデンサ ５・・・・・・負荷 ６・・・・・・第１の絶縁ゲート型電界効果トランジス
タ ７・・・・・・第１の集積逆方向ＰＮ接合整流素子８・
・・・・・第１の電流検出回路 ９・・・・・・第１のゲート駆動回路 １１・・・・・・第２の集積逆方向ＰＮ接合整流素子１
３ ２・・・・・・第２の電流検出回路 ３・・・・・・第２のゲート駆動回路 ４・・・・・・寄生ダイオードの特性 ５・・・・・・従来のダイオードの特性１ ７， １８・・・・・・ショットキバリアダイオート１ ９， ２０・・・・・・従来のダイオード なお、 図中、同一符号は同一又は相当部分を示ず。
図、第２図は絶縁ゲート型電界効果トランジスタと従来
のダイオードとの動作電流電圧特性を示す特性図、第３
図はこの実施例に従来の１ ２ ダイオートを付加した整流装置の構成を示す回路図、第
４図はフライバックトランスの場合の整流装置の構成を
示す回路図、第５図および第６図は補助巻線を設けた場
合可能な整流装置の構成を示す回路図、第７図は従来の
整流装置の構成を示す回路図である。 Ａ・・・・・・電流検出手段 Ｂ・・・・・・ゲート駆動手段 １・・・・・・交流電源 ２・一・・・トランス ３・・・・・・チョークコイル ４・・・・・・平滑コンデンサ ５・・・・・・負荷 ６・・・・・・第１の絶縁ゲート型電界効果トランジス
タ ７・・・・・・第１の集積逆方向ＰＮ接合整流素子８・
・・・・・第１の電流検出回路 ９・・・・・・第１のゲート駆動回路 １１・・・・・・第２の集積逆方向ＰＮ接合整流素子１
３ ２・・・・・・第２の電流検出回路 ３・・・・・・第２のゲート駆動回路 ４・・・・・・寄生ダイオードの特性 ５・・・・・・従来のダイオードの特性１ ７， １８・・・・・・ショットキバリアダイオート１ ９， ２０・・・・・・従来のダイオード なお、 図中、同一符号は同一又は相当部分を示ず。
Claims (1)
- 【特許請求の範囲】 第１電極、第２電極およびゲート電極を有する絶縁ゲー
ト型電界効果トランジスタと、 前記第１電極と第２電極の間に寄生し、所望の整流方向
に接続した集積逆方向ＰＮ接合整流素子と、 前記集積逆方向ＰＮ接合整流素子と直列に接続し、電流
の有無を検出する電流検出手段と、前記電流検出手段よ
りの電流検出情報により前記ゲート電極のゲート信号を
制御するゲート駆動手段と、 を具備して成ることを特徴とする整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1399890A JPH03218264A (ja) | 1990-01-24 | 1990-01-24 | 整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1399890A JPH03218264A (ja) | 1990-01-24 | 1990-01-24 | 整流装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218264A true JPH03218264A (ja) | 1991-09-25 |
Family
ID=11848900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1399890A Pending JPH03218264A (ja) | 1990-01-24 | 1990-01-24 | 整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218264A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644396U (ja) * | 1992-11-13 | 1994-06-10 | サンケン電気株式会社 | 整流器 |
| WO1997047071A1 (fr) * | 1996-06-05 | 1997-12-11 | Ntt Data Corporation | Circuit electrique |
| WO1998021815A1 (fr) * | 1996-11-13 | 1998-05-22 | Seiko Epson Corporation | Dispositif d'alimentation en energie et materiel electronique portatif |
| JP2008541689A (ja) * | 2005-05-18 | 2008-11-20 | ピーエステック カンパニーリミテッド | 間歇モードで動作する同期整流型直列共振コンバータ |
| JP2010088291A (ja) * | 2008-09-04 | 2010-04-15 | Denso Corp | Ｄｃ−ｄｃコンバータ |
| JP2014112993A (ja) * | 2012-12-05 | 2014-06-19 | Nec Lighting Ltd | 整流回路と整流方法 |
| US10432107B2 (en) | 2017-03-29 | 2019-10-01 | Fujitsu Semiconductor Limited | Rectifier circuit and electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319470A (ja) * | 1986-07-10 | 1988-01-27 | Akai Electric Co Ltd | 動力伝達機構 |
-
1990
- 1990-01-24 JP JP1399890A patent/JPH03218264A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319470A (ja) * | 1986-07-10 | 1988-01-27 | Akai Electric Co Ltd | 動力伝達機構 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644396U (ja) * | 1992-11-13 | 1994-06-10 | サンケン電気株式会社 | 整流器 |
| WO1997047071A1 (fr) * | 1996-06-05 | 1997-12-11 | Ntt Data Corporation | Circuit electrique |
| WO1998021815A1 (fr) * | 1996-11-13 | 1998-05-22 | Seiko Epson Corporation | Dispositif d'alimentation en energie et materiel electronique portatif |
| JP2008541689A (ja) * | 2005-05-18 | 2008-11-20 | ピーエステック カンパニーリミテッド | 間歇モードで動作する同期整流型直列共振コンバータ |
| JP2010088291A (ja) * | 2008-09-04 | 2010-04-15 | Denso Corp | Ｄｃ−ｄｃコンバータ |
| US8179106B2 (en) | 2008-09-04 | 2012-05-15 | Denso Corporation | DC-DC converter |
| JP2014112993A (ja) * | 2012-12-05 | 2014-06-19 | Nec Lighting Ltd | 整流回路と整流方法 |
| US10432107B2 (en) | 2017-03-29 | 2019-10-01 | Fujitsu Semiconductor Limited | Rectifier circuit and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870555A (en) | High-efficiency DC-to-DC power supply with synchronous rectification | |
| US6760235B2 (en) | Soft start for a synchronous rectifier in a power converter | |
| JP3152016B2 (ja) | 同期整流用パワーｍｏｓｆｅｔの制御装置 | |
| JP3447471B2 (ja) | スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法 | |
| US6738270B2 (en) | Parallel power source system | |
| TW200901612A (en) | Step-down switching regulator with freewheeling diode | |
| EP1229635B1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| JP7510804B2 (ja) | 電源制御装置 | |
| JPH06233527A (ja) | スイッチング・レギュレータ及びスイッチ素子の損傷防止回路 | |
| US10903751B2 (en) | Method and system of driving an electrically controlled switch with a snubber capacitor | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| JP3202416B2 (ja) | 同期整流コンバータ | |
| US12126263B2 (en) | Power conversion circuit, power module, converter, and inverter | |
| JPH03218264A (ja) | 整流装置 | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH08289538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1169803A (ja) | スイッチング電源 | |
| JP4154658B2 (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| JP2001309670A (ja) | インバータ装置の駆動回路 | |
| JP2999905B2 (ja) | スイッチング電源 | |
| EP1654797A1 (en) | Output voltage control of a synchronous rectifier | |
| JP3199922B2 (ja) | 同期整流回路 | |
| JPH10146054A (ja) | 直流コンバータ装置 | |
| JPH08289546A (ja) | コンデンサ充電電流の抑制装置 | |
| JP2000050625A (ja) | スイッチング電源回路 |