JPH03218576A - Document memory device - Google Patents

Document memory device

Info

Publication number
JPH03218576A
JPH03218576A JP2014332A JP1433290A JPH03218576A JP H03218576 A JPH03218576 A JP H03218576A JP 2014332 A JP2014332 A JP 2014332A JP 1433290 A JP1433290 A JP 1433290A JP H03218576 A JPH03218576 A JP H03218576A
Authority
JP
Japan
Prior art keywords
data
thinning
image
read
document memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014332A
Other languages
Japanese (ja)
Inventor
Motohiro Suzuki
鈴木 基宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2014332A priority Critical patent/JPH03218576A/en
Publication of JPH03218576A publication Critical patent/JPH03218576A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To display the image data of high resolution exhibiting sufficiently scanning capacity from an image scanner by storing high-density image data from the image scanner as it is, and reading it out in various kinds of reading modes at the time of read-out for displaying it on a CRT. CONSTITUTION:A read-out control means 6 is provided with a means 4 to read out the stored data of instructed banks 31 to 34 in response to a bank selecting instruction from a host device 5, the means 4 to thin an address set beforehand in response to a data thinning instruction from the host device 5, and the means 7 to thin read-out data set beforehand in response to a data thinning instruction. Accordingly, by thinning the data at the point of time when data is read in from a document memory 3, visual interchangeability can be given, and further, by switching the banks 31 to 34 of the document memory 3 as occasion demands, the block control of the image data can be executed. Thus, the image data of the high quality exhibiting sufficiently the scanning capacity from the image scanner is reproduced on the CRT.

Description

【発明の詳細な説明】 技術分野 本発明はドキュメントメモリ装置に関し、特にイメージ
スキャナからの高密度イメージデータを格納し、主制御
部からのI/Oコマンド制御により当該イメージデータ
を加工してイメージ表示エリアが限定されているCRT
へ転送するドキュメントメモリ装置に関するものである
Detailed Description of the Invention Technical Field The present invention relates to a document memory device, and more particularly, to a document memory device for storing high-density image data from an image scanner, processing the image data under I/O command control from a main control unit, and displaying the image. CRT with limited area
The present invention relates to a document memory device for transferring documents to a computer.

従来技術 従来のこの種のドキュメントメモリ装置では、イメージ
スキャナからの高密度データをそのままCRTへ転送し
ても、そのCRTのイメージ表示エリアが限定されてい
る場合は、表示できない。
Prior Art In this type of conventional document memory device, even if high-density data from an image scanner is directly transferred to a CRT, it cannot be displayed if the image display area of the CRT is limited.

そこで、イメージスキャナからのイメージデータをスキ
ャナとの接続ケーブルにおいて間引き(例えば、奇数ビ
ットのデータ信号線を接続しない等の方法により間引い
ている)、かつデータの同期信号のタイミングを利用し
て、通常奇数番地に割当てられているデータを利用して
、データ密度の変更を行い、CRTへデータ転送してい
る。
Therefore, the image data from the image scanner is thinned out in the connection cable with the scanner (for example, by not connecting data signal lines of odd bits), and the timing of the data synchronization signal is used to Data assigned to odd addresses is used to change the data density and transfer the data to the CRT.

この様に、従来のドキュメントメモリ装置では、接続ケ
ーブルそのもので奇数データを間引いてメモリにイメー
ジデータを格納し、CRTコントローラへのデータ転送
の同期信号を利用して、本来なら奇数番地に割当てられ
るデータを切捨てているので、イメージスキャナから送
られてくるデータ密度の174のイメージデータしかメ
モリに格納していないことになる。
In this way, in conventional document memory devices, image data is stored in the memory by thinning odd data using the connection cable itself, and data that would normally be assigned to odd addresses is stored in the memory using a synchronization signal for data transfer to the CRT controller. is truncated, so only 174 image data of the data density sent from the image scanner are stored in the memory.

これは、CRTのイメージ表示エリアの制約を受けるた
めであり、画面に表示するためのデータ容量としては十
分である。しかしながら、実際にイメージスキャナから
送られてきたイメージデータの残り3/4を切捨ててい
るので、スキャナ本来の走査能力を十分発揮させてCR
T画面上にイメージデータを表示させることがてきない
という欠点がある。
This is because the image display area of the CRT is limited, and the data capacity for display on the screen is sufficient. However, since the remaining 3/4 of the image data actually sent from the image scanner is discarded, the scanner's original scanning ability is fully utilized and CR
There is a drawback that image data cannot be displayed on the T screen.

発明の目的 そこで、本発明はこの様な従来のものの欠点を解決すべ
くなされたものであって、その目的とするところは、イ
メージスキャナからの高密度イメージデータをそのまま
格納して、CRTへの表示読出し時に種々の読出し態様
を可能とすることにより、イメージスキャナからの走査
能力を十分に発揮した解像度の高いイメージデータをC
RT表示できるドキュメントメモリ装置を提供すること
にある。
Purpose of the Invention Therefore, the present invention was made to solve the drawbacks of the conventional ones, and its purpose is to store high-density image data from an image scanner as it is and transfer it to a CRT. By enabling various readout modes during display readout, high-resolution image data that fully utilizes the scanning ability of the image scanner can be transferred to C.
An object of the present invention is to provide a document memory device capable of RT display.

発明の構成 本発明によれば、イメージスキャナからのイメージデー
タを格納し、複数のバンクに分割されたドキュメントメ
モリと、前記ドキュメントメモリの記憶内容を読出して
表示制御する読出し制御手段とを含むドキュメントメモ
リ装置であって、前記読出し制御手段は、前記上位装置
からのバンク選択指示に応答して指示されたバンクの格
納データを読出す手段と、前記上位装置からのデータ間
引き指示に応答して予め設定されたアドレスの間引きを
なす手段と、前記データ間引き指示に応答して前記バン
クからの予め設定された読出しデータの間引きをなす手
段とを含むことを特徴とするドキュメントメモリ装置が
得られる。
Structure of the Invention According to the present invention, there is provided a document memory that stores image data from an image scanner and includes a document memory that is divided into a plurality of banks, and a readout control means that reads out and controls display of the stored contents of the document memory. The read control means includes means for reading stored data in a designated bank in response to a bank selection instruction from the host device, and a means for reading data stored in a designated bank in response to a data thinning instruction from the host device; There is obtained a document memory device characterized in that the document memory device includes means for thinning out the addresses read from the bank, and means for thinning out preset read data from the bank in response to the data thinning instruction.

実施例 以下、図面を参照しつつ本発明の実施例を詳細に説明す
る。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の実施例のシステムブロック図である。FIG. 1 is a system block diagram of an embodiment of the present invention.

イメージスキャナ1はイメージデータを生成するもので
あり、スキャナインタフェース2はイメージスキャナ1
から送られてくるイメージデータをシリアル/パラレル
変換し、また書込みアドレスの生成、書込み信号の制御
を行うものである。
The image scanner 1 is for generating image data, and the scanner interface 2 is for the image scanner 1.
It performs serial/parallel conversion of image data sent from the controller, generates write addresses, and controls write signals.

ドキュメントメモリ3は本例では4つのメモリバンク3
1〜34により分割して構成され、イメージデータを展
開格納する。
The document memory 3 has four memory banks 3 in this example.
It is divided into sections 1 to 34 and expands and stores image data.

アドレスセレクト及びアドレス生成部4は、メモリバン
ク31〜34の1つを主制御部5からのコマンド指示に
より選択するアドレスを生成すると共に、奇数アドレス
の間引き行う機能を有する。
The address selection and address generation section 4 has a function of generating an address for selecting one of the memory banks 31 to 34 in response to a command instruction from the main control section 5, and thinning out odd addresses.

デコーダ6は主制御部5からのコマンドをデコードして
アドレスセレクト及びアドレス生成部4及びデータセレ
クト部7を制御する。データセレクト部7は指定された
メモリバンク31〜34の1つの1バイト出力データを
導出するか、間引きデータを導出するかを切換えるもの
である。
The decoder 6 decodes commands from the main control section 5 and controls the address selection and generation section 4 and the data selection section 7. The data select section 7 switches between deriving 1-byte output data of one of the designated memory banks 31 to 34 or deriving thinned-out data.

いま、ドキュメントメモリ3は512Kバイト(128
Kバイl−X4)で構成されており、各バンク31〜3
4は128 Kバイトであるとすると、アドレスライン
11はABO−AB18の計19本(19ビット)が必
要となる。しかし、CRTに表示できるエリアの容量は
128Kバイトであるという制約から、アドレスライン
^Bl7〜AB1gの2ビットをバンクセレクトに割付
ける必要がでてくる。
Currently, document memory 3 is 512K bytes (128K bytes).
K by l-X4), each bank 31 to 3
Assuming that 4 is 128 Kbytes, a total of 19 address lines 11 (ABO to AB18) (19 bits) are required. However, due to the restriction that the capacity of the area that can be displayed on the CRT is 128 Kbytes, it becomes necessary to allocate 2 bits of the address lines ^Bl7 to AB1g to bank select.

この2ビットのアドレスにより、4つのバンク31〜3
4のうちの1つのバンクが選択され、128Kバイトの
イメージデータが選択可能になる。
This 2-bit address allows the four banks 31 to 3
One of the four banks is selected, and 128 Kbytes of image data becomes selectable.

そこで、アドレスセレクト及びアドレス生成部4のアド
レス生成機能を第2図の如く構成する。
Therefore, the address generation function of the address selection and address generation section 4 is configured as shown in FIG.

すなわち、ラッチ回路14を用いて、データバスライン
のDBO −DB7  (8ビット1バイト)のうちD
I30〜DBIをこのラッチ回路14にラッチし、2ビ
ットアドレスAB17〜ABIgを生成するようにし、
常に主制御部5からハンク選択を行えるようにしている
。尚、IOWRcは1/0ライトリードコマンドを示し
ており、このコマンドタイミングにより、ラッチ回路1
4のラッチ動作を決めている。
That is, using the latch circuit 14, DBO-DB7 (8 bits 1 byte) of the data bus line is
I30 to DBI are latched in this latch circuit 14 to generate 2-bit addresses AB17 to ABIg,
Hunk selection can always be performed from the main control section 5. Note that IOWRc indicates a 1/0 write/read command, and due to this command timing, latch circuit 1
4 latch operation is determined.

このときのバンク選択出力は通常のデータバスライン1
2を介してデータセレクト部7へ導入され、マルチバス
10からCRTコントローラ8へ供給される。
At this time, the bank selection output is the normal data bus line 1.
2 to the data select section 7, and is supplied from the multi-bus 10 to the CRT controller 8.

このバンク切換えによるCRTの表示を行っても、イメ
ージデータ全体の映像を1度に見ることはできないので
、更に間引き機能が必要となる。
Even if the CRT is displayed by switching banks, it is not possible to view the entire image data at once, so a thinning function is required.

この間引きについては、アドレスラインの間引きとデー
タバスラインの間引きの2種類があり、この2間引きを
同時に実行することにより、本来のドキュメントメモリ
の容量のl/4にすることが可能となるのである。
There are two types of thinning: address line thinning and data bus line thinning, and by performing these two thinning simultaneously, it is possible to reduce the document memory capacity to 1/4 of the original document memory capacity. .

そこで、先ずアドレスラインの間引きを説明する。ドキ
ュメントメモリ3に接続されているメモリアドレスのア
ドレスH^00〜M^l9のうち闘^02〜M^03を
例にとると、イメージバス10のアドレスラインは八〇
02〜八BOBが割当てられているが、アドレスセレク
ト及びアドレス生成部4のアドレスセレクト機能をなす
第3図(A)のアドレスセレクト回路15により、(B
)に示す論理でアドレスをシフトすることで、AB01
〜八BO2が、この間八02〜M^03に夫々接続され
、アドレスが間引かれることになる。
Therefore, address line thinning will be explained first. Taking as an example the addresses ^02 to M^03 of the memory addresses H^00 to M^l9 connected to the document memory 3, the address lines of the image bus 10 are assigned numbers 8002 to 8 BOB. However, the address select circuit 15 of FIG.
) by shifting the address using the logic shown in
~8BO2 will be connected to 802~M^03 during this time, and the addresses will be thinned out.

次に、データバスラインの間引きについて説明する。第
4図は第1図のデータセレクト部7の1部回路図であり
、例えばメモリバンク31のデータバスラインをMDB
OO〜MDBO7  ( 8ビット)とし、メモリバン
ク32のデータバスラインをMDB1[i〜MDB23
 . ( 8ビット)とすると、データトランシーバ1
6aの8ビットの各端子M16〜M23はメモリバンク
31の8ビットデータラインに接続され、データトラン
シーバ16Cの8ビットの各端子MO−M7はメモリバ
ンク32の8ビットデータラインに接続されている。
Next, data bus line thinning will be explained. FIG. 4 is a partial circuit diagram of the data select section 7 shown in FIG. 1. For example, the data bus line of the memory bank 31 is
OO~MDBO7 (8 bits), and the data bus line of memory bank 32 is MDB1 [i~MDB23].
.. (8 bits), data transceiver 1
Each 8-bit terminal M16-M23 of data transceiver 16a is connected to an 8-bit data line of memory bank 31, and each 8-bit terminal MO-M7 of data transceiver 16C is connected to an 8-bit data line of memory bank 32.

これ等両データトランシーバ16a,16cの8ビット
端子DO〜D7は共にデータトランシーバ16dの対応
ビット入力となり、このデータトランシーバ16dの各
端了IA〜8^に8ビソトのデ−タバスDBOO〜DB
O7が接続されている。
The 8-bit terminals DO-D7 of both data transceivers 16a and 16c serve as corresponding bit inputs of the data transceiver 16d, and an 8-bit data bus DBOO-DB is connected to each terminal IA-8^ of the data transceiver 16d.
O7 is connected.

また、両メモリバンク31.32のデータバスラインの
うち偶数ビットだけが集められてデータトランシーバ1
6bの各8ビット端子MO〜M22に接続され、このデ
ータトランシーバ16bの8ビット端子DO〜D7は先
のデータトランシーバ16dの対応8ビット端子I八〜
8Aとなっている。
Also, only the even bits of the data bus lines of both memory banks 31 and 32 are collected and the data transceiver 1
6b, and the 8-bit terminals DO-D7 of this data transceiver 16b are connected to the corresponding 8-bit terminals I8-M22 of the previous data transceiver 16d.
It is 8A.

そして、これ等データトランシーバ16a,16b,1
6cを制御すべくセレクト信号発生用PAL(プログラ
マブルアレーロジック)17が設けられており、デコー
ダ6よりの制御信号により各データトランシーバ16a
,16b,16cのイネーブル状態を制御している。尚
、データトランシーバ16dのイネーブル端子E4は常
時ローレヘルとされてアクティブ化されているものとす
る。
These data transceivers 16a, 16b, 1
A PAL (Programmable Array Logic) 17 for generating select signals is provided to control the data transceivers 16a and 6c.
, 16b, and 16c. It is assumed that the enable terminal E4 of the data transceiver 16d is always set to low level and activated.

この第4図に示したデータセレクト回路かメモリハンク
33.34についても全く同一に設けられており、デー
タトランシーバ16dの出力(8ビット×2)がデータ
セレクト部7の出力となり、イメージバス10へ導出さ
れる。
The data select circuits or memory hunks 33 and 34 shown in FIG. derived.

かかる構成において、先ずバンク選択によるドキュメン
トメモリの読出し機能について説明すると、主制御部5
からマルチバス9を介してアドレスセレクト及びアドレ
ス生成部4にデータが送出され、コマンドデコーダ6に
て命令が解読される。
In this configuration, first, the function of reading out the document memory by bank selection will be explained.
The data is sent to the address selection and address generation section 4 via the multi-bus 9, and the command is decoded by the command decoder 6.

これにより指定されたドキュメントメモリ3内のバンク
から1バイトのデータが順次読出されて、データセレク
ト部7の対応するデータトランシーバが選択的にイネー
ブル化される。これにより指定されたバンクデータがイ
メージバス10へ導出されて、CRTコントローラ8ヘ
データが送られ、CRTへ表示されることになる。
As a result, one byte of data is sequentially read from the specified bank in the document memory 3, and the corresponding data transceiver of the data select section 7 is selectively enabled. As a result, the designated bank data is derived to the image bus 10, and the data is sent to the CRT controller 8, where it is displayed on the CRT.

間引きの機能について説明すると、主制御部5からマル
チバス9を介して間引き命令が送出され、コマンドデコ
ーダ6ではこれを解読して、イメージバス10から送ら
れてくるアドレスをアドレスセレクト及びアドレス生成
部4の第3図に示したアトレス間引き回路で間引き、こ
れがメモリ3へ送出される。また、同時に、データセレ
クト部7においてトランシーバ16bがイネーブルとさ
れ奇数ビットのデータがデータセレクト部で間引がれ、
CRTコントローラ8へ送出されCRT表示されること
になる。
To explain the thinning function, a thinning command is sent from the main control unit 5 via the multi-bus 9, and the command decoder 6 decodes this and selects the address sent from the image bus 10 to the address selection and address generation unit. The data is thinned out by the address thinning circuit shown in FIG. At the same time, the transceiver 16b is enabled in the data select section 7, and the odd-numbered bits of data are thinned out in the data select section.
It will be sent to the CRT controller 8 and displayed on the CRT.

従来ては、第5図に示す如く、イメージスキャナ1の出
力はスキャナインタフェース2により間引かれて、12
8 Kバイトのドキュメントメモリ3に人力され、CR
Tコントローラ8によりイメージバス10を介して読出
す構成となっている。すなわち、イメージスキャナから
のデータをドキュメントメモリ3へ入力するときに既に
間引いて格納しているのである。
Conventionally, as shown in FIG. 5, the output of the image scanner 1 is decimated by the scanner interface 2 into 12
8K bytes of document memory 3 and CR
The configuration is such that the data is read out via the image bus 10 by the T controller 8. That is, when the data from the image scanner is input to the document memory 3, it is already thinned out and stored.

発明の効果 以上述べた如く、本発明によれば、イメージスキャナよ
り送られてきたイメージデータを切捨てることなく格納
する容量をメモリに持たせ、イメージ表示に対して、ド
キュメントメモリからデータを読込む時点でデータの間
引きを行うことにより、視覚的な互換性を持たせ、さら
に必要に応じてドキュメントメモリのバンクを切換える
ことでイメージデータの分割管理を行うことができ、よ
ってイメージスキャナからの走査能力を十分に発揮した
解像度の高いイメージデータをCRT上に再現できると
いう効果がある。
Effects of the Invention As described above, according to the present invention, the memory has a capacity to store image data sent from an image scanner without being truncated, and the data is read from the document memory for image display. By thinning the data at the point in time, it is possible to maintain visual compatibility, and by switching the document memory bank as necessary, it is possible to manage the image data separately, thereby increasing the scanning ability of the image scanner. This has the effect of being able to reproduce high-resolution image data on a CRT that fully utilizes the image quality.

ソフトの面に適用して考えてみると、マルチウィンド機
能の一種として、まず間引いたイメージデータの映像を
CRT上に映し、ある座標にカーソルを持って行き、そ
の座標を記憶させ、その座標から間引きを行っていない
データを表示させることて、ズーム機能として利用する
ことができ、またドキュメントメモリ上でイメージデー
タの分割管理により、カーソルの位置を座標に置換え、
ドキュメントメモリのアドレスに対応させることで、上
下左右方向に対し、スクロール機能として利用すること
ができるという効果がある。
When applied to software, as a type of multi-window function, first project the thinned out image data on a CRT, move the cursor to a certain coordinate, memorize that coordinate, and start from that coordinate. By displaying data that has not been thinned out, it can be used as a zoom function, and by managing the division of image data on the document memory, the cursor position can be replaced with coordinates.
By making it correspond to the address of the document memory, there is an effect that it can be used as a scrolling function in the vertical, horizontal, and horizontal directions.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例のシステムブロック図、第2図
はアドレスセレクト及びアトレス生成部4のアドレス生
成機能の具体例を示す回路図、第3図(A)はアドレス
セレクト及びアドレス生成部4のアドレスセレクト機能
の具体例を示す回路図、第3図(B)は(A)の回路の
真理値表を示す図、第4図はデータセレクト部の一部具
体例を示す回路図、第5図は従来技術を示すシステムブ
ロック図である。 主要部分の符号の説明 1・・・・・・イメージスキャナ 3・・・・・・ドキュメントメモリ 4・・・・・・アドレスセレクト及び アドレス生成部 5・・・・・・主制御部 6・・・・・・デコーダ 7・・・・・・データセレクト部 31〜34・・・・・メモリバンク
FIG. 1 is a system block diagram of an embodiment of the present invention, FIG. 2 is a circuit diagram showing a specific example of the address generation function of the address selection and address generation section 4, and FIG. 3(A) is the address selection and address generation section. 3(B) is a diagram showing a truth table of the circuit in (A); FIG. 4 is a circuit diagram showing a specific example of a part of the data select section; FIG. 5 is a system block diagram showing the prior art. Explanation of symbols of main parts 1...Image scanner 3...Document memory 4...Address selection and address generation unit 5...Main control unit 6... ... Decoder 7 ... Data selection section 31 to 34 ... Memory bank

Claims (1)

【特許請求の範囲】[Claims] (1)イメージスキャナからのイメージデータを格納し
、複数のバンクに分割されたドキュメントメモリと、前
記ドキュメントメモリの記憶内容を読出して表示制御す
る読出し制御手段とを含むドキュメントメモリ装置であ
って、前記読出し制御手段は、前記上位装置からのバン
ク選択指示に応答して指示されたバンクの格納データを
読出す手段と、前記上位装置からのデータ間引き指示に
応答して予め設定されたアドレスの間引きをなす手段と
、前記データ間引き指示に応答して前記バンクからの予
め設定された読出しデータの間引きをなす手段とを含む
ことを特徴とするドキュメントメモリ装置。
(1) A document memory device comprising: a document memory that stores image data from an image scanner and is divided into a plurality of banks; and readout control means for reading out and controlling display of the stored contents of the document memory, the device comprising: The read control means includes means for reading data stored in a designated bank in response to a bank selection instruction from the host device, and thinning out preset addresses in response to a data thinning instruction from the host device. and means for thinning a preset read data from the bank in response to the data thinning instruction.
JP2014332A 1990-01-24 1990-01-24 Document memory device Pending JPH03218576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014332A JPH03218576A (en) 1990-01-24 1990-01-24 Document memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014332A JPH03218576A (en) 1990-01-24 1990-01-24 Document memory device

Publications (1)

Publication Number Publication Date
JPH03218576A true JPH03218576A (en) 1991-09-26

Family

ID=11858120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014332A Pending JPH03218576A (en) 1990-01-24 1990-01-24 Document memory device

Country Status (1)

Country Link
JP (1) JPH03218576A (en)

Similar Documents

Publication Publication Date Title
JPS59208586A (en) Video image display unit
JPH0219079A (en) Video signal processing unit
JPS5937512B2 (en) raster display device
US5818434A (en) Method and apparatus for controlling image display
JPH03289276A (en) Video system
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
JPH056304A (en) Image memory device
JPH03218576A (en) Document memory device
JPS6332392B2 (en)
JPH05113928A (en) Image memory device
GB2257599A (en) Image data recording and displaying circuit
JP2833024B2 (en) Display screen synthesis device
JPH0213317B2 (en)
JPH0352066B2 (en)
JPS58102982A (en) Image display unit
JPS61254981A (en) Multiwindow display controller
JPS59223880A (en) Picture input device
JP2626294B2 (en) Color image processing equipment
JP3431925B2 (en) Image display control apparatus and method
KR0153785B1 (en) Deflection Control Unit of Television
JPH03239067A (en) Image reader
JPH0567185A (en) Picture display processing device
JPS5926032B2 (en) Television video signal generator
JPH0812541B2 (en) Image synthesis display circuit
JPS6253833B2 (en)