JPH03218645A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH03218645A JPH03218645A JP2014019A JP1401990A JPH03218645A JP H03218645 A JPH03218645 A JP H03218645A JP 2014019 A JP2014019 A JP 2014019A JP 1401990 A JP1401990 A JP 1401990A JP H03218645 A JPH03218645 A JP H03218645A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- solder
- electrodes
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating processes for reflow soldering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体チップなどの半導体装置をフリップチ
ップボンデイングの手法によって配線基板上に実装する
半導体装置の実装方法に関する．従来の技術 第３図は、従来の半導体装置の実装方法の各工程を示す
断面図である． この実装方法は、半導体チツプ１の電極に形成された半
田バンプ２を介して、一般的なフリ・ノプチップボンデ
ィングの手法により半導体チツプ１を配線基板３上に実
装する方法であって、まず第１の工程では、電極パツド
４を有し表面にフラツクス５を塗布した配線基板３に対
して、第３図（１）に示すように半導体チップ１が対向
配置され、これらの間が仮圧着される．すなわち、半導
体チツブ１は、その各半田バンプ２が対応する電極４と
対向し合うように位置合わせ装置であるフリツプチップ
ホルダーを用いて配線基板３上に位置合わせされ、フラ
ックス５の粘着力によって半田バンプ２と配線基板３側
の電極４とが仮接着される．第２の工程では，上述した
ように半導体チップ１を仮接着した配線基板３が加熱手
段であるリフロー炉に送られ、ここで第３図（２）に示
すように半田バンプ２は溶融されて配線基板３の［［ｉ
４に固着される。
ップボンデイングの手法によって配線基板上に実装する
半導体装置の実装方法に関する．従来の技術 第３図は、従来の半導体装置の実装方法の各工程を示す
断面図である． この実装方法は、半導体チツプ１の電極に形成された半
田バンプ２を介して、一般的なフリ・ノプチップボンデ
ィングの手法により半導体チツプ１を配線基板３上に実
装する方法であって、まず第１の工程では、電極パツド
４を有し表面にフラツクス５を塗布した配線基板３に対
して、第３図（１）に示すように半導体チップ１が対向
配置され、これらの間が仮圧着される．すなわち、半導
体チツブ１は、その各半田バンプ２が対応する電極４と
対向し合うように位置合わせ装置であるフリツプチップ
ホルダーを用いて配線基板３上に位置合わせされ、フラ
ックス５の粘着力によって半田バンプ２と配線基板３側
の電極４とが仮接着される．第２の工程では，上述した
ように半導体チップ１を仮接着した配線基板３が加熱手
段であるリフロー炉に送られ、ここで第３図（２）に示
すように半田バンプ２は溶融されて配線基板３の［［ｉ
４に固着される。
第３の工程では、上記工程によって互いに接続された半
導体チップ１および配線基板３がアセトンやアルコール
などの溶液で洗浄され、これによって第３図（３）に示
すようにフラックス５が除去される． 発明が解決しようとする課題 しかし、上述した従来の実装方法では、半田バンプ２を
溶融加熱するりフロー条件によっては、その後の溶液一
洗浄によってもブラックス５を完全には除去できない場
合が多く、第３図（３）に示すように半導体チップ１や
配線基板３の表面にフラックス残滓６が付着したまま残
る．その結果、フラックス残滓６のために装置の電気的
特性や信頼性が低下するという問題点を有する．また、
上述した溶液洗浄時に超音波を用いれば、フラックス残
滓６はかなりの程度まで低減できるけれども、この場合
には超音波のために半導体チップ１に特性劣化が起こり
易くなるという新たな問題が生じる． したがって本発明の目的は、フラックス残滓に起因する
装置の特性劣化を起こすことがなく、簡単な工程で実装
できる半導体装置の実装方法を提供することである。
導体チップ１および配線基板３がアセトンやアルコール
などの溶液で洗浄され、これによって第３図（３）に示
すようにフラックス５が除去される． 発明が解決しようとする課題 しかし、上述した従来の実装方法では、半田バンプ２を
溶融加熱するりフロー条件によっては、その後の溶液一
洗浄によってもブラックス５を完全には除去できない場
合が多く、第３図（３）に示すように半導体チップ１や
配線基板３の表面にフラックス残滓６が付着したまま残
る．その結果、フラックス残滓６のために装置の電気的
特性や信頼性が低下するという問題点を有する．また、
上述した溶液洗浄時に超音波を用いれば、フラックス残
滓６はかなりの程度まで低減できるけれども、この場合
には超音波のために半導体チップ１に特性劣化が起こり
易くなるという新たな問題が生じる． したがって本発明の目的は、フラックス残滓に起因する
装置の特性劣化を起こすことがなく、簡単な工程で実装
できる半導体装置の実装方法を提供することである。
課題を解決するための手段
本発明は、半導体装置の電極に形成された半田バンプを
配線基板に形成された対応する電極に突き合わせ、半田
バンプを加熱溶融させることによって配線基板に対して
半導体装置を電気的に接続する半導体装置の実装方法に
おいて、 配線基板の各電極上に親半田金属膜を形成する工程と、 半導体装置を前記配線基板に対向させて配置し、半導体
装置の半田バンプを配線基板の対応する電極に突き合わ
せた状態で半田の融点よりも低い温度で加熱および加圧
することによって、前記金属膜を介して半田バンプと配
線基板の電極との間をフラックスを用いないで仮接着す
る工程と、互いに仮接着された状態の半導体装置および
配線基板を、半田の融点以上の温度の液体中に浸漬して
半田バンプを溶融固着させる工程とを含むことを特徴と
する半導体装置の実装方法である．作 用 本発明に従えば、フラックスを用いることなく配線基板
への半導体装置の実装が可能であり、したがってフラッ
クス残滓のために装置の電気的特性や信頼性を損なうこ
とがなく、またフラックス除去工程が不要なため工程が
簡略になる．実施例 第１図は、本発明の一実施例である半導体装置の実装方
法を示す工程図である。
配線基板に形成された対応する電極に突き合わせ、半田
バンプを加熱溶融させることによって配線基板に対して
半導体装置を電気的に接続する半導体装置の実装方法に
おいて、 配線基板の各電極上に親半田金属膜を形成する工程と、 半導体装置を前記配線基板に対向させて配置し、半導体
装置の半田バンプを配線基板の対応する電極に突き合わ
せた状態で半田の融点よりも低い温度で加熱および加圧
することによって、前記金属膜を介して半田バンプと配
線基板の電極との間をフラックスを用いないで仮接着す
る工程と、互いに仮接着された状態の半導体装置および
配線基板を、半田の融点以上の温度の液体中に浸漬して
半田バンプを溶融固着させる工程とを含むことを特徴と
する半導体装置の実装方法である．作 用 本発明に従えば、フラックスを用いることなく配線基板
への半導体装置の実装が可能であり、したがってフラッ
クス残滓のために装置の電気的特性や信頼性を損なうこ
とがなく、またフラックス除去工程が不要なため工程が
簡略になる．実施例 第１図は、本発明の一実施例である半導体装置の実装方
法を示す工程図である。
この実装方法は、半導体チップ１１の電極に形成された
半田バンプ１２を介して、フリップチップボンディング
の手法により半導体チップ１１を配線基板１３上に実装
する方法であって、まず第１の工程では第１図（１）に
示すように配線基板１３の表面の電極バッド１４上に低
融点金属であるインジウムからなる厚さが約３０００人
の金属薄膜１５が形成される。
半田バンプ１２を介して、フリップチップボンディング
の手法により半導体チップ１１を配線基板１３上に実装
する方法であって、まず第１の工程では第１図（１）に
示すように配線基板１３の表面の電極バッド１４上に低
融点金属であるインジウムからなる厚さが約３０００人
の金属薄膜１５が形成される。
第２の工程では、上記配線基板１３に対して半導体チッ
プ１１が対向して配置され、これらの間が仮圧着される
。すなわち、半導体チツブ１１は、その各半田バンプ１
２が配線基板１３の対応する電極１４と対向し合うよう
に、配線基板１３上に第１図（２》に示すように位置合
わせされる．第３の工程では、上記工程によって半導体
チツブ１１の位置合わせが行われた配線基板１３が半田
の融点よりもやや低い１６０〜１７０℃の温度で加熱さ
れる。これによって電極１４上の金属薄膜１５と半田バ
ンプ１２との間に若干の固相拡散が起こり、金属薄膜ｌ
５を介して半田バンプ１１と電極１４の間、つまり半導
体チツプ１１と配線基板１３との間が第１図（３》に示
すように仮接着される． 第４の工程では、半導体チップ１１を仮接着した配線基
板１３が半田の融点以上の約２５０℃の温度のグリセリ
ン液の浴槽中に約３０秒間浸漬される．これによって半
田バンプ１２が溶融し、電極１４に固着する．このあと
、メタノール溶液中で配線基板１３に付着したグリセリ
ンが洗浄除去され、最終的に第１図（４）に示すように
配線基板１３上に半導体チツプ１１が実装される．第２
図は、本発明の他の実施例である半導体装置の実装方法
を示す工程図である． この実装方法では、まず第１の工程で配線基板１３の電
極１４に金を材料とする厚みが１０００人の金属薄膜１
５ａが第２図（１）に示すように堆積して形成される． 次の第２の工程では、先の実施例と同様に配線基板１３
上に半導体チップ１１が第２図（２》に示すように位置
合わせされる． 第３の工程では、配線基板１３を１６０〜１７０℃の温
度に加熱した状態のもとで、半導体チツプ１１が配線基
板１３に押し付けられる．その押付け圧力、は、１つの
半田バンプ１２に対して２〜３ｇ程度の力がかかる大き
さとされる．これによって電極１４上の金属薄膜１５ａ
と半田バンプ１２との間に若干の固相拡散が起こり、金
属薄膜１５ａを介して半田バンプ１１と電極１４の間、
つまり半導体チップ１１と配線基板１３との間が、第２
図《３》に示すように仮接着される．第４の工程では、
半導体チップ１１を仮接着した配線基板１３が、先の実
施例と同様に約２５０℃の温度のグリセリン液の浴槽中
に約３０秒間浸漬される．これによって半田バンプ１２
が溶融し、電極１４に固着する．最後に配線基板１３を
メタノール溶液中で洗浄することによって、配線基板１
３に付着していたグリセリンが除去され、第２図（４）
に示すように配線基板１３上に半導体チップ１１が実装
される． 発明の効果 以上のように本発明の半導体装置の実装方法によれば、
フラックスを用いないで、配線基板の電極上に形成した
金属薄膜を介してその電極と半導体装置側の半田バンプ
との間を仮接着し、その仮接着状態のまま加熱溶液中に
浸漬して半田バンプを溶融固着するようにしているので
、フラツクス残滓が半導体装置や配線基板の表面に付着
して装置の電気的特性や信頼性を損なうことがなく、ま
たフラックス洗浄の工程が不要で全体の工程が簡略にな
るという効果が得られる．
プ１１が対向して配置され、これらの間が仮圧着される
。すなわち、半導体チツブ１１は、その各半田バンプ１
２が配線基板１３の対応する電極１４と対向し合うよう
に、配線基板１３上に第１図（２》に示すように位置合
わせされる．第３の工程では、上記工程によって半導体
チツブ１１の位置合わせが行われた配線基板１３が半田
の融点よりもやや低い１６０〜１７０℃の温度で加熱さ
れる。これによって電極１４上の金属薄膜１５と半田バ
ンプ１２との間に若干の固相拡散が起こり、金属薄膜ｌ
５を介して半田バンプ１１と電極１４の間、つまり半導
体チツプ１１と配線基板１３との間が第１図（３》に示
すように仮接着される． 第４の工程では、半導体チップ１１を仮接着した配線基
板１３が半田の融点以上の約２５０℃の温度のグリセリ
ン液の浴槽中に約３０秒間浸漬される．これによって半
田バンプ１２が溶融し、電極１４に固着する．このあと
、メタノール溶液中で配線基板１３に付着したグリセリ
ンが洗浄除去され、最終的に第１図（４）に示すように
配線基板１３上に半導体チツプ１１が実装される．第２
図は、本発明の他の実施例である半導体装置の実装方法
を示す工程図である． この実装方法では、まず第１の工程で配線基板１３の電
極１４に金を材料とする厚みが１０００人の金属薄膜１
５ａが第２図（１）に示すように堆積して形成される． 次の第２の工程では、先の実施例と同様に配線基板１３
上に半導体チップ１１が第２図（２》に示すように位置
合わせされる． 第３の工程では、配線基板１３を１６０〜１７０℃の温
度に加熱した状態のもとで、半導体チツプ１１が配線基
板１３に押し付けられる．その押付け圧力、は、１つの
半田バンプ１２に対して２〜３ｇ程度の力がかかる大き
さとされる．これによって電極１４上の金属薄膜１５ａ
と半田バンプ１２との間に若干の固相拡散が起こり、金
属薄膜１５ａを介して半田バンプ１１と電極１４の間、
つまり半導体チップ１１と配線基板１３との間が、第２
図《３》に示すように仮接着される．第４の工程では、
半導体チップ１１を仮接着した配線基板１３が、先の実
施例と同様に約２５０℃の温度のグリセリン液の浴槽中
に約３０秒間浸漬される．これによって半田バンプ１２
が溶融し、電極１４に固着する．最後に配線基板１３を
メタノール溶液中で洗浄することによって、配線基板１
３に付着していたグリセリンが除去され、第２図（４）
に示すように配線基板１３上に半導体チップ１１が実装
される． 発明の効果 以上のように本発明の半導体装置の実装方法によれば、
フラックスを用いないで、配線基板の電極上に形成した
金属薄膜を介してその電極と半導体装置側の半田バンプ
との間を仮接着し、その仮接着状態のまま加熱溶液中に
浸漬して半田バンプを溶融固着するようにしているので
、フラツクス残滓が半導体装置や配線基板の表面に付着
して装置の電気的特性や信頼性を損なうことがなく、ま
たフラックス洗浄の工程が不要で全体の工程が簡略にな
るという効果が得られる．
第１図は本発明の一実施例である半導体装置の実装方法
を示す工程図、第２図は本発明の他の実施例である半導
体装置の実装方法を示す工程図、第３図は従来の半導体
装置の実装方法を示す工程図である。 １１・・・半導体チップ、１２・・・半田バンプ、１３
配線基板、１４・・・電極、１５．１５ａ・・・金属薄
膜
を示す工程図、第２図は本発明の他の実施例である半導
体装置の実装方法を示す工程図、第３図は従来の半導体
装置の実装方法を示す工程図である。 １１・・・半導体チップ、１２・・・半田バンプ、１３
配線基板、１４・・・電極、１５．１５ａ・・・金属薄
膜
Claims (1)
- 【特許請求の範囲】 半導体装置の電極に形成された半田バンプを配線基板に
形成された対応する電極に突き合わせ、半田バンプを加
熱溶融させることによって配線基板に対して半導体装置
を電気的に接続する半導体装置の実装方法において、 配線基板の各電極上に親半田金属膜を形成する工程と、 半導体装置を前記配線基板に対向させて配置し、半導体
装置の半田バンプを配線基板の対応する電極に突き合わ
せた状態で半田の融点よりも低い温度で加熱および加圧
することによって、前記金属膜を介して半田バンプと配
線基板の電極との間をフラックスを用いないで仮接着す
る工程と、互いに仮接着された状態の半導体装置および
配線基板を、半田の融点以上の温度の液体中に浸漬して
半田バンプを溶融固着させる工程とを含むことを特徴と
する半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014019A JPH03218645A (ja) | 1990-01-24 | 1990-01-24 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014019A JPH03218645A (ja) | 1990-01-24 | 1990-01-24 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218645A true JPH03218645A (ja) | 1991-09-26 |
Family
ID=11849485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014019A Pending JPH03218645A (ja) | 1990-01-24 | 1990-01-24 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218645A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176567A (ja) * | 1993-12-16 | 1995-07-14 | Nec Corp | 半導体装置の製造方法 |
| JPH07226416A (ja) * | 1994-01-31 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 半導体チップパッケージおよびその製造方法 |
| JPH08172114A (ja) * | 1994-12-20 | 1996-07-02 | Nec Corp | 基板接続方法 |
| WO1996024459A1 (de) * | 1995-02-10 | 1996-08-15 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum umschmelzen einer kontaktflächenmetallisierung |
| WO1996030939A1 (de) * | 1995-03-31 | 1996-10-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur flächenkontaktierung elektronischer bauelemente |
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
| JP2021110875A (ja) * | 2020-01-14 | 2021-08-02 | 三星電子株式会社Samsung Electronics Co., Ltd. | ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体 |
-
1990
- 1990-01-24 JP JP2014019A patent/JPH03218645A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121062A (en) * | 1993-08-13 | 2000-09-19 | Fujitsu Limited | Process of fabricating semiconductor unit employing bumps to bond two components |
| JPH07176567A (ja) * | 1993-12-16 | 1995-07-14 | Nec Corp | 半導体装置の製造方法 |
| JPH07226416A (ja) * | 1994-01-31 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 半導体チップパッケージおよびその製造方法 |
| JPH08172114A (ja) * | 1994-12-20 | 1996-07-02 | Nec Corp | 基板接続方法 |
| WO1996024459A1 (de) * | 1995-02-10 | 1996-08-15 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum umschmelzen einer kontaktflächenmetallisierung |
| US5845838A (en) * | 1995-02-10 | 1998-12-08 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Process for remelting a contact surface metallization |
| WO1996030939A1 (de) * | 1995-03-31 | 1996-10-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur flächenkontaktierung elektronischer bauelemente |
| US5785234A (en) * | 1995-03-31 | 1998-07-28 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Method of surface-contacting electronic components |
| JP2021110875A (ja) * | 2020-01-14 | 2021-08-02 | 三星電子株式会社Samsung Electronics Co., Ltd. | ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP3028791B2 (ja) | チップ部品の実装方法 | |
| JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP2001332583A (ja) | 半導体チップの実装方法 | |
| JPH03218645A (ja) | 半導体装置の実装方法 | |
| JP3998484B2 (ja) | 電子部品の接続方法 | |
| JPH1126922A (ja) | チップ実装方法 | |
| JP2000174059A (ja) | 電子部品の実装方法 | |
| JPH0266953A (ja) | 半導体素子の実装構造およびその製造方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP3423727B2 (ja) | フリップチップ接合方法 | |
| US6543109B1 (en) | Method of manufacturing a surface acoustic wave apparatus | |
| JPH0312942A (ja) | 半導体装置の封止方法および半導体チップ | |
| JPH01209736A (ja) | 半導体素子の交換方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JPH05235531A (ja) | 電子部品実装方法および実装装置 | |
| JP2002353601A (ja) | 電子部品実装体および電子部品実装方法 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JP2830824B2 (ja) | バンプ付きワークの実装方法および実装構造 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
| JPS6020895B2 (ja) | 半導体装置の製造方法 | |
| JPH05181155A (ja) | 半導体装置の製造方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 |