JPH0266953A - 半導体素子の実装構造およびその製造方法 - Google Patents

半導体素子の実装構造およびその製造方法

Info

Publication number
JPH0266953A
JPH0266953A JP63218973A JP21897388A JPH0266953A JP H0266953 A JPH0266953 A JP H0266953A JP 63218973 A JP63218973 A JP 63218973A JP 21897388 A JP21897388 A JP 21897388A JP H0266953 A JPH0266953 A JP H0266953A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
electrodes
plating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63218973A
Other languages
English (en)
Inventor
Toshiyuki Ota
敏行 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63218973A priority Critical patent/JPH0266953A/ja
Publication of JPH0266953A publication Critical patent/JPH0266953A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/344—Dispositions of die-attach connectors, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の実装分野に利用される。
本発明は半導体素子の実装構造およびその製造方法に関
し、特に、半導体素子を回路基板にフリップチップ実装
して構成される半導体素子の実装構造およびその製造方
法に関する。
〔概要〕
本発明は、半導体素子を回路基板にフリップチップ実装
を行う半導体素子の実装構造とその製造方法において、 前記半導体素子と前記回路基板とを、それぞれのマイク
ロバンプと基板電極とを対向させ、かつ後でメッキを行
うに十分な空間を挟んで、前記半導体素子の周辺の所定
部分に設けられた光硬化性の樹脂層で接着し、前記マイ
クロバンブと前記基板電極とを無電解メッキにより形成
された接続電極により接合することにより、 接続の歩留まりおよび信頼性の向上を図ったものである
。
〔従来の技術〕
従来の半導体素子を回路基板にフリップチップ実装する
技術として代表的な三つの技術を以下に示す。
Ａ、突起電極としてはんだバンプを用いて、電極間の接
続を行ういわゆるＣＣＢ技術で、文献として以下の文献
（１）がある。
文献（１）、エル、エフ、ミラー、“つぶれを制御した
りフローチップ取付は法″ （Ｌ、Ｆ、Ｍｉｌｌｅｒ、　”Ｃｏｎｔｒｏｌｌｅｄ　
Ｃｏ１１ａｐｓｅ　ＲｅｆｌｏｗＣｈｉｐ　Ｊｏｉｎｉ
ｎｇ、”　　Ｉ　ＢＭ　　Ｊ、Ｒｅｓ、Ｄｅｖｅｌｏｐ
、１３　（１９６９）、ＰＰ２３９−２５０．　）Ｂ、
突起電極として金バンブ間を熱圧着で接続した技術とし
て、例えば以下の文献（２）がある。
文献（２）、エム、ヤスモト、他“スタックドＬＳＩに
対して実用化された新実装方法” （Ｍ、　Ｙａｓｕｍｏｔｏ、　ｅｔ、　ａ　１．“Ｐｒ
ｏｍｔ’ｓｓｉｎｇ　Ｎｅｗ　Ｆａｂｒｉｃａｔｉｏｎ
Ｐｒｏｃｅｓｓ　Ｄｅｖｅｌｏｐｐｅｄ　ｆｏｒ　５ｔ
ａｃｋｅｄ　ＬＳＩ’　ｓ”　Ｉ　ＥＤ　（１９８４）
　Ｄｉｇｅｓｔ、　ＰＰ８１６−８１９．　）Ｃ０半導
体素子と回路基板を光硬化性樹脂を用いて接着し、樹脂
の硬化時の圧縮応力で電極間を圧接するいわゆるマイク
ロバンプボンディングで、以下の文献（３）に示されて
いる。
文献（３）、畑田、他「マイクロバンプボンディング実
装技術」電子材料、（１９８７）　５月号、ＰＰ１０３
１０８゜〔発明が解決しようとする問題点〕 前述したＡＳＢ、およびＣで示した三つの従来のフリッ
プチップ実装技術では、それぞれ以下の問題点があった
。
Ａ。
はんだバンプを用いて半導体素子と回路基板をろう接（
いわゆるはんだ付け）する技術で、以下の問題点があっ
た。
（１）接続時にはんだの流れ、はんだつぶれが起こりや
すく、微細接続が困難であった。
（２）共晶はんだを用いた場合に、融点が１８０℃程度
で低く、接続部の信頼性に大きな問題があった。
（３）　　はんだに用いているスズは低音で脆いα−８
ｏに変態しやすく、またスズは他の金属と金属間化合物
を作りやすく、疲労およびクリープに対する信頼性に問
題があった。
〔４〕　　はんだは２種類以上の合金であるためバンプ
形成時に２種類以上の金属を同時にメッキするため、メ
ッキの再現性に問題があった。
Ｂ。
フリップチップ技術を用いて金等の高融点金属で形成し
たバンプを接続するためには熱圧接が用いられる。この
技術を用いて多端子を持つ半導体素子を接続するには数
トンの圧力と５００℃以上の加熱が必要であるが、これ
により半導体素子の破壊がおこりやすく、歩留まりおよ
び信頼性上の問題が多かった。
Ｃ９ 従来技術の一つであるマイクロバンプボンディングでは
、電極間の接続が圧接のみで行われており、また半導体
素子全面が樹脂接着されるため以下の問題点が生じてい
た。
（１）電極間の接続を樹脂の圧縮応力のみで行っている
が、樹脂の圧縮応力の信頼性に問題があった。
（２）接続部が清浄でなく、樹脂の被膜ができるため、
そこでの電気的な誘電不良により歩留まりに問題があっ
た。
（３）接続時に大きな圧力を加える必要性があり、接続
の歩留まりに問題があった。
本発明の目的は、前記の問題点を解消することにより、
高歩留まりおよび高信頼性を達成できる半導体素子の実
装構造およびその製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体素子の実装構造は、表面に所定の基板電
極を有する回路基板と、表面に突起状電極を有しその表
面を下向きにして前記基板電極にその突起電極が取り付
けられた半導体素子とを備えた半導体素子の実装構造に
おいて、前記半導体素子の周辺の所要部分に設けられ、
前記半導体素子と前記回路基板とを所定の空間を挟んで
接着する樹脂層と、前記基板電極と前記突起状電極とを
接合するメッキ法により形成された接続電極とを備えた
ことを特徴とする。
本発明の半導体素子の実装構造の製造方法は、回路基板
上の基板電極に、表面に設けられた突起状電極を接続す
る半導体素子の実装構造の製造方法において、前記半導
体素子の周辺の所要部分とそれに対向する前記回路基板
上の一部分に光硬化性樹脂を被着した後、光照射するこ
とにより前記半導体素子を前記回路基板に接着する工程
と、この接着された前記半導体素子および前記回路基板
を直接所定のメッキ液中に浸して無電解メッキを行い前
記基板電極に前記突起電極を接合する工程とを含むこと
を特徴とする。
〔作用〕
半導体素子と回路基板の接続端子部分を除く一部の領域
に光硬化性樹脂を滴下し、後でメッキするに十分な空間
を挟んで両者の位置合わせ完了後紫外線を照射して半導
体素子と回路基板の接着を行う。そしてこの接着された
半導体素子と回路基板とをメッキ液中に浸して無電解メ
ッキを行い形成した例えばニッケノペ金等の金属層によ
り半導体素子上の入出力端子と回路基板上の電極間の接
続を行う。
すなわち、前記従来技術Ｃと同様に光硬化樹脂を用いる
けれども、従来技術Ｃでは半導体素子全面に光硬化樹脂
を滴下するのに対して、本発明では一部の領域に滴下す
るのみである点と、従来技術Ｃでは圧力を加えて光硬化
樹脂を用いて電極間の圧接を行うのに対して、本発明で
は圧力は加えず電極間の圧接は行わないでメッキにより
接続を行っている点とが異なる。
従って、前記光硬化性樹脂を半導体素子全面に被着し加
圧することに起因する歩留まりおよび信頼性の低下を防
止できるとともに、メッキ形成による画電極の接続によ
り、画電極接続の歩留まりおよび信頼性を向上させるこ
とができる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
。
第１図は本発明の半導体素子の実装構造の一実施例を示
す縦断面図である。
本実施例は、表面に所定の基板電極５を有する回路基板
４と、表面に突起状電極としてのマイクロバンプ２を有
しその表面を下向きにして基板電極５にそのマイクロバ
ンプ２が取り付けられる半導体素子１とを備えた半導体
素子の実装構造において、半導体素子１０周辺の所要部
分に設けられ、半導体素子１と回路基板４とを所定の空
間を挟んで接着した樹脂層７と、基板電極５とマイクロ
バンプ２とを接合するメッキ法により形成された接続電
極８とを備えている。
なお、３は半導体素子１上にマイクロバンプ２を囲んで
設けられた第一絶縁層、および６は回路基板４上に基板
電極５を囲んで設けられた第二絶縁層である。
本発明の特徴は、第１図において、樹脂層７と、メッキ
法により形成された接続電極８とを設けたことにある。
第２図（ａ）およびら）は、本発明の半導体素子の実装
構造の製造方法の一実施例による主要工程における縦断
面図である。
本実施例は、まず第１図（ａ）に示すように、半導体素
子１上にチタン、銅、金あるいはチタン、白金、金ある
いはチタン、パラジウム、金等の金属の組み合わせでス
パッタ、メッキ等を行うことによりマイクロバンプ２を
形成し、それ以外の領域にはポリイミド等の有機膜によ
り第一絶縁層３を形成する。また、回路基板４上には、
チタン、銅あるいはニッケル等のメタライズを行い基板
電極５を形成し、その他の領域にポリイミド等の有機膜
により第二絶縁層６を形成する。次に、半導体１と回路
基板４のマイクロバンプ２沿よび基板電極５を除く一部
の領域に光硬化性樹脂を滴下し、樹脂層７を形成する。
光硬化性樹脂としては例えばエポキシ樹脂にビスアジド
等の光硬化剤を添加したものが用いられる。次に半導体
素子１と回路基板４とを後でメッキを行うに十分な空間
を挟んでアライメントを行い、アライメント完了後、紫
外線を照射し半導体素子１と回路基板４とを接着する。
次に第１図ら）に示すように、半導体層１および回路基
板４の両者をニッケルメッキ液中に浸し、無電解メッキ
を行いニッケルを成分とする接続電極８を成形する。こ
の接続電極８によりマイクロバンプと基板電極５との電
気的極接続が行われる。
なおニッケルの無電解メッキは次の条件で行われた。
（溶液）　硫酸ニッケル　　　　　　３０ｇ／　ｆ！。
次亜リン酸アンモニウム　１０ｇ／β エチレンジアミン　　　　９０ｇ／β （条件）　　　ＰＨ６〜７ 温度　　　　　　　　　　　６０℃ 次に、３００〜４００℃でアニールを行い、メッキによ
って生じた内部応力の緩和を行う。
なお、前記の無電解メッキは、ニッケルの代わりに金を
用いることができる。
すなわち、第１図（ｂ）において、単導体素子１および
回路基板４の両者を金メッキ液中で無電解金メッキを行
い、接続的電極８を形成する。
なお、メッキ液として、 テトラシアノ金酸アンモニウム　　　４　ｇ／　１アン
モニア水　　　　　　　　　　　２０ｇ／　１水素化は
う系アンモニウム　　　　　５ｇ／βの混合液を用いて
７５℃でメッキを行い、次に３００℃でアニールを行う
。
この金メッキでは、接続電極を金で形成するため接続部
の信頼性の向上がより期待できる。
〔発明の効果〕
以上説明したように、本発明は、電極間の接続を溶接、
圧接等の方法でなくメッキという化学的な方法により接
合するため、以下の効果がえられる。
（１）低温、無加圧で接合されるため、素子を損傷する
ことが少なく、高留まり、高信頼性の微細接続が行われ
ること。
（２）金、ニッケル、銅等の高融点金属を用いて容易に
接続が可能であるため、金属間化合物の形成も少ない高
信頼性の接続が可能となること。
二絶縁層、７・・・樹脂層、訃・・接続電極。

Claims (2)

    【特許請求の範囲】
  1. １．表面に所定の基板電極を有する回路基板と、表面に
    突起状電極を有しその表面を下向きにして前記基板電極
    にその突起電極が取り付けられた半導体素子と を備えた半導体素子の実装構造において、 前記半導体素子の周辺の所要部分に設けられ、前記半導
    体素子と前記回路基板とを所定の空間を挟んで接着する
    樹脂層と、 前記基板電極と前記突起状電極とを接合するメッキ法に
    より形成された接続電極と を備えたことを特徴とする半導体素子の実装構造。
  2. ２．回路基板上の基板電極に、表面に設けられた突起状
    電極を接続する半導体素子の実装構造の製造方法におい
    て、 前記半導体素子の周辺の所要部分とそれに対向する前記
    回路基板上の一部分に光硬化性樹脂を被着した後、光照
    射することにより前記半導体素子を前記回路基板に接着
    する工程と、 この接着された前記半導体素子および前記回路基板を直
    接所定のメッキ液中に浸して無電解メッキを行い前記基
    板電極に前記突起電極を接合する工程と を含むことを特徴とする半導体素子の実装構造の製造方
    法。
JP63218973A 1988-08-31 1988-08-31 半導体素子の実装構造およびその製造方法 Pending JPH0266953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63218973A JPH0266953A (ja) 1988-08-31 1988-08-31 半導体素子の実装構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63218973A JPH0266953A (ja) 1988-08-31 1988-08-31 半導体素子の実装構造およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0266953A true JPH0266953A (ja) 1990-03-07

Family

ID=16728263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63218973A Pending JPH0266953A (ja) 1988-08-31 1988-08-31 半導体素子の実装構造およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0266953A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260234A (en) * 1990-12-20 1993-11-09 Vlsi Technology, Inc. Method for bonding a lead to a die pad using an electroless plating solution
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
US5654584A (en) * 1990-06-01 1997-08-05 Kabushiki Kaisha Toshiba Semiconductor device having tape automated bonding leads
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US6365500B1 (en) * 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
JP2002208652A (ja) * 2001-01-09 2002-07-26 Namics Corp 中空構造の電子デバイス及びその製造方法
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
JP2006289943A (ja) * 2005-01-26 2006-10-26 Seiko Epson Corp 実装構造、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法および液滴吐出装置。
JP2007019563A (ja) * 2001-06-15 2007-01-25 Ricoh Co Ltd 半導体装置、画像読取ユニット及び画像形成装置
US7521797B2 (en) 2004-03-18 2009-04-21 Seiko Epson Corporation Method of manufacturing substrate joint body, substrate joint body and electrooptical device
WO2014204771A1 (en) * 2013-06-21 2014-12-24 Invensas Corporation Method of forming a microelectronic assembly by plating metal connectors after assemblying first and second components and corresponding device
US9024205B2 (en) 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556810A (en) * 1990-06-01 1996-09-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
US5654584A (en) * 1990-06-01 1997-08-05 Kabushiki Kaisha Toshiba Semiconductor device having tape automated bonding leads
US5260234A (en) * 1990-12-20 1993-11-09 Vlsi Technology, Inc. Method for bonding a lead to a die pad using an electroless plating solution
US6365500B1 (en) * 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
JP2002208652A (ja) * 2001-01-09 2002-07-26 Namics Corp 中空構造の電子デバイス及びその製造方法
JP2007019563A (ja) * 2001-06-15 2007-01-25 Ricoh Co Ltd 半導体装置、画像読取ユニット及び画像形成装置
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
US7521797B2 (en) 2004-03-18 2009-04-21 Seiko Epson Corporation Method of manufacturing substrate joint body, substrate joint body and electrooptical device
JP2006289943A (ja) * 2005-01-26 2006-10-26 Seiko Epson Corp 実装構造、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法および液滴吐出装置。
US7784913B2 (en) 2005-01-26 2010-08-31 Seiko Epson Corporation Mounted structure, liquid droplet ejection head, liquid droplet ejection apparatus and manufacturing method
US8839520B2 (en) 2005-01-26 2014-09-23 Seiko Epson Corporation Mounted structure, liquid droplet ejection head, liquid droplet ejection apparatus and manufacturing method
US9024205B2 (en) 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods
US11999001B2 (en) 2012-12-03 2024-06-04 Adeia Semiconductor Technologies Llc Advanced device assembly structures and methods
WO2014204771A1 (en) * 2013-06-21 2014-12-24 Invensas Corporation Method of forming a microelectronic assembly by plating metal connectors after assemblying first and second components and corresponding device
US9398700B2 (en) 2013-06-21 2016-07-19 Invensas Corporation Method of forming a reliable microelectronic assembly
US9893030B2 (en) 2013-06-21 2018-02-13 Invensas Corporation Reliable device assembly

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
JP3735526B2 (ja) 半導体装置及びその製造方法
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
US5667132A (en) Method for solder-bonding contact pad arrays
WO1997018584A1 (en) Method for forming bump of semiconductor device
JPH0266953A (ja) 半導体素子の実装構造およびその製造方法
JP3660275B2 (ja) 半導体装置およびその製造方法
JP5906022B2 (ja) マクロピンハイブリッド相互接続アレイ及びその製造方法
US6803253B2 (en) Method for laminating and mounting semiconductor chip
JPH06151701A (ja) 半導体装置の製造方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP2001024085A (ja) 半導体装置
JP4343177B2 (ja) 半導体装置
JPH08213425A (ja) 半導体装置およびその製造方法
JPH10294337A (ja) 半導体装置及びその製造方法
JPS5821350A (ja) 半導体集積回路の実装構造
JP2004253598A (ja) 電子部品の実装方法
JPH10503059A (ja) アルミニウム接続面を有する電子部品を基板に接続する方法およびこの方法によって製造された電子回路
US7015132B2 (en) Forming an electrical contact on an electronic component
JP3505328B2 (ja) 半導体装置およびその製造方法
JP2003152023A (ja) 半導体装置の接続構造とその製造方法
TW501242B (en) Semiconductor package and flip chip bonding method of semiconductor package
JPS63168028A (ja) 微細接続構造