JPH03218647A - Manufacture of semiconductor integrated circuit device - Google Patents

Manufacture of semiconductor integrated circuit device

Info

Publication number
JPH03218647A
JPH03218647A JP2014002A JP1400290A JPH03218647A JP H03218647 A JPH03218647 A JP H03218647A JP 2014002 A JP2014002 A JP 2014002A JP 1400290 A JP1400290 A JP 1400290A JP H03218647 A JPH03218647 A JP H03218647A
Authority
JP
Japan
Prior art keywords
tape carrier
tape
integrated circuit
semiconductor integrated
spacing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014002A
Other languages
Japanese (ja)
Inventor
Atsushi Aoki
淳 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2014002A priority Critical patent/JPH03218647A/en
Publication of JPH03218647A publication Critical patent/JPH03218647A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造技術に関し、特に
、T A B (Tape Automated Bo
nding)方式による半導体集積回路装置の製造方法
に適用して有効な技術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a manufacturing technology for semiconductor integrated circuit devices, and in particular to a technology for manufacturing semiconductor integrated circuit devices.
The present invention relates to a technique that is effective when applied to a method of manufacturing a semiconductor integrated circuit device using the nding method.

〔従来の技術〕[Conventional technology]

テープキャリヤに繰り返し形成された導体リードの先端
と、半導体チップに形成されたバ・ンプとを重ね合わせ
、ギャングボンディングするTAB方式については、例
えば株式金社マーコム・イン9−t’yyatル発行、
rsemicon  NEWS  1989.3、TA
Bの技術動向と今後の展望」P43〜P48に記載があ
る。
Regarding the TAB method in which the tips of conductor leads repeatedly formed on a tape carrier and bumps formed on a semiconductor chip are overlapped and gang bonded, for example, published by Kinsha Marcom Inn 9-t'yyatl,
rsemicon NEWS 1989.3, TA
"Technological Trends and Future Prospects of B" are described on pages 43 to 48.

この方式において、半導体チップの接合されたテープキ
ャリヤは、半導体チップをポッティング樹脂により封止
した後、収納リールに巻取られる。
In this method, a tape carrier with semiconductor chips bonded thereto is wound onto a storage reel after the semiconductor chips are sealed with a potting resin.

この際、テープキャリヤは、封止樹脂間を離すため、ス
ベーサテーブに挟まれて巻取られるようになっている。
At this time, the tape carrier is wound up while being sandwiched between the flexible tapes in order to separate the sealing resin.

スベーサテープの両面には、その幅方向の両端に凸部が
設けられており、テープキャリヤがスベーサテープに挟
まれた際、ポッティング樹脂とスベーサテーブとが接触
しないようになっていた。
Convex portions are provided on both sides of the substrate tape at both ends in the width direction to prevent the potting resin from coming into contact with the substrate tape when the tape carrier is sandwiched between the substrate tapes.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、スペーサテープの幅方向の両端に凸部を設け
る上記従来の技術にふいては、以下の問題があることを
本発明者は見い出した。
However, the present inventor has discovered that the above-mentioned conventional technique in which convex portions are provided at both ends of the spacer tape in the width direction has the following problems.

すなわち、例えば半導体チップの面積が増大し、テープ
キャリヤの幅が増すにつれ、ポッティング処理後のテー
プキャリヤの巻取りに際してスペーサテープの幅方向中
央が歪み易くなり、第9図に示すように、スベーサテー
ブ50の幅方向の中央部分がポッティング樹脂51に接
触し、外観不良や封止不良が顕著となる問題があった。
That is, for example, as the area of a semiconductor chip increases and the width of a tape carrier increases, the center of the spacer tape in the width direction tends to be distorted when the tape carrier is wound up after potting processing, and as shown in FIG. There was a problem in that the center portion in the width direction came into contact with the potting resin 51, resulting in noticeable poor appearance and poor sealing.

本発明は上記課題に着目してなされたものであり、その
目的は、TAB方式による半導体集積回路装置の製造工
程におけるスペーサテープの歪に起因する封止樹脂の不
良を防止することのできる技術を提供することにある。
The present invention has been made with attention to the above-mentioned problems, and its purpose is to provide a technology that can prevent defects in the sealing resin caused by distortion of the spacer tape in the manufacturing process of semiconductor integrated circuit devices using the TAB method. It is about providing.

本発明の他の目的は、TAB方式による半導体集積回路
装置の歩留りを向上させることのできる技術を提供する
ことにある。
Another object of the present invention is to provide a technique that can improve the yield of semiconductor integrated circuit devices using the TAB method.

本発明のさらに他の目的は、TAB方式による半導体集
積回路装置の製造工程において、テープキャリヤをスベ
ーサテープで挟むことなく巻取ることのできる技術を提
供することにある。
Still another object of the present invention is to provide a technique that allows a tape carrier to be wound up without being sandwiched between spacer tapes in a manufacturing process of a semiconductor integrated circuit device using the TAB method.

本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、請求項1配載の発明は、テープキャリヤに形
成された導体リードの先端にバンプを介して接合された
半導体チップを封止樹脂により封止した段階で、前記テ
ープキャリヤの両面において封止樹脂の外周近傍に、前
記テープキャリヤの面に直交する方向に突出する離間部
材を設け、前記テープキャリヤの巻取りに際して封止樹
脂とスペーサテープとを離間する半導体集積回路装置の
製造方法とするものである。
That is, the invention recited in claim 1 provides a method for sealing both sides of the tape carrier at the stage where the semiconductor chip bonded via the bump to the tip of the conductor lead formed on the tape carrier is sealed with the sealing resin. A method for manufacturing a semiconductor integrated circuit device, in which a spacing member protruding in a direction perpendicular to the surface of the tape carrier is provided near the outer periphery of the resin, and the sealing resin and the spacer tape are separated when the tape carrier is wound up. It is.

請求項3記載の発明は、テープキャリヤに形成された導
体リードの先端にバンプを介して接合された半導体チッ
プを封止樹脂により封止した段階で、前記テープキャリ
ヤの片面において封止樹脂の外周近傍に、前記テープキ
ャリヤの面に直交する方向に突出する離間部材を設け、
前記テープキャリヤの巻取りに際して重なり合うテープ
キャリヤにおける封止樹脂同士を離間する半導体集積回
路装置の製造方法とするものである。
According to the third aspect of the invention, when the semiconductor chip bonded to the tip of the conductor lead formed on the tape carrier via the bump is sealed with the sealing resin, the outer periphery of the sealing resin is removed on one side of the tape carrier. Providing a spacing member protruding in a direction perpendicular to the surface of the tape carrier in the vicinity;
The present invention provides a method for manufacturing a semiconductor integrated circuit device in which sealing resins in overlapping tape carriers are separated from each other when the tape carriers are wound up.

C作用〕 上記した請求項1記載の発明によれば、封止処理後のテ
ープキャリヤの巻取りに際して、スベーサテーブの幅方
向中央の歪みが離間部材によって抑制されるため、スペ
ーサテープと封止樹脂との接触を防止することが可能と
なる。
Effect C] According to the above-mentioned invention as claimed in claim 1, when the tape carrier is wound up after the sealing process, the distortion in the center of the spacer tape in the width direction is suppressed by the spacing member, so that the spacer tape and the sealing resin are This makes it possible to prevent contact between

上記した請求項3記載の発明によれば、封止処理後のテ
ープキャリヤの巻き取りに際して、重なり合ったテープ
キャリヤにおける封止樹脂同士が離間部材によって離さ
れるため、テープキャリヤをスペーサテープで挟むこと
なく巻取ることが可能となる。
According to the invention described in claim 3, when the tape carrier is wound up after the sealing process, the sealing resins in the overlapping tape carriers are separated by the spacing member, so that the tape carrier is not sandwiched between the spacer tapes. It becomes possible to wind it up.

〔実施例1〕 第11!lは本発明の一実施例であるTAB方式による
半導体集積回路装置の製造工程中におけるテープキャリ
ヤおよびスベーサテーブの断面図、第2図はこのテープ
キャリヤの平面図、第3図はTAB方式による半導体集
積回路装置の製造工程を説明するテープキャリヤ、離間
部材および真空吸着ノズルの斜視図、第4図は第3図に
示した真空吸着ノズルを示す概略斜視図である。
[Example 1] Eleventh! 1 is a cross-sectional view of a tape carrier and a substrate table during the manufacturing process of a semiconductor integrated circuit device using the TAB method, which is an embodiment of the present invention, FIG. 2 is a plan view of this tape carrier, and FIG. 3 is a semiconductor integrated circuit device using the TAB method. FIG. 4 is a perspective view of a tape carrier, a spacing member, and a vacuum suction nozzle for explaining the manufacturing process of the circuit device; FIG. 4 is a schematic perspective view showing the vacuum suction nozzle shown in FIG. 3;

本実施例1のTAB方式による半導体集積回路装置の製
造工程中におけるテープキャリヤを第1図および第2図
により説明する。
A tape carrier used in the manufacturing process of a semiconductor integrated circuit device using the TAB method according to the first embodiment will be explained with reference to FIGS. 1 and 2.

第1図および第2図には、ポッティング処理後のテープ
キャリヤ1が示されている。テープキャリヤ1は、例え
ばポリイミドによって構成されている。テープキャリヤ
1の側縁部の近傍には、スブロケット孔2が一定の間隔
をおいて複数穿孔されている。
1 and 2 show the tape carrier 1 after the potting process. The tape carrier 1 is made of polyimide, for example. A plurality of subrocket holes 2 are bored at regular intervals near the side edge of the tape carrier 1.

テープキャリヤ1の中央部には、ボッティング樹脂(封
止樹脂)3によって封止された半導体チップ4が、その
主面に形成されたCCBバンプ5を介してリード6の先
端に接合され配置されている。
A semiconductor chip 4 sealed with a botting resin (sealing resin) 3 is disposed in the center of the tape carrier 1 and is bonded to the tips of leads 6 via CCB bumps 5 formed on its main surface. ing.

リード6は、銅(Cu}により構成されている。The lead 6 is made of copper (Cu).

ポッティング樹脂3から露出したリード6の先端には、
リード6と半導体チップ4との導通状態を検査するため
のプローブ(図示せず)が当接されるテストバッド6a
が形成されている。
At the tip of the lead 6 exposed from the potting resin 3,
A test pad 6a that is brought into contact with a probe (not shown) for testing the conduction state between the lead 6 and the semiconductor chip 4
is formed.

テープキャリヤ1は、第1図に示すように、スペーサテ
ープ7.7により挟まれた状態で巻取られる。スペーサ
テープ7は、例えばポリエステルにカーボンが混合され
て構成されている。カーボンは、半導体チップ4に形成
された素子や配線等の静電破壊を防止するために混合さ
れている。スペーサテープ7の幅方向の両端には、凸部
7aが形成されている。
The tape carrier 1 is wound up between spacer tapes 7.7, as shown in FIG. The spacer tape 7 is made of, for example, polyester mixed with carbon. Carbon is mixed in order to prevent electrostatic damage to elements, wiring, etc. formed on the semiconductor chip 4. Convex portions 7a are formed at both ends of the spacer tape 7 in the width direction.

本実施例1においては、ボッティング処理後、テープキ
ャリヤ1の両面においてポッティング樹脂3の外周近傍
に離間部材8が設けられる。離間部材8は、例えば3〜
5mmX3〜5fflII1程度の立方体状の部材であ
り、例えば接着剤によりテープキャリヤ1上に接着され
る。離間部材8は、例えばポリエステルにカーボンが混
合されて構成されている。カーボンは、半導体チップ4
に形成された素子や配線等の静電破壊を防止するために
混合されている。離間部材8は、ポッティング処理後の
テープキャリヤ1の巻取りに際して、テープキャリヤ1
を挟むスベーサテーブ7の中央部分の歪みを抑制し、ス
ベーサテープ7とポッティング樹脂3との接触を防止す
るように作用する。なお、第2図においては図面を見易
くするため離間部材8を斜線で示す。
In the first embodiment, after the botting process, spacing members 8 are provided near the outer periphery of the potting resin 3 on both sides of the tape carrier 1. The spacing member 8 is, for example, 3 to
It is a cubic member of about 5 mm x 3 to 5 fflII1, and is adhered onto the tape carrier 1 with an adhesive, for example. The spacing member 8 is made of, for example, polyester mixed with carbon. Carbon is a semiconductor chip 4
It is mixed to prevent electrostatic damage to elements, wiring, etc. formed in the process. The spacing member 8 separates the tape carrier 1 during winding of the tape carrier 1 after the potting process.
It acts to suppress the distortion of the center portion of the smoothing tape 7 sandwiching the smoothing tape 7 and to prevent contact between the smoothing tape 7 and the potting resin 3. In addition, in FIG. 2, the spacing member 8 is shown with diagonal lines to make the drawing easier to see.

次に、本実施例1のTAB方式による半導体集積回路装
置の製造方法を第3図および第4図により説明する。
Next, a method for manufacturing a semiconductor integrated circuit device using the TAB method according to the first embodiment will be explained with reference to FIGS. 3 and 4.

第3図に示すように、テープキャリヤ1上のリード6の
先端に接合された半導体チップ4 《第1図参照》をポ
ッティング樹脂3により封止した段階で、治具9に整列
され収容された複数の離間部材8のうち、例えば四つの
離間部材8を真空吸着ノズル10によって一度に吸引す
る。なお、真空吸着ノズル10は、第4図の矢印で示す
方向の長さを変えることが可能な構造になっている。こ
れは、テープキャリヤ1の幅や半導体チップ4の大きさ
等に応じて離間部材8の設匿位萱を変えられるようにす
るためである。
As shown in FIG. 3, after the semiconductor chips 4 (see FIG. 1) bonded to the ends of the leads 6 on the tape carrier 1 are sealed with the potting resin 3, they are aligned and housed in the jig 9. Among the plurality of spacing members 8, for example, four spacing members 8 are suctioned at once by the vacuum suction nozzle 10. The vacuum suction nozzle 10 has a structure that allows the length in the direction indicated by the arrow in FIG. 4 to be changed. This is so that the placement position of the spacing member 8 can be changed depending on the width of the tape carrier 1, the size of the semiconductor chip 4, etc.

次いで、真空吸着ノズル10を図示しない駆動系により
、テープキャリヤ1側に移動する。この移動中に、図示
はしないが、離間部材8の底面に接着剤を塗布する。
Next, the vacuum suction nozzle 10 is moved toward the tape carrier 1 by a drive system (not shown). During this movement, although not shown, an adhesive is applied to the bottom surface of the spacing member 8.

続いて、真空吸着ノズル10を、予め検出しておいたポ
ッティング樹脂3の形状や大きさ等の情報と、テープキ
ャリヤ1上のリード6等の位置情報とに基づいてテープ
キャリヤ1における離間部材8を接着する位置上に配置
する。
Next, the vacuum suction nozzle 10 is moved to the spacing member 8 on the tape carrier 1 based on information such as the shape and size of the potting resin 3 that has been detected in advance and the position information of the lead 6 etc. on the tape carrier 1. Place it on the position to be glued.

そして、離間部材8を吸引したまま真空吸着ノズル10
を下方に移動し、離間部材8をテープキャリヤ1におけ
るポッテイング樹脂3の外周近傍に接着する。なお、図
示はしないがテープキャリヤ1の裏面側にも同様にして
離間部材8を接着する。
Then, while the spacing member 8 is being sucked, the vacuum suction nozzle 10 is
is moved downward, and the spacing member 8 is adhered to the vicinity of the outer periphery of the potting resin 3 on the tape carrier 1. Although not shown, the spacing member 8 is also adhered to the back side of the tape carrier 1 in the same manner.

その後、テープキャリヤ1をスペーサテープ7(第1図
参照)によって挟んだ状態で収納リール(図示せず)に
巻取る。この際、スペーサテープ70幅方向における中
央部の歪みが離間部材8により抑制され、スペーサテー
プ7とボッテイング樹脂3との接触が防止される。
Thereafter, the tape carrier 1 is wound onto a storage reel (not shown) while being sandwiched between spacer tapes 7 (see FIG. 1). At this time, distortion of the center portion of the spacer tape 70 in the width direction is suppressed by the spacing member 8, and contact between the spacer tape 7 and the botting resin 3 is prevented.

このように本実施例1によれば、テープキャリヤ1の幅
が増しても、ポッティング処理後のテープキャリヤ1の
巻取りに際してスペーサテープ7の幅方向中央の歪みが
離間部材8によって抑制されるため、スベーサテープ7
とポッティング樹脂3との接触を防止することが可能と
なる。したがって、TAB方式による半導体集積回路装
置の製造工程中におけるスペーサテープ7の歪みに起因
するポッティング樹脂3の不良を防止することができ、
TAB方式による半導体集積回路装置の歩留りを向上さ
せることが可能となる。
As described above, according to the first embodiment, even if the width of the tape carrier 1 increases, the distortion in the widthwise center of the spacer tape 7 is suppressed by the spacing member 8 when the tape carrier 1 is wound up after the potting process. , subesa tape 7
It becomes possible to prevent contact between the potting resin 3 and the potting resin 3. Therefore, it is possible to prevent defects in the potting resin 3 due to distortion of the spacer tape 7 during the manufacturing process of a semiconductor integrated circuit device using the TAB method.
It becomes possible to improve the yield of semiconductor integrated circuit devices using the TAB method.

〔実施例2〕 第5図は本発明の他の実施例であるTAB方式による半
導体集積回路装置の製造工程中におけるテープキャリヤ
の断面図である。
[Embodiment 2] FIG. 5 is a sectional view of a tape carrier during the manufacturing process of a semiconductor integrated circuit device using the TAB method, which is another embodiment of the present invention.

本実施例2においては、第5図に示すように、テープキ
ャリヤ1上の半導体チップ4をポッティング樹脂3によ
り封止した段階で、ポッティング樹脂3の外周近傍に、
テープキャリヤ1の巻取りに際して重なり合ったテープ
キャリヤ1におけるポッティング樹脂3.3同士を離間
する離間部材8を設ける。
In the second embodiment, as shown in FIG. 5, at the stage where the semiconductor chip 4 on the tape carrier 1 is sealed with the potting resin 3, near the outer periphery of the potting resin 3,
A spacing member 8 is provided to separate the potting resins 3 and 3 of the overlapping tape carriers 1 from each other when the tape carriers 1 are wound up.

離間部材8は、テープキャリヤ1の片面側に接着剤によ
って接着される。離間部材8の高さは、テープキャリヤ
1を巻取った際、重なり合ったテ一プキャリャ1.1上
のポッティング樹脂3.3が接触しないように設定され
ている。
The spacing member 8 is glued to one side of the tape carrier 1 with an adhesive. The height of the spacing member 8 is set so that when the tape carrier 1 is wound up, the potting resins 3.3 on the overlapping tape carriers 1.1 do not come into contact with each other.

本実施例2によれば、ポッティング処理後のテープキャ
リヤ1の巻取りに際して重なり合ったテープキャリヤ1
におけるポッティング樹脂3.3が離間部材8によって
離されるため、スペーサテープを設けないでもテープキ
ャリヤ1を巻取ることが可能となる。
According to the second embodiment, when the tape carrier 1 is wound up after the potting process, the tape carriers 1 overlap each other.
Since the potting resin 3.3 in is separated by the spacing member 8, it is possible to wind up the tape carrier 1 without providing a spacer tape.

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例1.2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
The invention made by the present inventor has been specifically explained based on Examples above, but the present invention is not limited to Examples 1 and 2, and can be modified in various ways without departing from the gist thereof. Needless to say.

例えば、前記実施例1においては、離間部材を立方体と
した場合について説明したが、これに限定されるもので
はなく種々変更可能であり、例えば第6図に示す離間部
材8のように、楕円球状でも良い。また、第7図に示す
離間部材8のように、円球状でも良い。また、第8図の
斜線で示す離間部材8のように、枠状でも良い。
For example, in the first embodiment, the case where the spacing member is cubic is explained, but this is not limited to this and various changes are possible. For example, as in the spacing member 8 shown in FIG. But it's okay. Alternatively, it may be spherical, like the spacing member 8 shown in FIG. Alternatively, it may be in the form of a frame, as shown by the diagonally shaded spacer member 8 in FIG.

また、前記実施例1、2においては、離間部材をポリエ
ステルにカーボンを混合して構成した場合について説明
したが、これに限定されるものではなく種々変更可能で
ある。
Further, in the first and second embodiments, the case where the spacing member is made of polyester mixed with carbon has been described, but the present invention is not limited to this and various modifications can be made.

また、前記実施例1.2においては、テープキャリヤを
ポリイミドにより構成した場合について説明したが、こ
れに限定されるものではなく種々変更可能であり、例え
ばポリエチレン等でも良い。
Further, in Example 1.2, the case where the tape carrier is made of polyimide has been described, but the tape carrier is not limited to this and various modifications can be made. For example, polyethylene or the like may be used.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
Among the inventions disclosed in this application, the effects obtained by typical inventions are briefly described below.

(1).すなわち、テープキャリヤに形成された導体リ
ードの先端にバンプを介して接合された半導体チップを
封止樹脂により封止した段階で、前記テープキャリヤの
両面において封止樹脂の外周近傍に、前記テープキャリ
ヤの面に直交する方向に突出する離間部材を設け、前記
テープキャリヤの巻取りに際して封止樹脂とスペーサテ
ープとを離間する請求項1記載の発明によれば、封止処
理後のテープキャリヤの巻取りに際して、スベーサテー
プの幅方向中央の歪みが離間部材によって抑制されるた
め、スペーサテープと封止樹脂との接触を防止すること
が可能となる。したがって、TAB方式による半導体集
積回路装置の製造工程におけるスペーサテープの歪みに
起因する封止樹脂の不良を防止することができ、TAB
方式による半導体集積回路装置の歩留りを向上させるこ
とが可能となる。
(1). That is, at the stage where a semiconductor chip bonded to the tip of a conductor lead formed on a tape carrier via a bump is sealed with a sealing resin, the tape carrier is placed near the outer periphery of the sealing resin on both sides of the tape carrier. According to the invention according to claim 1, wherein a spacing member is provided that projects in a direction perpendicular to the plane of the tape carrier, and the sealing resin and the spacer tape are separated from each other when the tape carrier is wound. When removing the spacer tape, the distortion at the center in the width direction of the spacer tape is suppressed by the spacing member, making it possible to prevent contact between the spacer tape and the sealing resin. Therefore, it is possible to prevent defects in the sealing resin due to distortion of the spacer tape in the manufacturing process of semiconductor integrated circuit devices using the TAB method.
According to this method, it is possible to improve the yield of semiconductor integrated circuit devices.

C).また、テープキャリヤに形成された導体リードの
先端にパンプを介して接合された半導体チップを封止樹
脂により封止した段階で、前記テープキャリヤの片面に
おいて封止樹脂の外側近傍に、前記テープキャリヤの面
に直交する方向に突出しする離間部材を設け、前記テー
プキャリヤの巻取りに際して重なり合うテープキャリヤ
における封止樹脂同士を離間する離間部材を設ける請求
項3記載の発明によれば、封止処理後のテープキャリヤ
の巻取りに際して、重なり合ったテープキャリヤの封止
樹脂同士が離間部材によって離されるため、テープキャ
リヤをスペーサテープによって挟むことなく巻取ること
が可能となる。
C). Further, at the stage where the semiconductor chip bonded to the tip of the conductor lead formed on the tape carrier via the pump is sealed with the sealing resin, the tape carrier is placed near the outside of the sealing resin on one side of the tape carrier. According to the invention according to claim 3, wherein a spacing member is provided that projects in a direction perpendicular to the plane of the tape carrier, and a spacing member is provided that separates the sealing resins in the overlapping tape carriers from each other when the tape carrier is wound up. When winding up the tape carrier, the sealing resins of the overlapping tape carriers are separated by the spacing member, making it possible to wind up the tape carrier without being sandwiched between spacer tapes.

【図面の簡単な説明】 第1図は本発明の一実施例であるTAB方式による半導
体集積回路装置の製造工程中におけるテープキャリヤお
よびスペーサテープの断面図、第2図はこのテープキャ
リヤの平面図、第3図はTAB方式による半導体集積回
路装置の製造工程を説明するテープキャリヤ、離間部材
および真空吸着ノズルの斜視図、 第4図は第3図に示した真空吸着ノズルを示す概略斜視
図、 第5図は本発明の他の実施例である半導体集積回路装置
の製造工程中におけるテープキャリヤの断面図、 第6図および第7図は本発明の他の実施例である半導体
集積回路装置の製造工程中におけるテープキャリヤおよ
びスペーサテープの断面図、第8図は本発明の他の実施
例である半導体集積回路装置の製造工程中におけるテー
プキャリヤの平面図、 第9図は従来のテープキャリヤおよびスペーサテープの
断面図である。 1・・・テープキャリヤ、2・・・スブロケット孔、3
・・・ポッティング樹脂(封止樹脂)、4・・・半導体
チップ、5・・・CCBバンプ、6 ・ ・ ・リード
、6a・ ・ ・テストパッド、7・・・スペーサテー
プ、7a・・・凸部、8・・・離間部材、9・・・治具
、10・・・真空吸着ノズル、50・・・スペーサテー
プ、51・・・ポッティング樹脂。
[Brief Description of the Drawings] Fig. 1 is a sectional view of a tape carrier and a spacer tape during the manufacturing process of a semiconductor integrated circuit device using the TAB method, which is an embodiment of the present invention, and Fig. 2 is a plan view of this tape carrier. , FIG. 3 is a perspective view of a tape carrier, a spacing member, and a vacuum suction nozzle for explaining the manufacturing process of a semiconductor integrated circuit device using the TAB method, FIG. 4 is a schematic perspective view showing the vacuum suction nozzle shown in FIG. 3, FIG. 5 is a sectional view of a tape carrier during the manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention, and FIGS. 6 and 7 are a cross-sectional view of a semiconductor integrated circuit device according to another embodiment of the present invention. A sectional view of a tape carrier and a spacer tape during the manufacturing process, FIG. 8 is a plan view of the tape carrier during the manufacturing process of a semiconductor integrated circuit device according to another embodiment of the present invention, and FIG. 9 shows a conventional tape carrier and a spacer tape. FIG. 3 is a cross-sectional view of a spacer tape. 1...Tape carrier, 2...Subrocket hole, 3
... Potting resin (sealing resin), 4 ... Semiconductor chip, 5 ... CCB bump, 6 ... Lead, 6a ... Test pad, 7 ... Spacer tape, 7a ... Convex Part, 8... Spacing member, 9... Jig, 10... Vacuum suction nozzle, 50... Spacer tape, 51... Potting resin.

Claims (1)

【特許請求の範囲】 1、テープキャリヤに形成された導体リードの先端にバ
ンプを介して接合された半導体チップを封止樹脂により
封止した段階で、前記テープキャリヤの両面において封
止樹脂の外周近傍に、前記テープキャリヤの面に直交す
る方向に突出する離間部材を設け、前記テープキャリヤ
の巻取りに際して封止樹脂とスペーサテープとを離間す
ることを特徴とする半導体集積回路装置の製造方法。 2、前記離間部材を枠状としたことを特徴とする請求項
1記載の半導体集積回路装置の製造方法。 3、テープキャリヤに形成された導体リードの先端にバ
ンプを介して接合された半導体チップを封止樹脂により
封止した段階で、前記テープキャリヤの片面において封
止樹脂の外周近傍に、前記テープキャリヤの面に直交す
る方向に突出する離間部材を設け、前記テープキャリヤ
の巻取りに際して重なり合うテープキャリヤにおける封
止樹脂同士を離間することを特徴とする半導体集積回路
装置の製造方法。
[Scope of Claims] 1. At the stage where the semiconductor chip bonded to the tip of the conductor lead formed on the tape carrier via the bump is sealed with the sealing resin, the outer periphery of the sealing resin is removed on both sides of the tape carrier. A method for manufacturing a semiconductor integrated circuit device, characterized in that a spacing member protruding in a direction perpendicular to the surface of the tape carrier is provided in the vicinity, and the sealing resin and the spacer tape are separated from each other when the tape carrier is wound up. 2. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the spacing member has a frame shape. 3. At the stage where the semiconductor chip bonded to the tip of the conductor lead formed on the tape carrier via the bump is sealed with the sealing resin, the tape carrier is placed near the outer periphery of the sealing resin on one side of the tape carrier. A method of manufacturing a semiconductor integrated circuit device, comprising: providing a spacing member projecting in a direction perpendicular to the plane of the tape carrier, and separating the sealing resins of the overlapping tape carriers from each other when the tape carriers are wound up.
JP2014002A 1990-01-24 1990-01-24 Manufacture of semiconductor integrated circuit device Pending JPH03218647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014002A JPH03218647A (en) 1990-01-24 1990-01-24 Manufacture of semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014002A JPH03218647A (en) 1990-01-24 1990-01-24 Manufacture of semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH03218647A true JPH03218647A (en) 1991-09-26

Family

ID=11849014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014002A Pending JPH03218647A (en) 1990-01-24 1990-01-24 Manufacture of semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH03218647A (en)

Similar Documents

Publication Publication Date Title
US5428247A (en) Down-bonded lead-on-chip type semiconductor device
JPH0355859A (en) Semiconductor die bonding method, strip carrier and integrated circuit bonding tape
JPH0384955A (en) Structure and method for mounting of tape carrier
JP3378338B2 (en) Semiconductor integrated circuit device
JPH10150072A (en) Semiconductor device and lead frame for semiconductor device
JPH03218647A (en) Manufacture of semiconductor integrated circuit device
JPS60245291A (en) Semiconductor device
JPS63310151A (en) Support pad of integrated electronic component
KR0182506B1 (en) High density package using simultaneously cut semiconductor chip and manufacturing method thereof
JP4445624B2 (en) Method of bonding IC chip to film-like circuit board and IC chip bonded body
KR100431282B1 (en) Pick up method of semiconductor chip from wafer and clamp for it
KR100420433B1 (en) Film adhesive for semiconductor package
JP3010909B2 (en) Lead frame positioning device
JPH0995076A (en) IC card
JP3070563B2 (en) Tape-type semiconductor device assembling carrier and tape-type semiconductor device manufacturing method
JPH04297047A (en) Film carrier tape and film-carrier type semiconductor device
JPH07161771A (en) Film carrier, electronic component and release paper peeling method
JPH0463451A (en) Semiconductor device
JP2000216172A (en) Semiconductor device manufacturing equipment
JP2950623B2 (en) Lead frame manufacturing method
JPH08288323A (en) Semiconductor device
JP2001332591A (en) Method for manufacturing semiconductor device
JPS6379332A (en) film carrier
JPH0831500B2 (en) Film carrier tape
JPH05251501A (en) Tab tape