JPH03218660A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH03218660A JPH03218660A JP2167484A JP16748490A JPH03218660A JP H03218660 A JPH03218660 A JP H03218660A JP 2167484 A JP2167484 A JP 2167484A JP 16748490 A JP16748490 A JP 16748490A JP H03218660 A JPH03218660 A JP H03218660A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- semiconductor element
- external lead
- outer lead
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体素子を収容する半導体素子収納用パッケ
ージの改良に関するものである。
ージの改良に関するものである。
(従来の技術)
従来、半導体素子を収容するためのパッケージ、特にガ
ラスの溶着によって封止するガラス封止型半導体素子収
納用パッケージは、絶縁基体と蓋体とから成り、内部に
半導体素子を収容する空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に電気的に接
続するための外部リード端子とから構成されており、絶
縁基体及び蓋体の相対向する主面に予め封止用のガラス
部材を被着形成すると共に、絶縁基体主面に外部リード
端子を固定し、半導体素子の各電極と外部リード端子と
をワイヤボンド接続した後、絶縁基体及び蓋体のそれぞ
れに被着させた封止用ガラス部材を溶融一体化させるこ
とによって内部に半導体素子を気密に封止している。
ラスの溶着によって封止するガラス封止型半導体素子収
納用パッケージは、絶縁基体と蓋体とから成り、内部に
半導体素子を収容する空所を有する絶縁容器と、該容器
内に収容される半導体素子を外部電気回路に電気的に接
続するための外部リード端子とから構成されており、絶
縁基体及び蓋体の相対向する主面に予め封止用のガラス
部材を被着形成すると共に、絶縁基体主面に外部リード
端子を固定し、半導体素子の各電極と外部リード端子と
をワイヤボンド接続した後、絶縁基体及び蓋体のそれぞ
れに被着させた封止用ガラス部材を溶融一体化させるこ
とによって内部に半導体素子を気密に封止している。
(発明が解決しようとする課題)
しかし乍ら、この従来のガラス封止型半導体素子収納用
パッケージは通常、外部リード端子がコバール(29W
t%Ni−16Wt%Co−55Wt%Fe合金)や4
2Alloy(42Wt%Ni−58Wt%Fe合金)
の導電性材料から成っており、該コバールや42All
oy等は透磁率が高く、且つ導電率が低いことから以下
に述べる欠点を有する。
パッケージは通常、外部リード端子がコバール(29W
t%Ni−16Wt%Co−55Wt%Fe合金)や4
2Alloy(42Wt%Ni−58Wt%Fe合金)
の導電性材料から成っており、該コバールや42All
oy等は透磁率が高く、且つ導電率が低いことから以下
に述べる欠点を有する。
即ち、
■コバールや42Alloyは鉄(Fe)、ニッケル(
Ni)、コバルト(Co)といった強磁性体金属のみか
ら成っており、その透磁率は250〜700 (CGS
)と高い。
Ni)、コバルト(Co)といった強磁性体金属のみか
ら成っており、その透磁率は250〜700 (CGS
)と高い。
そのためこのコバールや42Alloy等から成る外部
リード端子に電流が流れると外部リード端子中に透磁率
に比例した大きな自己インダクタンスが発生し、これが
逆起電力を誘発してノイズとなると共に、該ノイズが半
導体素子に入力されて半導体素子に誤動作を生じさせる
、 ■コバールや42Alloyはその導電率が3.0〜3
.5%(IACS)と低い。そのためこのコバールや4
2Alloy等から成る外部リード端子に信号を伝搬さ
せた場合、信号の伝搬速度が極めて遅いものとなり、高
速駆動を行う半導体素子はその収容が不可となってしま
う、 ■半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数か大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リ一ド端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記■に
記載のコバールや42AIIoyの導電率が低いことと
相俊って電気抵抗が極めて大きなものになってきており
、外部リード端子に信号を伝搬させると、該外部リード
端子の電気抵抗に起因して信号が大きく減衰し、内部に
収容する半導体素子に信号を正確に入力することができ
ず、半導体素子に誤動作を生じさせる、等の欠点を有し
ていた。
リード端子に電流が流れると外部リード端子中に透磁率
に比例した大きな自己インダクタンスが発生し、これが
逆起電力を誘発してノイズとなると共に、該ノイズが半
導体素子に入力されて半導体素子に誤動作を生じさせる
、 ■コバールや42Alloyはその導電率が3.0〜3
.5%(IACS)と低い。そのためこのコバールや4
2Alloy等から成る外部リード端子に信号を伝搬さ
せた場合、信号の伝搬速度が極めて遅いものとなり、高
速駆動を行う半導体素子はその収容が不可となってしま
う、 ■半導体素子収納用パッケージの内部に収容する半導体
素子の高密度化、高集積化の進展に伴い、半導体素子の
電極数か大幅に増大しており、半導体素子の各電極を外
部電気回路に接続する外部リ一ド端子の線幅も極めて細
くなってきている。そのため外部リード端子は上記■に
記載のコバールや42AIIoyの導電率が低いことと
相俊って電気抵抗が極めて大きなものになってきており
、外部リード端子に信号を伝搬させると、該外部リード
端子の電気抵抗に起因して信号が大きく減衰し、内部に
収容する半導体素子に信号を正確に入力することができ
ず、半導体素子に誤動作を生じさせる、等の欠点を有し
ていた。
(発明の目的)
本発明は上記諸欠点に鑑み案出されたものでその目的は
外部リード端子で発生するノイズ及び外部リード端子に
おける信号の減衰を極小となし、内部に収容する半導体
素子への信号の入出力を確実に行うことを可能として半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる半導体素子収納用パッケージを提供するこ
とにある。
外部リード端子で発生するノイズ及び外部リード端子に
おける信号の減衰を極小となし、内部に収容する半導体
素子への信号の入出力を確実に行うことを可能として半
導体素子を長期間にわたり正常、且つ安定に作動させる
ことができる半導体素子収納用パッケージを提供するこ
とにある。
また本発明の他の目的は高速駆動を行う半導体素子を収
容することができる半導体素子収納用パッケージを提供
することにある。
容することができる半導体素子収納用パッケージを提供
することにある。
(課題を解決するための手段)
本発明は絶縁基体と蓋体とから成り、内部に半導体素子
を収容するための空所を有する容器と、該容器内に収容
される半導体素子を外部電気回路に接続するための外部
リード端子とから成る半導体素子収納用パッケージにお
いて、前記外部リード端子を透磁率210 (CGS)
以下、熱膨張係数5〜12X 10−’/ ’C1導電
率lO%(IACS)以上の導電性材料で形成したこと
を特徴とするものである。
を収容するための空所を有する容器と、該容器内に収容
される半導体素子を外部電気回路に接続するための外部
リード端子とから成る半導体素子収納用パッケージにお
いて、前記外部リード端子を透磁率210 (CGS)
以下、熱膨張係数5〜12X 10−’/ ’C1導電
率lO%(IACS)以上の導電性材料で形成したこと
を特徴とするものである。
(実施例)
次に本発明を添付図面に基づき詳細に説明する。
第1図及び第2図は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1は絶縁基体、2は蓋体である。
ジの一実施例を示し、1は絶縁基体、2は蓋体である。
この絶縁基体1と蓋体2とにより絶縁;容器3が構成さ
れる。
れる。
前記絶縁基体1及び蓋体2にはそれぞれの中央部に半導
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体lの凹部底面には半導体素子4が樹脂、ガ
ラス、ロウ材等の接着剤を介し取着固定される。
体素子を収容する空所を形成するための凹部が設けてあ
り、絶縁基体lの凹部底面には半導体素子4が樹脂、ガ
ラス、ロウ材等の接着剤を介し取着固定される。
前記絶縁基体l及び蓋体2はアルミナセラミックス、ス
テアタイトセラミックス、スピネルセラミックス、フォ
ルステライトセラミックス等から成り、絶縁基体l及び
蓋体2か例えばアルミナセラミックスから成る場合には
第1図に示すような絶縁基体l及び蓋体2に対応した形
状を有するプレス型内にアルミナセラミックスの原料粉
末を充填させるとともに一定圧力を印加して成形し、し
かる後、成形品を約1500℃の温度で焼成することに
よって製作される。
テアタイトセラミックス、スピネルセラミックス、フォ
ルステライトセラミックス等から成り、絶縁基体l及び
蓋体2か例えばアルミナセラミックスから成る場合には
第1図に示すような絶縁基体l及び蓋体2に対応した形
状を有するプレス型内にアルミナセラミックスの原料粉
末を充填させるとともに一定圧力を印加して成形し、し
かる後、成形品を約1500℃の温度で焼成することに
よって製作される。
尚、前記絶縁基体l及び蓋体2を形成するアルミナセラ
ミックス、ステアタイトセラミックス、スピネルセラミ
ックス、フォルステライトセラミックスはその各々の熱
膨張係数が6.5 〜7.5×10−@/ ’C,
7.0〜8.5X10−’/ ’C, 7.0〜8.5
×10−’/ ’C, 10.0〜11.O XIO−
”/ ’Cであり、後述する封止用ガラス部材の熱膨張
係数との関係において絶縁基体l及び蓋体2と封止用ガ
ラス部材間に大きな熱膨張係数の差が生じないようなセ
ラミックスか適宜選択使用される。
ミックス、ステアタイトセラミックス、スピネルセラミ
ックス、フォルステライトセラミックスはその各々の熱
膨張係数が6.5 〜7.5×10−@/ ’C,
7.0〜8.5X10−’/ ’C, 7.0〜8.5
×10−’/ ’C, 10.0〜11.O XIO−
”/ ’Cであり、後述する封止用ガラス部材の熱膨張
係数との関係において絶縁基体l及び蓋体2と封止用ガ
ラス部材間に大きな熱膨張係数の差が生じないようなセ
ラミックスか適宜選択使用される。
また前記絶縁基体l及び蓋体2にはその相対向する主面
に封止用のガラス部材6か予め被着形成されており、該
絶縁基体l及び蓋体2の各々の被着されている封土用ガ
ラス部材6を加熱溶融させ一体化させることにより絶縁
容器3内の半導体素子4を気密に封止する。
に封止用のガラス部材6か予め被着形成されており、該
絶縁基体l及び蓋体2の各々の被着されている封土用ガ
ラス部材6を加熱溶融させ一体化させることにより絶縁
容器3内の半導体素子4を気密に封止する。
前記絶縁基体l及び蓋体2の相対向する主面に被着され
る封止用ガラス部材6は、例えばホウケイ酸鉛系のガラ
スから成り、原料粉末としての酸化鉛(PbO) 70
〜90 Wt%、酸化ホウ素(B20z)tz〜13
Wt%、シリカ(Si02) 0.5〜3.0Wt%及
びアルミナ(Ai’ 203) 0.5〜3.0Wt%
を混合するとともに該混合粉末を950〜1100゜C
の温度て加熱溶融させることによって製作される。この
ホウケイ酸鉛系のガラスはその熱膨張係数がlθ〜12
XlO−’/”Cてあり、上記ガラスにチタン酸鉛(P
bTiOa) ,βユークリプタイト(Li2Al2S
i208)、コージライト(Mg2A14Si501f
i)、ジルコン(ZrSi04) 、酸化スズ(SnO
2)、ウイレマイト( Zn2Si04)等を20〜5
0Wt%を添加含有させるとその熱膨張係数か5.0〜
10. O X 10−@/’Cの範囲に可変される。
る封止用ガラス部材6は、例えばホウケイ酸鉛系のガラ
スから成り、原料粉末としての酸化鉛(PbO) 70
〜90 Wt%、酸化ホウ素(B20z)tz〜13
Wt%、シリカ(Si02) 0.5〜3.0Wt%及
びアルミナ(Ai’ 203) 0.5〜3.0Wt%
を混合するとともに該混合粉末を950〜1100゜C
の温度て加熱溶融させることによって製作される。この
ホウケイ酸鉛系のガラスはその熱膨張係数がlθ〜12
XlO−’/”Cてあり、上記ガラスにチタン酸鉛(P
bTiOa) ,βユークリプタイト(Li2Al2S
i208)、コージライト(Mg2A14Si501f
i)、ジルコン(ZrSi04) 、酸化スズ(SnO
2)、ウイレマイト( Zn2Si04)等を20〜5
0Wt%を添加含有させるとその熱膨張係数か5.0〜
10. O X 10−@/’Cの範囲に可変される。
前記封止用ガラス部材6はその熱膨張係数か5.0〜1
2X10−’/’Cてあり、絶縁基体l及び蓋体2の各
々の熱膨張係数と近似することから絶縁基体l及び蓋体
2の各々に被着されている封止用ガラス部材6を加熱溶
融させ一体化させることにより絶縁容器3内の半導体素
子4を気密に封止する際、絶縁基体l及び蓋体2と封止
用ガラス部材6との間には両者の熱膨張係数の相違に起
因する熱応力が発生することは殆となく、絶縁基体1と
蓋体2とを封止用ガラス部材6を介し強固に接合するこ
とが可能となる。
2X10−’/’Cてあり、絶縁基体l及び蓋体2の各
々の熱膨張係数と近似することから絶縁基体l及び蓋体
2の各々に被着されている封止用ガラス部材6を加熱溶
融させ一体化させることにより絶縁容器3内の半導体素
子4を気密に封止する際、絶縁基体l及び蓋体2と封止
用ガラス部材6との間には両者の熱膨張係数の相違に起
因する熱応力が発生することは殆となく、絶縁基体1と
蓋体2とを封止用ガラス部材6を介し強固に接合するこ
とが可能となる。
尚、前記封止用ガラス部材6は例えば、ホウケイ酸鉛系
ガラスの粉末に適当な有機溶剤、溶媒を添加して得たガ
ラスペーストを従来周知の厚膜手法を採用することによ
り絶縁基体1及び蓋体2の相対向する主面に被着形成さ
れる。
ガラスの粉末に適当な有機溶剤、溶媒を添加して得たガ
ラスペーストを従来周知の厚膜手法を採用することによ
り絶縁基体1及び蓋体2の相対向する主面に被着形成さ
れる。
また前記封止用ガラス部材6はホウケイ酸鉛系のガラス
に限定されるものではなく、熱膨張係数か5〜12X1
0−’/’Cの範囲のガラスであればいかなるものでも
使用することかできる。
に限定されるものではなく、熱膨張係数か5〜12X1
0−’/’Cの範囲のガラスであればいかなるものでも
使用することかできる。
前記絶縁基体lと蓋体2との間には導電性材料から成る
外部リード端子5が配されており、該外部リード端子5
は半導体素子4の各電極がポンディングワイヤ7を介し
電気的に接続され、外部リード端子5を外部電気回路に
接続することによって半導体素子4が外部電気回路に接
続されることになる。
外部リード端子5が配されており、該外部リード端子5
は半導体素子4の各電極がポンディングワイヤ7を介し
電気的に接続され、外部リード端子5を外部電気回路に
接続することによって半導体素子4が外部電気回路に接
続されることになる。
前記外部リード端子5は絶縁基体lと蓋体2の相対向す
る主面に被着させた封止用ガラス部材6を溶融一体化さ
せ、絶縁容器3を気密封止する際に同時に絶縁基体lと
蓋体2との間に取着される。
る主面に被着させた封止用ガラス部材6を溶融一体化さ
せ、絶縁容器3を気密封止する際に同時に絶縁基体lと
蓋体2との間に取着される。
前記外部リード端子5は42Alloy (Ni−Co
合金)から成る芯体の外表面に非磁性体金属である銅(
Cu)を被着させたもの、非磁性体金属である銅(Cu
)から成る芯体の外表面にクロムー鉄合金(Cr−Fe
合金)、ニッケルー鉄合金(Ni−Fe合金)、ニッケ
ルーコバルトー鉄合金(Ni−Co−Fe合金)を被着
させたもの、或いは板状の鉄(Fe)もしくはインバー
合金(36. 5Wt%Ni−63. 5Wt%Fe合
金)の上下面に非磁性体金属である銅(Cu)を接合さ
せたもの、非磁性体金属である銅(CiJ)にカーボン
やアルミナセラミックス等の無機物を含有させたもの等
から成り、その透磁率は210 (CGS)以下、導電
率はlO%(IACS)以上、熱膨張係数は5〜12X
10−’/ ’Cの導電性材料から成る。
合金)から成る芯体の外表面に非磁性体金属である銅(
Cu)を被着させたもの、非磁性体金属である銅(Cu
)から成る芯体の外表面にクロムー鉄合金(Cr−Fe
合金)、ニッケルー鉄合金(Ni−Fe合金)、ニッケ
ルーコバルトー鉄合金(Ni−Co−Fe合金)を被着
させたもの、或いは板状の鉄(Fe)もしくはインバー
合金(36. 5Wt%Ni−63. 5Wt%Fe合
金)の上下面に非磁性体金属である銅(Cu)を接合さ
せたもの、非磁性体金属である銅(CiJ)にカーボン
やアルミナセラミックス等の無機物を含有させたもの等
から成り、その透磁率は210 (CGS)以下、導電
率はlO%(IACS)以上、熱膨張係数は5〜12X
10−’/ ’Cの導電性材料から成る。
前記外部リード端子5はその透磁率か210(CGS)
以下であり、透磁率が低いことから外部リード端子5に
電流が流れたとしても外部リード端子5中には大きな自
己インダクタンスが発生することはなく、その結果、前
記自己インダクタンスにより誘発される逆起電力に起因
したノイズを極小となし、内部に収容する半導体素子4
を常に正常に作動されることができる。
以下であり、透磁率が低いことから外部リード端子5に
電流が流れたとしても外部リード端子5中には大きな自
己インダクタンスが発生することはなく、その結果、前
記自己インダクタンスにより誘発される逆起電力に起因
したノイズを極小となし、内部に収容する半導体素子4
を常に正常に作動されることができる。
また前記外部リード端子5はその導電率が10%(IA
CS)以上であり、電気を流し易いことから外部リード
端子5の信号伝搬速度を極めて速いものとなすことかで
き、絶縁容器3内に収容した半導体素子4を高速駆動さ
せたとしても半導体素子4と外部電気回路との間におけ
る信号の出し入れは常に安定、且つ確実となすことかで
きる。
CS)以上であり、電気を流し易いことから外部リード
端子5の信号伝搬速度を極めて速いものとなすことかで
き、絶縁容器3内に収容した半導体素子4を高速駆動さ
せたとしても半導体素子4と外部電気回路との間におけ
る信号の出し入れは常に安定、且つ確実となすことかで
きる。
また同時に外部リード端子5の導電率が高いことから外
部リード端子5の線幅が細くなったとしても外部リード
端子5の電気抵抗を低く抑えることができ、その結果、
外部リード端子5における信号の減衰を極小として内部
に収容する半導体素子4に外部電気回路から供給される
電気信号を正確に入力することができる。
部リード端子5の線幅が細くなったとしても外部リード
端子5の電気抵抗を低く抑えることができ、その結果、
外部リード端子5における信号の減衰を極小として内部
に収容する半導体素子4に外部電気回路から供給される
電気信号を正確に入力することができる。
また更に、前記外部リード端子5はその熱膨張係数か5
〜12X10−@/ ’Cであり、封止用ガラス部材6
の熱膨張係数と近似することから外部リード端子5を絶
縁基体1と蓋体2の間に封止用ガラス部材6を用いて固
定する際、外部リード端子5と封止用ガラス部材6との
間には両者の熱膨張係数の相違に起因する熱応力が発生
することはなく、外部リード端子5を封止用ガラス部材
6て強固に固定することも可能となる。
〜12X10−@/ ’Cであり、封止用ガラス部材6
の熱膨張係数と近似することから外部リード端子5を絶
縁基体1と蓋体2の間に封止用ガラス部材6を用いて固
定する際、外部リード端子5と封止用ガラス部材6との
間には両者の熱膨張係数の相違に起因する熱応力が発生
することはなく、外部リード端子5を封止用ガラス部材
6て強固に固定することも可能となる。
かくして、この半導体素子収納用パッケージによれば、
絶縁基体1の凹部底面に半導体素子4を取着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
により外部リード端子5に接続させ、しかる後、絶縁基
体lと蓋体2とを該絶縁基体■及び蓋体2の相対向する
主面に予め被着させておいた封止用ガラス部材6を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
絶縁基体1の凹部底面に半導体素子4を取着固定すると
ともに該半導体素子4の各電極をボンディングワイヤ7
により外部リード端子5に接続させ、しかる後、絶縁基
体lと蓋体2とを該絶縁基体■及び蓋体2の相対向する
主面に予め被着させておいた封止用ガラス部材6を溶融
一体化させることによって接合させ、これによって最終
製品としての半導体装置が完成する。
(発明の効果)
本発明の半導体素子収納用パッケージによれば、半導体
素子を外部回路に接続する外部リード端子を透磁率で2
10 (CGS)以下、導電率が10%(IACS)以
上、熱膨張係数が5〜12X10−’/ ”Cの導電性
材料が形成したことから外部リード端子に電流を流した
としても該外部リード端子中に大きな自己インダクタン
スが発生することはなく、その結果、前記自己インダク
タンスにより誘発される逆起電力に起因したノイズを極
小となし、内部に収容する半導体素子を常に正常に作動
させることが可能となる。
素子を外部回路に接続する外部リード端子を透磁率で2
10 (CGS)以下、導電率が10%(IACS)以
上、熱膨張係数が5〜12X10−’/ ”Cの導電性
材料が形成したことから外部リード端子に電流を流した
としても該外部リード端子中に大きな自己インダクタン
スが発生することはなく、その結果、前記自己インダク
タンスにより誘発される逆起電力に起因したノイズを極
小となし、内部に収容する半導体素子を常に正常に作動
させることが可能となる。
また外部リード端子の信号伝搬速度を極めて速いものと
なすことができ、絶縁容器内に収容した半導体素子を高
速駆動させたとしても半導体素子と外部電気回路との間
における信号の出し入れを常に安定、且つ確実となすこ
とが可能となる。
なすことができ、絶縁容器内に収容した半導体素子を高
速駆動させたとしても半導体素子と外部電気回路との間
における信号の出し入れを常に安定、且つ確実となすこ
とが可能となる。
更に外部リード端子の線幅が細くなったとしても外部リ
ード端子の電気抵抗を低く抑えることがてき、その結果
、外部リード端子における信号の減衰を極小として内部
に収容する半導体素子に外部電気回路から供給される電
気信号を正確に入力することが可能となる。
ード端子の電気抵抗を低く抑えることがてき、その結果
、外部リード端子における信号の減衰を極小として内部
に収容する半導体素子に外部電気回路から供給される電
気信号を正確に入力することが可能となる。
また更に、外部リード端子はその熱膨張係数が絶縁基体
、蓋体及び封止用ガラス部材の各々の熱膨張係数と近似
し、絶縁基体と蓋体との間に外部リード端子を挟み、各
々を封止用ガラス部材て取着接合したとしても絶縁基体
及び蓋体と封止用ガラス部材との間、外部リード端子と
封止用ガラス部材との間のいずれにも熱膨張係数の相違
に起因する熱応力は発生せず、すべてを強固に取着接合
することも可能となる。
、蓋体及び封止用ガラス部材の各々の熱膨張係数と近似
し、絶縁基体と蓋体との間に外部リード端子を挟み、各
々を封止用ガラス部材て取着接合したとしても絶縁基体
及び蓋体と封止用ガラス部材との間、外部リード端子と
封止用ガラス部材との間のいずれにも熱膨張係数の相違
に起因する熱応力は発生せず、すべてを強固に取着接合
することも可能となる。
第I図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図てある。 l:絶縁基体 2:蓋体
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体上面より見た平面図てある。 l:絶縁基体 2:蓋体
Claims (1)
- 絶縁基体と蓋体とから成り、内部に半導体素子を収容す
るための空所を有する容器と、該容器内に収容される半
導体素子を外部電気回路に接続するための外部リード端
子とから成る半導体素子収納用パッケージにおいて、前
記外部リード端子を透磁率210(CGS)以下、熱膨
張係数5〜12×10^−^6/℃、導電率10%(I
ACS)以上の導電性材料で形成したことを特徴とする
半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167484A JPH03218660A (ja) | 1989-08-25 | 1990-06-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-219228 | 1989-08-25 | ||
| JP21922889 | 1989-08-25 | ||
| JP2167484A JPH03218660A (ja) | 1989-08-25 | 1990-06-26 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218660A true JPH03218660A (ja) | 1991-09-26 |
Family
ID=26491507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167484A Pending JPH03218660A (ja) | 1989-08-25 | 1990-06-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218660A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977261A1 (en) * | 1998-07-30 | 2000-02-02 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device and power application device |
| JP2006302990A (ja) * | 2005-04-18 | 2006-11-02 | Kyocera Corp | 撮像素子収納用パッケージおよび撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921051A (ja) * | 1982-07-26 | 1984-02-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPS60242653A (ja) * | 1984-05-16 | 1985-12-02 | Daido Steel Co Ltd | リ−ドフレ−ム用複合材 |
-
1990
- 1990-06-26 JP JP2167484A patent/JPH03218660A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921051A (ja) * | 1982-07-26 | 1984-02-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPS60242653A (ja) * | 1984-05-16 | 1985-12-02 | Daido Steel Co Ltd | リ−ドフレ−ム用複合材 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0977261A1 (en) * | 1998-07-30 | 2000-02-02 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device and power application device |
| JP2006302990A (ja) * | 2005-04-18 | 2006-11-02 | Kyocera Corp | 撮像素子収納用パッケージおよび撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03218660A (ja) | 半導体素子収納用パッケージ | |
| JP2678509B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742616B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742618B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742612B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691304B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736454B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736453B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736461B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691305B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742611B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742617B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736463B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691309B2 (ja) | 半導体素子収納用パッケージ | |
| JP2747613B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736455B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736462B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742613B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691310B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736452B2 (ja) | 半導体素子収納用パッケージ | |
| JP2691308B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736460B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742614B2 (ja) | 半導体素子収納用パッケージ | |
| JP2742615B2 (ja) | 半導体素子収納用パッケージ | |
| JP2736459B2 (ja) | 半導体素子収納用パッケージ |