JPH03218681A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH03218681A JPH03218681A JP2084375A JP8437590A JPH03218681A JP H03218681 A JPH03218681 A JP H03218681A JP 2084375 A JP2084375 A JP 2084375A JP 8437590 A JP8437590 A JP 8437590A JP H03218681 A JPH03218681 A JP H03218681A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- band gap
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、ヘテロ接合バイポーラトランジスタに係り、
特に、アルミニウムガリウムヒ素／ガリウムヒ素（ Ａ
ＩＧａＡｓ／ ＧａＡｓ）界面のヘテロ接合を利用した
べテロ接合バイボーラトランジスタに関する。
特に、アルミニウムガリウムヒ素／ガリウムヒ素（ Ａ
ＩＧａＡｓ／ ＧａＡｓ）界面のヘテロ接合を利用した
べテロ接合バイボーラトランジスタに関する。
（従来の技術）
ヘテロ接合バイポーラトランジスタ（Ｈ Ｂ Ｔ）は高
周波特性、スイッチング特性に優れており、マイクロ波
一用トランジスタや高速論理回路用トランジスタとして
有望視されている。
周波特性、スイッチング特性に優れており、マイクロ波
一用トランジスタや高速論理回路用トランジスタとして
有望視されている。
特に、ガリウムヒ素（ ＧａＡＳ）を用いたＨＢＴは近
年次世代をになう超高速デバイスとして開発が進められ
ている◎ ＨＢＴの最大の特徴は、エミッタ・ベース接合をヘテロ
接合で形成するため、エミッタの不純物濃度をあまり高
くすることなく、ベース領域の不純物濃度を非常に高く
し、ベース抵抗を下げることができることにある。
年次世代をになう超高速デバイスとして開発が進められ
ている◎ ＨＢＴの最大の特徴は、エミッタ・ベース接合をヘテロ
接合で形成するため、エミッタの不純物濃度をあまり高
くすることなく、ベース領域の不純物濃度を非常に高く
し、ベース抵抗を下げることができることにある。
また、近年では、ＧａＡｓ中での電子の輸送特性に基づ
いて種々の構造が提案され、電子の走行時間を著しく短
縮することのできるＨＢＴ構造が提案されている。
いて種々の構造が提案され、電子の走行時間を著しく短
縮することのできるＨＢＴ構造が提案されている。
しかしながら、ＡＩＧａＡｓの特性の制御は、分子線エ
ビタキシー（ＭＢＥ）法をもってしても完全ではなく、
また特に、Ａ１のモル比が０．３を越える領域では、い
ろいろな問題がある。
ビタキシー（ＭＢＥ）法をもってしても完全ではなく、
また特に、Ａ１のモル比が０．３を越える領域では、い
ろいろな問題がある。
＾ｌのモル比が０．３を越えると、少数キャリアの晶動
度が小さくなり、ＨＢＴのエミッタ抵抗を下げる上で大
きな障害となっている。
度が小さくなり、ＨＢＴのエミッタ抵抗を下げる上で大
きな障害となっている。
ＥＣＬ回路においては特に、負荷抵抗の大きさは、エミ
ッタ抵抗の大きさによって決まるため、エミッタ抵抗は
できるたけ小さい方か望ましい。
ッタ抵抗の大きさによって決まるため、エミッタ抵抗は
できるたけ小さい方か望ましい。
しかしながら、従来のＨＢＴては、電流増幅率の面から
みて、ｎｐｎ型のＨＢＴを形成するに必要な＾ＩＧａＡ
ｓ／ ＧａＡｓヘテロ接合での価電子帯のバンドギャッ
プ差は１５０〜２００ｍＶ程度は必要であることから、
エミッタ層を構成する＾ｌ Ｘ Ｇａ＋− ｘ Ａｓに
は、Ａ１のモル比Ｘが０．３前後のものが用いられてい
る。すなわち、通常エミッタ層はＡｌｏ，３Ｇａ。７
Ａｓから構成されており、このようなエミッタ層を用い
たＨＢＴては、前述したように少数キャリアの易動度が
小さいため、エミッタ抵抗が比較的大きく、スイッチン
グ速度を大きくすることができないという問題があった
。
みて、ｎｐｎ型のＨＢＴを形成するに必要な＾ＩＧａＡ
ｓ／ ＧａＡｓヘテロ接合での価電子帯のバンドギャッ
プ差は１５０〜２００ｍＶ程度は必要であることから、
エミッタ層を構成する＾ｌ Ｘ Ｇａ＋− ｘ Ａｓに
は、Ａ１のモル比Ｘが０．３前後のものが用いられてい
る。すなわち、通常エミッタ層はＡｌｏ，３Ｇａ。７
Ａｓから構成されており、このようなエミッタ層を用い
たＨＢＴては、前述したように少数キャリアの易動度が
小さいため、エミッタ抵抗が比較的大きく、スイッチン
グ速度を大きくすることができないという問題があった
。
（発明が解決しようとする課題）
このように、従来のＨＢＴでは、エミッタ層に、Ａ１の
モル比が０．３前後すなわちＡｌ ｘ Ｇａ＋− ｘ
Ａｓが用いられている。
モル比が０．３前後すなわちＡｌ ｘ Ｇａ＋− ｘ
Ａｓが用いられている。
このため、キャリアの易動度が低く、また、キャリアの
寿命が小さいため、十分な性能を得ることがてきないと
いう問題かあ，った。
寿命が小さいため、十分な性能を得ることがてきないと
いう問題かあ，った。
そこで本発明では、＾ｌ ｘ Ｇａ ｌ− Ｘ Ａｓ／
ＧａＡｓヘテロ接合を利用したＨＢＴにおいてベース
の高濃度ドーピングに伴うバンドギャップナローイング
を用いて電流増幅率を維持しつつ、エミッタ抵抗を低減
し、高速化をはかることを目的とする。
ＧａＡｓヘテロ接合を利用したＨＢＴにおいてベース
の高濃度ドーピングに伴うバンドギャップナローイング
を用いて電流増幅率を維持しつつ、エミッタ抵抗を低減
し、高速化をはかることを目的とする。
（課題を解決するための手段）
そこで本発明では、ベース層を構成するＧａＡｓのドー
ピング濃度を５×１０１９０Ｉｌ−３以上とし、かつエ
ミッタ層を＾Ｓに対するＡｌの組成比すなわちＸが０．
２５を越えないＡｌ ｘ Ｇａ＋− ｘ Ａｓを用いる
ようにしている。
ピング濃度を５×１０１９０Ｉｌ−３以上とし、かつエ
ミッタ層を＾Ｓに対するＡｌの組成比すなわちＸが０．
２５を越えないＡｌ ｘ Ｇａ＋− ｘ Ａｓを用いる
ようにしている。
望ましくは、ベース層を構成するＧａＡｓのドーピング
濃度を１． ２Ｘ １ ０”ｅｌｌｌ−’以上とする
ようにしている。
濃度を１． ２Ｘ １ ０”ｅｌｌｌ−’以上とする
ようにしている。
（作用）
本発明は、ベース濃度を極めて高くしたとき、バンドギ
ャップナ口ウィング効果が顕著となり、ベース濃度を高
くすることによって得られるバンドギャップナロウイン
グの分たけバンドギャップ差を縮めても、十分な電流増
幅率を得ることができるという点に着目してなされたも
のである。
ャップナ口ウィング効果が顕著となり、ベース濃度を高
くすることによって得られるバンドギャップナロウイン
グの分たけバンドギャップ差を縮めても、十分な電流増
幅率を得ることができるという点に着目してなされたも
のである。
ところで、ＧａＡｓへのドーピングによるバンドギャッ
プナロウイングは次式で与えられる（Ｈ．Ｃ．Ｃａｓｅ
ｙ＆Ｆ．Ｓｔｅｒｎ：Ｊ．Ａｐｐｌ，Ｐｈｙｓ．ｖｏｌ
４７，Ｎｏ２ １９７６ ｐ６３１）。
プナロウイングは次式で与えられる（Ｈ．Ｃ．Ｃａｓｅ
ｙ＆Ｆ．Ｓｔｅｒｎ：Ｊ．Ａｐｐｌ，Ｐｈｙｓ．ｖｏｌ
４７，Ｎｏ２ １９７６ ｐ６３１）。
ΔＥｇｂ−１．６Ｘ１０ ×ｐｌｌ３ （ｅＶ）
・・・・・・（１） （ρ：ベース濃度（ｅｌ！Ｉ−３）） 従って、ベース濃度５ Ｘ １ ０ ｌ９Ｃｍ−３以上
のキャリア濃度では、次に示す第１表のようなバンドギ
ャップナローイングが価電子帯に生じる。
・・・・・・（１） （ρ：ベース濃度（ｅｌ！Ｉ−３）） 従って、ベース濃度５ Ｘ １ ０ ｌ９Ｃｍ−３以上
のキャリア濃度では、次に示す第１表のようなバンドギ
ャップナローイングが価電子帯に生じる。
表１
ところで、ｎｐｎ型ＨＢＴを形成する場合、電流増幅率
βは、価電子帯でのバンドギャップ不連続量ΔＥｇに依
存し、次式 ｐ ． ｖ ｐｅ ｋ
Ｔ・・・・・・・・ （２） Ｖ，ｂ ベース層でのキャリアのドリフト速度ｙ ．
ｅ，エミッタ層でのキャリアのドリフト速度Ｎ．：エミ
ッタ層のドーピング濃度 Ｐｈ ：ベース層のドーピング濃度 八Ｅｇ：価電子帯でのバンドギャップ不連続量で表され
る（Ｈ．Ｋｒｏｍｅｒ：Ｐｒｏｃ．ＩＥＥＥ １９．
８２ Ｎｏｌ ｐｌ３）。そして、この式からβを
５０程度にするためには、バンドギャソブ不連続量ΔＥ
ｇは１５０〜２００ＩＩｌｅｖ程度必要である。
βは、価電子帯でのバンドギャップ不連続量ΔＥｇに依
存し、次式 ｐ ． ｖ ｐｅ ｋ
Ｔ・・・・・・・・ （２） Ｖ，ｂ ベース層でのキャリアのドリフト速度ｙ ．
ｅ，エミッタ層でのキャリアのドリフト速度Ｎ．：エミ
ッタ層のドーピング濃度 Ｐｈ ：ベース層のドーピング濃度 八Ｅｇ：価電子帯でのバンドギャップ不連続量で表され
る（Ｈ．Ｋｒｏｍｅｒ：Ｐｒｏｃ．ＩＥＥＥ １９．
８２ Ｎｏｌ ｐｌ３）。そして、この式からβを
５０程度にするためには、バンドギャソブ不連続量ΔＥ
ｇは１５０〜２００ＩＩｌｅｖ程度必要である。
また、＾ｌＧａＡｓ／ ＧａＡｓヘテロ接合での価電子
帯のハンドギャップ差ΔＥｇｖは ΔＥ ｇｖ＝ ０ ． ５ ｘ （ｅＶ）
（ ３ ）（ｘ：ＡＩのモル比） 従って、この式（３）によれば、第２表に示すようなバ
ンドギャップ差ΔＥｇｖが算出される。
帯のハンドギャップ差ΔＥｇｖは ΔＥ ｇｖ＝ ０ ． ５ ｘ （ｅＶ）
（ ３ ）（ｘ：ＡＩのモル比） 従って、この式（３）によれば、第２表に示すようなバ
ンドギャップ差ΔＥｇｖが算出される。
第２表
この第２表によれば、従来の＾ＩＧａＡｓ／ ＧａＡｓ
Ｈ ＢＴにおいてＡＩのモル比Ｘを０．３とし、バンド
ギャップ差ΔＥｇｖを１５０（ＩＩｅｖ）程度にしてい
た理由もあきらかとなる。
Ｈ ＢＴにおいてＡＩのモル比Ｘを０．３とし、バンド
ギャップ差ΔＥｇｖを１５０（ＩＩｅｖ）程度にしてい
た理由もあきらかとなる。
上記構成によれば、ベース濃度が５Ｘ１０”ｃｍ一３以
上と極めて高いため、バンドギャップナ口ウイング効果
が顕著となり、５９ｍＶ以上のバンドギャソプナロウイ
ングか生じ、十分な電流増幅率を維持しながら、この分
たけバンドギャップ差を縮め、エミッタ層を構成するＡ
ｔ Ｘ Ｇａ＋− Ｘ ＡｓのＡｌの組成比すなわちＸ
を０．２５未満とすることが可能となる。
上と極めて高いため、バンドギャップナ口ウイング効果
が顕著となり、５９ｍＶ以上のバンドギャソプナロウイ
ングか生じ、十分な電流増幅率を維持しながら、この分
たけバンドギャップ差を縮め、エミッタ層を構成するＡ
ｔ Ｘ Ｇａ＋− Ｘ ＡｓのＡｌの組成比すなわちＸ
を０．２５未満とすることが可能となる。
ところで、Ｉ｛ＢＴでの理論上最大の電流増幅率β６．
．は前記式（２）から与えられ、式（２）の右辺が最大
値をとるとき、電流増幅率が最大となる。
．は前記式（２）から与えられ、式（２）の右辺が最大
値をとるとき、電流増幅率が最大となる。
Ｐ ｂ Ｖ．． ｋＴ・
・・・・・・・・ （２） 一方、ＧａＡｓへのドーピングによるバンドギャップナ
ロウイングの量は前式（１）で与えられる。
・・・・・・・・ （２） 一方、ＧａＡｓへのドーピングによるバンドギャップナ
ロウイングの量は前式（１）で与えられる。
ΔＥ＊ｂ−１．６ｘｌＯ−８ｘＰｈ”’ （ｅ
Ｖ）・・・・・・ （ １） また、Ａｌ ｘ Ｇａ＋− ｘ Ａｓ／ ＧａＡｓヘテ
ロ接合テノ価電子帯のバンドギャップ差ΔＥ ｇｖは ΔＥｇｖ＝０．５Ｘｘ （ｅＶ）・・・（３） （Ｘ：Ａｌの組成比） また、価電子帯でのバンドギャップ不連続量ムＥｇは次
式で現される。
Ｖ）・・・・・・ （ １） また、Ａｌ ｘ Ｇａ＋− ｘ Ａｓ／ ＧａＡｓヘテ
ロ接合テノ価電子帯のバンドギャップ差ΔＥ ｇｖは ΔＥｇｖ＝０．５Ｘｘ （ｅＶ）・・・（３） （Ｘ：Ａｌの組成比） また、価電子帯でのバンドギャップ不連続量ムＥｇは次
式で現される。
ΔＥｇ−ΔＥ ｇｂ＋ΔＥ ｌｖ
・・ （４）
式（１），（２），（３），（４）より、ある電流増幅
率をＨＢＴて実現する際に必要なエミッタのＡｌ ｘ
Ｇａ＋− ｘ Ａｓのモル比Ｘは、次式（５）て世され
る。
率をＨＢＴて実現する際に必要なエミッタのＡｌ ｘ
Ｇａ＋− ｘ Ａｓのモル比Ｘは、次式（５）て世され
る。
＝ １ ．
６ × １ ０
８× Ｐ，
］
（５）
この式から、バンドギャップナローイングが顕著になる
のはｄｘ／ｄＰ．−０から計算でき、Ｐ ｂ ＝ １
． １ ６ Ｘ １ ０ ２０ｃＩＩ１−３を越える
領域で効果的になる。
のはｄｘ／ｄＰ．−０から計算でき、Ｐ ｂ ＝ １
． １ ６ Ｘ １ ０ ２０ｃＩＩ１−３を越える
領域で効果的になる。
？（５）に基づいてＸを算出するに際し、ここではβ■
．−５０とする。これは、β■８はあくまで電流増幅率
の理論最大値であり、実際の素子ではこれを下回り、β
＝２０〜３０程度が実現されるに過ぎず、論理ゲートと
して動作させるにはβ−２０程度は是非とも必要である
ためてある。
．−５０とする。これは、β■８はあくまで電流増幅率
の理論最大値であり、実際の素子ではこれを下回り、β
＝２０〜３０程度が実現されるに過ぎず、論理ゲートと
して動作させるにはβ−２０程度は是非とも必要である
ためてある。
また、ｖｆｉｂ／Ｖ．は電子正孔の移動度がら〜５と考
えられるので、ここではＶ．，ｂ／ｖｌ，＃−５とする
。
えられるので、ここではＶ．，ｂ／ｖｌ，＃−５とする
。
以下、具体的なＸの値を第３表に示す。Ｎ．とじてはエ
ミノタ抵抗等を考慮して、通常Ｎ． −５×１０１７ｃ
〔３以上となるようにしている。
ミノタ抵抗等を考慮して、通常Ｎ． −５×１０１７ｃ
〔３以上となるようにしている。
第３表
以上の結果から明らかなように、ベース濃度Ｐゎがｌ．
２Ｘｌ０２°ａｍ ’を越える領域ではバンドギャップ
ナローイングの効果か特に顕著になり、Ａ，９のモル比
Ｘをｘ＜Ｑ．２５に設定しても十分な電流増幅率を維持
することかできる。
２Ｘｌ０２°ａｍ ’を越える領域ではバンドギャップ
ナローイングの効果か特に顕著になり、Ａ，９のモル比
Ｘをｘ＜Ｑ．２５に設定しても十分な電流増幅率を維持
することかできる。
この様にして、十分な電流増幅率を維持しながら、ハン
ドギャップナローイングの効果の分たけハントギャップ
差を縮め、エミッタ層を構成する＾Ｉ Ｘ Ｇａ＋−
Ｘ ＡｓのＡｌの組成比すなわちＸを０．２５未満キす
ることが可能となる。
ドギャップナローイングの効果の分たけハントギャップ
差を縮め、エミッタ層を構成する＾Ｉ Ｘ Ｇａ＋−
Ｘ ＡｓのＡｌの組成比すなわちＸを０．２５未満キす
ることが可能となる。
（実施例）
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
本発明実施例のｎｐｎ型ＡＩＧａＡｓ／ ＧａＡｓＨ
Ｂ Ｔは、ベース層の不純物濃度を３ Ｘ １ ０ ”
ｃ〔’に上げてバンドギャップナ口ウイングの現象を効
果的に発揮させ、エミッタのＡＩ Ｘ Ｇａ＋− Ｘ
ＡｓのＡＪ！のモル比を０．２４に抑えた例であり、こ
のときのエミッタベース接合のバンド図を第１図に示す
。
Ｂ Ｔは、ベース層の不純物濃度を３ Ｘ １ ０ ”
ｃ〔’に上げてバンドギャップナ口ウイングの現象を効
果的に発揮させ、エミッタのＡＩ Ｘ Ｇａ＋− Ｘ
ＡｓのＡＪ！のモル比を０．２４に抑えた例であり、こ
のときのエミッタベース接合のバンド図を第１図に示す
。
このヘテロ接合バイポーラトランジスタは、第２図に示
すように、絶縁性のＧａＡｓ基板１０１上に積層された
コレクタコンタクト層１０２としての膜厚５０００人〇
〇＋ ＧａＡｓ層と、この上層に積層されたコレクタ層
１０３としての膜厚５０００人のｎ一型ＧａＡｓ層と、
さらにこの土層にベース層１１）４としての、エミッタ
層に向けてＸの値が大きくなるように変化させ伝導帯を
傾斜させるようにしたグレーティド構造をなすように形
成された膜厚９００人のｐ十型＾Ｉ＞（Ｇａ４−）（＾
ｓ（ｘ：０−＋０．１）層、膜厚１００人のアンドープ
ＡＩＱ． ＋ Ｇａｏ． ９Ａｓおよび膜厚３００人の
ＡＩｘＧａ＋−ｘＡｓ （ｘ ： ０１−０．２４）と
、この上層に積層されたエミッタ層１０６としての膜厚
１５００人のｎ型ＡＩｘＧａ＋−ｘＡｓ（ｘ−０．２４
） 、膜厚３００人のｎ型Ａ１ｘＧａ＋−ｘＡｓ （ｘ
： ０．２４−０）および膜厚５ｏ〇八のｎ型Ｉｎ）
（Ｇａｐ−ｘＡｓ （ｘ ： Ｏ−”０． ５）層と、
さらにこの上層に積層されたエミッタキャップ層１０６
としてのｎ型１ｎｘＧａ＋−ｘＡｓ（ｘ＝０．５）層と
から構成され、表面を覆う酸化シリコン膜１０ ９に形
成されたコンタクトを介してそれぞれコレクタ電極１１
１，ベース電極１１２，エミッタ電極１１３を形成して
なるものである。ここでコレクタ電極１１１にはＡｕＧ
ｅ／Ｎｉ／Ａｕ層、ベース電極１１２にはＣｒ／Ａｕ層
，エミッタ電極１１３にはＴｉ／ｒ’ｔ／Ａｕ層を用い
ていている。
すように、絶縁性のＧａＡｓ基板１０１上に積層された
コレクタコンタクト層１０２としての膜厚５０００人〇
〇＋ ＧａＡｓ層と、この上層に積層されたコレクタ層
１０３としての膜厚５０００人のｎ一型ＧａＡｓ層と、
さらにこの土層にベース層１１）４としての、エミッタ
層に向けてＸの値が大きくなるように変化させ伝導帯を
傾斜させるようにしたグレーティド構造をなすように形
成された膜厚９００人のｐ十型＾Ｉ＞（Ｇａ４−）（＾
ｓ（ｘ：０−＋０．１）層、膜厚１００人のアンドープ
ＡＩＱ． ＋ Ｇａｏ． ９Ａｓおよび膜厚３００人の
ＡＩｘＧａ＋−ｘＡｓ （ｘ ： ０１−０．２４）と
、この上層に積層されたエミッタ層１０６としての膜厚
１５００人のｎ型ＡＩｘＧａ＋−ｘＡｓ（ｘ−０．２４
） 、膜厚３００人のｎ型Ａ１ｘＧａ＋−ｘＡｓ （ｘ
： ０．２４−０）および膜厚５ｏ〇八のｎ型Ｉｎ）
（Ｇａｐ−ｘＡｓ （ｘ ： Ｏ−”０． ５）層と、
さらにこの上層に積層されたエミッタキャップ層１０６
としてのｎ型１ｎｘＧａ＋−ｘＡｓ（ｘ＝０．５）層と
から構成され、表面を覆う酸化シリコン膜１０ ９に形
成されたコンタクトを介してそれぞれコレクタ電極１１
１，ベース電極１１２，エミッタ電極１１３を形成して
なるものである。ここでコレクタ電極１１１にはＡｕＧ
ｅ／Ｎｉ／Ａｕ層、ベース電極１１２にはＣｒ／Ａｕ層
，エミッタ電極１１３にはＴｉ／ｒ’ｔ／Ａｕ層を用い
ていている。
ここで１０７はボロン注入によって形成した素子間分離
用の絶縁層、１０８はプロトン注入を行って形成した素
子分離のための絶縁層である。
用の絶縁層、１０８はプロトン注入を行って形成した素
子分離のための絶縁層である。
次に、このヘテロ接合バイポーラトランジスタの製造方
法について説明する。
法について説明する。
ます、ＧａＡｓ基板に格子接合するように、順次半導体
層をエビタキシャル成長させる必要があり、このエビタ
キシャル成長法としては、分子線エビタキシー法（ＭＢ
Ｅ法）、ガスソース分子線エビタキシー法（ＧＳＭＢＥ
法）、または、減圧有機金属気相成長法（ＬＰＭＯＣＶ
Ｄ法）が用いられる。
層をエビタキシャル成長させる必要があり、このエビタ
キシャル成長法としては、分子線エビタキシー法（ＭＢ
Ｅ法）、ガスソース分子線エビタキシー法（ＧＳＭＢＥ
法）、または、減圧有機金属気相成長法（ＬＰＭＯＣＶ
Ｄ法）が用いられる。
分子線エビタキシー法を用いた場合の具体的な製造条件
を工程順に説明すると、先ず絶縁性ＧａＡｓ基板１０１
上に、コレクタコンタクト層１０２としての不純物とし
て、Ｓｉの濃度が３×１ｏｌ８ｃＩｌ３、膜厚５０００
人のｎ十型ＧａＡｓ層、コレクタ層１０３としての不純
物濃度が８Ｘ１ｏｌＢｃ−３、膜厚５０００人のｎ一型
ＧａＡｓ層を順次エビタキシャル成長させる。
を工程順に説明すると、先ず絶縁性ＧａＡｓ基板１０１
上に、コレクタコンタクト層１０２としての不純物とし
て、Ｓｉの濃度が３×１ｏｌ８ｃＩｌ３、膜厚５０００
人のｎ十型ＧａＡｓ層、コレクタ層１０３としての不純
物濃度が８Ｘ１ｏｌＢｃ−３、膜厚５０００人のｎ一型
ＧａＡｓ層を順次エビタキシャル成長させる。
次に、このｎ一型ＧａＡｓ層上に、不純物としてＢｅの
濃度カ３×１０２００Ｉｍ−３、ＩｌｌＦ９００八のｐ
＋型ＡＩ Ｘ Ｇａ＋− ｘ＾ｓ（ｘ ： ０→０．１
）をエビタキシャル成長させる。ここで、Ｘは０から０
．１まてＦから上に向かって大きくなるように設定され
ており、こうすることによりベース中にエミッタからコ
レクタに向かって電子を加速する電界を作ることかでき
る。続いて、ｐ十型＾１ｘＧａ＋−ｘＡｓ（ｘ ：ｎ−
０．１）層上に膜厚１００八のノンドープの＾１ｘＧａ
＋−ｘＡｓ（ｘ−０． １） 、不純物としてのＳｉ
ｃ７） 濃度カ５ Ｘ １ ０ ｌ７ｃＩＩ１−３、
ＩＩ 厚３ ０ ０ Ａ ノｎ 型＾１ｘＧａ＋−ｘＡ
ｓ（ｘ ： ０．１→０．２４）を成長せしめる。この
層では、Ｘは０．１，０．２４の間を下から上に向かっ
て大きくなるように設定されており、こうすることによ
りベース・エミッタ接合に於ける伝導帯を滑らがにつな
ぐことができる。
濃度カ３×１０２００Ｉｍ−３、ＩｌｌＦ９００八のｐ
＋型ＡＩ Ｘ Ｇａ＋− ｘ＾ｓ（ｘ ： ０→０．１
）をエビタキシャル成長させる。ここで、Ｘは０から０
．１まてＦから上に向かって大きくなるように設定され
ており、こうすることによりベース中にエミッタからコ
レクタに向かって電子を加速する電界を作ることかでき
る。続いて、ｐ十型＾１ｘＧａ＋−ｘＡｓ（ｘ ：ｎ−
０．１）層上に膜厚１００八のノンドープの＾１ｘＧａ
＋−ｘＡｓ（ｘ−０． １） 、不純物としてのＳｉ
ｃ７） 濃度カ５ Ｘ １ ０ ｌ７ｃＩＩ１−３、
ＩＩ 厚３ ０ ０ Ａ ノｎ 型＾１ｘＧａ＋−ｘＡ
ｓ（ｘ ： ０．１→０．２４）を成長せしめる。この
層では、Ｘは０．１，０．２４の間を下から上に向かっ
て大きくなるように設定されており、こうすることによ
りベース・エミッタ接合に於ける伝導帯を滑らがにつな
ぐことができる。
続（ゝて−このｎ型ＡＩｘＧａ＋−ｘＡｓ （ｘ ：
０ １・・０．２４）上に、不純物として、Ｓｉの濃度
が５×１０１７ＣＩｇ−３、膜厚１５０〇八のｎ型＾Ｉ
Ｘ Ｇａ＋− ｘ Ａｓ（ｘ ：−０．２４） 層、ｉ
ｆＡ 度カ１ ｘ １ ０ ｌ８ｃｍ−３膜厚３００人
のｎ型＾ｌｘＧａ＋−）（Ａｓ （ｘ ： ０． ２
４一〇）層をエビタキシャル成長させる。ここで、Ｘは
０．２４．０の間を下から上に向がって小さくなるよう
に設定されている。
０ １・・０．２４）上に、不純物として、Ｓｉの濃度
が５×１０１７ＣＩｇ−３、膜厚１５０〇八のｎ型＾Ｉ
Ｘ Ｇａ＋− ｘ Ａｓ（ｘ ：−０．２４） 層、ｉ
ｆＡ 度カ１ ｘ １ ０ ｌ８ｃｍ−３膜厚３００人
のｎ型＾ｌｘＧａ＋−）（Ａｓ （ｘ ： ０． ２
４一〇）層をエビタキシャル成長させる。ここで、Ｘは
０．２４．０の間を下から上に向がって小さくなるよう
に設定されている。
さらに、このｎ型＾１ｘＧａ＋−ｘＡｓ （ｘ ： ０
． ２４一〇）層上に、ｎ型１ｎｘＧａ＋−ｘＡｓ
（ｘ ： Ｏ−４０．５）層をエビタキシャル成長させ
、ｎ型＾Ｉ＞（Ｇａｌ−ｘＡｓ（ｘ ： ０．２４−”
０）層とともニエミッタ・エミッタキャップ間に於ける
伝導帯を滑らがにつなぐことができる。
． ２４一〇）層上に、ｎ型１ｎｘＧａ＋−ｘＡｓ
（ｘ ： Ｏ−４０．５）層をエビタキシャル成長させ
、ｎ型＾Ｉ＞（Ｇａｌ−ｘＡｓ（ｘ ： ０．２４−”
０）層とともニエミッタ・エミッタキャップ間に於ける
伝導帯を滑らがにつなぐことができる。
そして最後に、エミッタキャップ層１０６としテ不純物
Ｓｉノ濃度２×１ｏ１９ｃＩＩ−３、ｌｌＩ厚５００人
のｎ型１ｎｘＧａ＋−ｘＡｓ（ｘ−０．５）層をエビタ
キシャル成長させる。
Ｓｉノ濃度２×１ｏ１９ｃＩＩ−３、ｌｌＩ厚５００人
のｎ型１ｎｘＧａ＋−ｘＡｓ（ｘ−０．５）層をエビタ
キシャル成長させる。
このようにして第３図に示すようなエビタキシャル・ウ
ェハが得られる。
ェハが得られる。
続いて、このようにして形成されたエビタキシャル・ウ
ェハを用いて、先ず、基板１０１に適する素子間分離用
の絶縁層１０８をＨ＋のイオン注人により形成し、又、
トランジスタ内部のｎ十型ＧａＡｓ層１０２に達する電
極間分離用絶縁層１０７をＢ＋のイオン注入によりそれ
それ形成する。
ェハを用いて、先ず、基板１０１に適する素子間分離用
の絶縁層１０８をＨ＋のイオン注人により形成し、又、
トランジスタ内部のｎ十型ＧａＡｓ層１０２に達する電
極間分離用絶縁層１０７をＢ＋のイオン注入によりそれ
それ形成する。
そして、所定のマスクを用いて、半導体層をベース層１
０４に達する深さまでエッチングして、ベースを露出さ
せ、ベース電極１１３としてのＣｒハＵ膜を堆積する。
０４に達する深さまでエッチングして、ベースを露出さ
せ、ベース電極１１３としてのＣｒハＵ膜を堆積する。
この後、ブラスマＣＶＤ法により全面に酸化シリコン膜
１０９を形成する。そして、コレクタ領域の電極をとる
ため、ウェハ表面からコレクタコンタクト層１０２とし
てのｎ十型ＧａＡｓ層１０２に達する深さのエッチング
を行ない、その上に薄い＾ｕＧｅ／Ｎｉ／Ａｕ層形成し
てコレクタ電極１１１とする。
１０９を形成する。そして、コレクタ領域の電極をとる
ため、ウェハ表面からコレクタコンタクト層１０２とし
てのｎ十型ＧａＡｓ層１０２に達する深さのエッチング
を行ない、その上に薄い＾ｕＧｅ／Ｎｉ／Ａｕ層形成し
てコレクタ電極１１１とする。
更に、エミッタへの窓開け、コレクタ電極１１１、ベー
ス電極１１３へのビアホール開口を行ない、内部配線（
図示せず） 、Ｔｉ／ＰＬ／Ａｕ層によるエミッタ電極
１１２を形成する。
ス電極１１３へのビアホール開口を行ない、内部配線（
図示せず） 、Ｔｉ／ＰＬ／Ａｕ層によるエミッタ電極
１１２を形成する。
このようにして形成されたＨＢＴ （サイスｚ２μｍ×
５μｍ）のエミッタ抵抗は３Ω、電流増幅率は８０であ
った。
５μｍ）のエミッタ抵抗は３Ω、電流増幅率は８０であ
った。
また、このＨＢＴを用いて形成したＥＣＬ回路では負荷
抵抗を１００Ωに設定してリングオンレータを構成した
場合、この遅延時間τは８’ｐＳと非常に早いものであ
った。
抵抗を１００Ωに設定してリングオンレータを構成した
場合、この遅延時間τは８’ｐＳと非常に早いものであ
った。
なお、各半導体層の不純物濃度や厚さについても必要に
応して適宜変更可能である。
応して適宜変更可能である。
加えて、その他、本発明は逆方向トランジスタにも適用
可能であることはいうまでもなく、またその趣旨を逸脱
しない範囲で種々変形して実施することが可能である。
可能であることはいうまでもなく、またその趣旨を逸脱
しない範囲で種々変形して実施することが可能である。
以上説明してきたように、本発明によれば、ベス濃度を
５×１０１９ｃｌｌ−３以上、望ましくは１．２ Ｘ
１ ０ ２０ｃｍ−３以上と極めて高くして、バンドギ
ャップナ口ウイング効果を生ぜしめ、その分たけバンド
ギャップ差を縮め、エミッタ層を構成する＾ｌｘ Ｇａ
＋− ｘ ＡｓのＡ１の組成比すなわちＸを０．２５未
満とするようにしているため、エミッタ抵抗を小さくす
ることができ、高速で電流増幅率の高い＾ＩＧａＡｓ／
ＧａＡｓＨ Ｂ Ｔを得ることが可能となる。
５×１０１９ｃｌｌ−３以上、望ましくは１．２ Ｘ
１ ０ ２０ｃｍ−３以上と極めて高くして、バンドギ
ャップナ口ウイング効果を生ぜしめ、その分たけバンド
ギャップ差を縮め、エミッタ層を構成する＾ｌｘ Ｇａ
＋− ｘ ＡｓのＡ１の組成比すなわちＸを０．２５未
満とするようにしているため、エミッタ抵抗を小さくす
ることができ、高速で電流増幅率の高い＾ＩＧａＡｓ／
ＧａＡｓＨ Ｂ Ｔを得ることが可能となる。
第１図は本発明実施例のヘテロ接合バイボーラトランジ
スタのエミッタベース接合のバンド図をを示す図、第２
図は本発明実施例のヘテロ接合バイポーラトランジスタ
を示す断面図、第３図はヘテロ接合バイポーラトランジ
スタを形成するエビタキシャルウエハを示す図である。 １０１・・・絶縁性ＧａＡｓ基板、１０２・・コレクタ
コンタクト層、１ ０ ３ ・・・コレクタ層、１０４
・・・べ−ス層、１０５・・・エミッタ層、１０６・・
・エミッタキャップ層、１０７・・・絶縁層、１０８・
・・素子間分離絶縁層、１０９・・・絶縁膜、１１１・
・・コレクタ電極、１１２・・・ベース電極、１１３・
・・エミッタ電極。
スタのエミッタベース接合のバンド図をを示す図、第２
図は本発明実施例のヘテロ接合バイポーラトランジスタ
を示す断面図、第３図はヘテロ接合バイポーラトランジ
スタを形成するエビタキシャルウエハを示す図である。 １０１・・・絶縁性ＧａＡｓ基板、１０２・・コレクタ
コンタクト層、１ ０ ３ ・・・コレクタ層、１０４
・・・べ−ス層、１０５・・・エミッタ層、１０６・・
・エミッタキャップ層、１０７・・・絶縁層、１０８・
・・素子間分離絶縁層、１０９・・・絶縁膜、１１１・
・・コレクタ電極、１１２・・・ベース電極、１１３・
・・エミッタ電極。
Claims (2)
- （１）エミッタ層にＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ層を
用いると共に、ベース層に前記エミッタ層を構成するＡ
ｌ＿ｘＧａ＿１＿−＿ｘＡｓよりもバンド・ギャップの
小さいＡｌ＿ｙＧａ＿１＿−＿ｙＡｓあるいはＧａＡｓ
を用いてなるｎｐｎ型ヘテロ接合バイポーラトランジス
タにおいて、 前記ベース層へのドーピング濃度を５×１０＾１＾９ｃ
ｍ＾−＾３以上とすると共に、 前記エミッタ層のＡｓに対するＡｌの組成比すなわちｘ
を次式 ｘ＜０．２５を満たすように構成したことを特徴とする
ヘテロ接合バイポーラトランジスタ。 - （２）エミッタ層にＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ層を
用いると共に、ベース層に前記エミッタ層を構成するＡ
ｌ＿ｘＧａ＿１＿−＿ｘＡｓよりもバンド・ギャップの
小さいＡｌ＿ｙＧａ＿１＿−＿ｙＡｓあるいはＧａＡｓ
を用いてなるｎｐｎ型ヘテロ接合バイポーラトランジス
タにおいて、 前記ベース層へのドーピング濃度を１．２×１０＾２＾
０ｃｍ＾−＾３以上とすると共に、前記エミッタ層のＡ
ｓに対するＡｌの組成比すなわちｘを次式 ｘ＜０．２５を満たすように構成したことを特徴とする
ヘテロ接合バイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084375A JPH03218681A (ja) | 1989-11-24 | 1990-03-30 | ヘテロ接合バイポーラトランジスタ |
| US08/464,464 US5523594A (en) | 1989-11-24 | 1995-06-05 | Heterojunction bipolar transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30616489 | 1989-11-24 | ||
| JP1-306164 | 1989-11-24 | ||
| JP2084375A JPH03218681A (ja) | 1989-11-24 | 1990-03-30 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218681A true JPH03218681A (ja) | 1991-09-26 |
Family
ID=26425423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084375A Pending JPH03218681A (ja) | 1989-11-24 | 1990-03-30 | ヘテロ接合バイポーラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5523594A (ja) |
| JP (1) | JPH03218681A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9793430B1 (en) * | 2016-05-09 | 2017-10-17 | Qatar University | Heterojunction schottky gate bipolar transistor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4794440A (en) * | 1983-05-25 | 1988-12-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction bipolar transistor |
| JPH0614536B2 (ja) * | 1985-09-17 | 1994-02-23 | 株式会社東芝 | バイポ−ラ集積回路 |
| EP0273363B1 (en) * | 1986-12-22 | 1992-07-08 | Nec Corporation | Heterojunction bipolar transistor with ballistic operation |
| JP2533541B2 (ja) * | 1987-06-08 | 1996-09-11 | 株式会社日立製作所 | ヘテロ接合バイポ−ラトランジスタ |
| JP2542676B2 (ja) * | 1987-07-02 | 1996-10-09 | 株式会社東芝 | ヘテロ接合バイポ―ラトランジスタ |
| US4967254A (en) * | 1987-07-16 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US4958208A (en) * | 1987-08-12 | 1990-09-18 | Nec Corporation | Bipolar transistor with abrupt potential discontinuity in collector region |
| US5124270A (en) * | 1987-09-18 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bipolar transistor having external base region |
-
1990
- 1990-03-30 JP JP2084375A patent/JPH03218681A/ja active Pending
-
1995
- 1995-06-05 US US08/464,464 patent/US5523594A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5523594A (en) | 1996-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7498618B2 (en) | Nitride semiconductor device | |
| JPH03266439A (ja) | ３―５族化合物半導体ヘテロ構造基板および３―５族化合物ヘテロ構造半導体装置 | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3449116B2 (ja) | 半導体装置 | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JP2019021704A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JP4169553B2 (ja) | 共鳴トンネル素子およびこれを用いた半導体集積回路 | |
| JP2003060255A (ja) | ホール素子及びホールｉｃ | |
| JPH03218681A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| US20060060132A1 (en) | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor | |
| JPH04208537A (ja) | 電界効果トランジスタ | |
| JPS59181060A (ja) | 半導体装置 | |
| JP7677448B2 (ja) | バイポーラトランジスタ | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JP3077670B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| WO2025262958A1 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| US20210151587A1 (en) | High-voltage terahertz strained sige/ingap heterojunction bipolar transistor and preparation method thereof | |
| JPH02256243A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0571172B2 (ja) | ||
| JPS61110467A (ja) | 半導体装置 |