JPH0321935B2 - - Google Patents
Info
- Publication number
- JPH0321935B2 JPH0321935B2 JP56102738A JP10273881A JPH0321935B2 JP H0321935 B2 JPH0321935 B2 JP H0321935B2 JP 56102738 A JP56102738 A JP 56102738A JP 10273881 A JP10273881 A JP 10273881A JP H0321935 B2 JPH0321935 B2 JP H0321935B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- changed
- main storage
- storage device
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は二重化システムにおけるデータ変更方
式、特に現用系記憶装置と予備系記憶装置とに同
時に同一のデータ変更を実行する二重化システム
におけるデータ変更方式に関する。
式、特に現用系記憶装置と予備系記憶装置とに同
時に同一のデータ変更を実行する二重化システム
におけるデータ変更方式に関する。
一般に電子交換機は、収容加入者に関する諸情
報（加入者データ）を主記憶装置内に格納し、処
理装置に必要の都度参照させ乍ら交換処理を進め
る。かゝる加入者データは、収容加入者のクラス
等の変更、あるいは加入者の増設が行われた場合
には、直ちに変更される必要がある。一方高信頼
性を要求される電子交換機においては、前記処理
装置および主記憶装置等から成る中央処理系シス
テムが二重化されている場合が多い。この種二重
化システムにおいては、前記加入者データは各主
記憶装置にそれぞれ格納され、必要の都度両者共
変更されねばならぬ。
報（加入者データ）を主記憶装置内に格納し、処
理装置に必要の都度参照させ乍ら交換処理を進め
る。かゝる加入者データは、収容加入者のクラス
等の変更、あるいは加入者の増設が行われた場合
には、直ちに変更される必要がある。一方高信頼
性を要求される電子交換機においては、前記処理
装置および主記憶装置等から成る中央処理系シス
テムが二重化されている場合が多い。この種二重
化システムにおいては、前記加入者データは各主
記憶装置にそれぞれ格納され、必要の都度両者共
変更されねばならぬ。
第１図はこの種二重化システムにおける従来あ
るデータ変更方式の一例を示す図である。第１図
において、処理装置CPU０および主記憶装置
MM０は０系システムSYS０を構成し、また処
理装置CPU１および主記憶装置MM１は１系シ
ステムSYS１を構成する。今０系システムSYS
０が現用系として交換処理を実行し、１系システ
ムSYS１が予備系として待機する。かゝる場合
において処理装置CPU０内にあるシステム構成
部のゲートを導通状態とし、処理装置CPU０内
のバツフアレジスタに蓄積されるデータは、両系
SYS０およびSYS１の主記憶装置MM０および
MM１に同時に格納される。（第１図図参照）
従つて交換処理を司る処理装置CPU０内の交換
処理部が処理過程にバツフアレジスタに蓄積する
諸データは、導通状態にあるゲートを経由して、
主記憶装置MM０およびMM１に同時に格納され
る。その結果、処理装置CPU０の障害等により
０系システムSYS０が交換処理を継続出来なく
なつた場合にも、処理装置CPU０から主記憶装
置MM１に格納された前記諸データを用いて、１
系システムSYS１の処理装置CPU１が、交換処
理を継続実行出来、電子交換機のサービス停止を
防止することが出来る。一方加入者データの変更
が必要な場合には保守者はタイプライタ装置
TYPから現用系の処理装置CPU０に対し、デー
タ変更指令および変更データを入力する。該変更
データはデータ変更部２によりバツフアレジスタ
３に蓄積されるので、導通状態にあるゲートを経
由して、主記憶装置MM０およびMM１に同時に
格納される。
るデータ変更方式の一例を示す図である。第１図
において、処理装置CPU０および主記憶装置
MM０は０系システムSYS０を構成し、また処
理装置CPU１および主記憶装置MM１は１系シ
ステムSYS１を構成する。今０系システムSYS
０が現用系として交換処理を実行し、１系システ
ムSYS１が予備系として待機する。かゝる場合
において処理装置CPU０内にあるシステム構成
部のゲートを導通状態とし、処理装置CPU０内
のバツフアレジスタに蓄積されるデータは、両系
SYS０およびSYS１の主記憶装置MM０および
MM１に同時に格納される。（第１図図参照）
従つて交換処理を司る処理装置CPU０内の交換
処理部が処理過程にバツフアレジスタに蓄積する
諸データは、導通状態にあるゲートを経由して、
主記憶装置MM０およびMM１に同時に格納され
る。その結果、処理装置CPU０の障害等により
０系システムSYS０が交換処理を継続出来なく
なつた場合にも、処理装置CPU０から主記憶装
置MM１に格納された前記諸データを用いて、１
系システムSYS１の処理装置CPU１が、交換処
理を継続実行出来、電子交換機のサービス停止を
防止することが出来る。一方加入者データの変更
が必要な場合には保守者はタイプライタ装置
TYPから現用系の処理装置CPU０に対し、デー
タ変更指令および変更データを入力する。該変更
データはデータ変更部２によりバツフアレジスタ
３に蓄積されるので、導通状態にあるゲートを経
由して、主記憶装置MM０およびMM１に同時に
格納される。
以上の説明から明らかな如く、従来ある二重化
システムにおけるデータ変更方式においては、０
系システムSYS０の主記憶装置MM０に格納済
みの加入者データと、１系システムSYS１の主
記憶装置MM１に格納済みの加入者データとは、
タイプライタ装置TYPから入力された変更デー
タにより同時に変更されることゝなる。従つて誤
りの含まれた変更データが入力された為に、現用
系である０系システムSYS０が交換処理を続行
不能となつた場合に、同時に同じ加入者データの
変更を受けた１系システムSYS１も障害となり、
交換処理が停止することゝなる。
システムにおけるデータ変更方式においては、０
系システムSYS０の主記憶装置MM０に格納済
みの加入者データと、１系システムSYS１の主
記憶装置MM１に格納済みの加入者データとは、
タイプライタ装置TYPから入力された変更デー
タにより同時に変更されることゝなる。従つて誤
りの含まれた変更データが入力された為に、現用
系である０系システムSYS０が交換処理を続行
不能となつた場合に、同時に同じ加入者データの
変更を受けた１系システムSYS１も障害となり、
交換処理が停止することゝなる。
即ち、従来の制御手順では、
(i) 通常の運転状態（第１図−）からデータ変
更指令により現用系と予備系の両方のデータを
同時に変更する。（第１図−への遷移11） (ii) データが変更された状態（第１図−）で、
変更データの誤りにより現用系障害が発生する
とプロセツサが切り替る。（第１図−へ遷移
12） (iii) プロセツサが切り替つた状態（第１図−）
では、新現用系のデータは誤データのままであ
るため、正常な継続運転が不可能であり、運転
を再開するためにはシステムフアイルより再び
メモリ上へローデイングする必要がありその間
オンライン処理は中断してしまう。
更指令により現用系と予備系の両方のデータを
同時に変更する。（第１図−への遷移11） (ii) データが変更された状態（第１図−）で、
変更データの誤りにより現用系障害が発生する
とプロセツサが切り替る。（第１図−へ遷移
12） (iii) プロセツサが切り替つた状態（第１図−）
では、新現用系のデータは誤データのままであ
るため、正常な継続運転が不可能であり、運転
を再開するためにはシステムフアイルより再び
メモリ上へローデイングする必要がありその間
オンライン処理は中断してしまう。
このように従来方式では両系データを同時に変
更するため、該データ変更による現用系障害でプ
ロセツサが切り替つた場合に、新現用系で運転を
継続することができないという欠点がある。
更するため、該データ変更による現用系障害でプ
ロセツサが切り替つた場合に、新現用系で運転を
継続することができないという欠点がある。
本発明の目的は、前述の如き従来ある二重化シ
ステムにおけるデータ変更方式の欠点を除去し、
誤つたデータ変更が行われた場合にもシステムが
機能を停止することを防止する手段の提供にあ
る。
ステムにおけるデータ変更方式の欠点を除去し、
誤つたデータ変更が行われた場合にもシステムが
機能を停止することを防止する手段の提供にあ
る。
この目的は現用系システムの主記憶装置と、予
備系システムの主記憶装置とに同一のデータを記
憶し、該現用系の主記憶装置に記憶されたデータ
の変更と同時に対応する該予備系の主記憶装置に
記憶されたデータの変更を行なう２重化されたデ
ータ処理システムにおいて、 特定指令に基づく主記憶装置に記憶されたデー
タの変更に際しては、該現用系の主記憶装置のデ
ータのみ変更し、該変更されたデータにより現用
系が正常動作することを確認した後に対応する該
予備系の主記憶装置のデータを変更し、該変更さ
れたデータにより現用系が異常動作することを確
認した際には、現用系と予備系とを切替えること
により達成される。
備系システムの主記憶装置とに同一のデータを記
憶し、該現用系の主記憶装置に記憶されたデータ
の変更と同時に対応する該予備系の主記憶装置に
記憶されたデータの変更を行なう２重化されたデ
ータ処理システムにおいて、 特定指令に基づく主記憶装置に記憶されたデー
タの変更に際しては、該現用系の主記憶装置のデ
ータのみ変更し、該変更されたデータにより現用
系が正常動作することを確認した後に対応する該
予備系の主記憶装置のデータを変更し、該変更さ
れたデータにより現用系が異常動作することを確
認した際には、現用系と予備系とを切替えること
により達成される。
以下、本発明の一実施例を第２図及び第３図に
より説明する。
より説明する。
まず、第２図は本発明の一実施例による二重化
システムにおけるデータ変更方式の手順を示す。
第２図において、本発明の場合、 (i) 通常の運転状態（第２図−）からデータ変
更指令により現用系データのみを変更する（第
２図−へ遷移13） (ii) 現用系データ変更状態（第２図−）で変更
データの正常性確認を行う。
システムにおけるデータ変更方式の手順を示す。
第２図において、本発明の場合、 (i) 通常の運転状態（第２図−）からデータ変
更指令により現用系データのみを変更する（第
２図−へ遷移13） (ii) 現用系データ変更状態（第２図−）で変更
データの正常性確認を行う。
この時、変更データの誤りにより現用系障害
が発生するとプロセツサが切り替る（第２図−
へ遷移15） また、変更データの正常性が確認された場
合、予備系データ変更指令により、現用系デー
タ内容を予備系へ転送し、両系のデータ内容を
一致させる。（第２図−へ遷移14） (iii) プロセツサが切り替つた状態（第２図−）
では、新現用系データは変更前のデータである
ため、正常な継続運転が可能となる。
が発生するとプロセツサが切り替る（第２図−
へ遷移15） また、変更データの正常性が確認された場
合、予備系データ変更指令により、現用系デー
タ内容を予備系へ転送し、両系のデータ内容を
一致させる。（第２図−へ遷移14） (iii) プロセツサが切り替つた状態（第２図−）
では、新現用系データは変更前のデータである
ため、正常な継続運転が可能となる。
尚、この時の新予備系は誤データであるが、
新現用系でオンライン処理を継続させながら新
現用系データを転送して一致させることが可能
である。
新現用系でオンライン処理を継続させながら新
現用系データを転送して一致させることが可能
である。
この様に本方式では誤データ変更による現用系
障害でプロセツサが切り替つた場合でも、新現用
系で運転を継続させることができる利点がある。
障害でプロセツサが切り替つた場合でも、新現用
系で運転を継続させることができる利点がある。
次に、第３図によりさらに詳細に説明する。第
３図は本発明の一実施例による二重化システムに
おけるデータ変更方式を示す図である。第３図に
おいて、第１図、第２図と同一符号は同一対象物
を示す。０系システムSYS０が現用系、１系シ
ステムSYS１が予備系とし、処理装置CPU０内
にあるシステム構成部４はゲート５および６を導
通状態としている。従つて交換処理部１が処理過
程にバツフアレジスタ３に蓄積する諸データは、
主記憶装置MM０およびMM１に同時に蓄積さ
れ、現用系が０系システムSYS０から１系シス
テムSYS１に移行した場合にも、電子交換機の
サービス停止を防止することが出来る。一方加入
者データを変更するために、保守者がタイプライ
タ装置TYPからデータ変更指令および変更デー
タを入力すると、該データ変更指令に基づき作動
するデータ変更部２０は、前記変更データをバツ
フアレジスタ３に蓄積すると共にシステム構成部
４に指示を与え、ゲート５のみを導通状態とし、
ゲート６を阻止状態とさせる。その結果、バツフ
アレジスタ３に蓄積された変更データはゲート５
を経由して主記憶装置MM０のみに格納され、加
入者データを変更する。保守者は変更された加入
者データを格納する０システムSYS０により交
換処理を実行させ、正常に動作することを確認し
た場合には、公知の方法により主記憶装置MM０
に施したと同一の加入者の変更を主記憶装置MM
１にも実施し、両系システムSYS０およびSYS
１の加入者データを一致させる。若し変更された
加入者データを格納する０系システムSYS０が
正常に動作出来なかつた場合には、現用系を１系
システムSYS１に切替え、変更されぬ加入者デ
ータを格納する１系システムSYS１により正常
に交換処理を継続させる。なお誤りを含む変更さ
れた加入者データを格納する主記憶装置MM０は
公知の方法により、主記憶装置MM１から変更さ
れぬ加入者データの転送を受けることが可能であ
る。
３図は本発明の一実施例による二重化システムに
おけるデータ変更方式を示す図である。第３図に
おいて、第１図、第２図と同一符号は同一対象物
を示す。０系システムSYS０が現用系、１系シ
ステムSYS１が予備系とし、処理装置CPU０内
にあるシステム構成部４はゲート５および６を導
通状態としている。従つて交換処理部１が処理過
程にバツフアレジスタ３に蓄積する諸データは、
主記憶装置MM０およびMM１に同時に蓄積さ
れ、現用系が０系システムSYS０から１系シス
テムSYS１に移行した場合にも、電子交換機の
サービス停止を防止することが出来る。一方加入
者データを変更するために、保守者がタイプライ
タ装置TYPからデータ変更指令および変更デー
タを入力すると、該データ変更指令に基づき作動
するデータ変更部２０は、前記変更データをバツ
フアレジスタ３に蓄積すると共にシステム構成部
４に指示を与え、ゲート５のみを導通状態とし、
ゲート６を阻止状態とさせる。その結果、バツフ
アレジスタ３に蓄積された変更データはゲート５
を経由して主記憶装置MM０のみに格納され、加
入者データを変更する。保守者は変更された加入
者データを格納する０システムSYS０により交
換処理を実行させ、正常に動作することを確認し
た場合には、公知の方法により主記憶装置MM０
に施したと同一の加入者の変更を主記憶装置MM
１にも実施し、両系システムSYS０およびSYS
１の加入者データを一致させる。若し変更された
加入者データを格納する０系システムSYS０が
正常に動作出来なかつた場合には、現用系を１系
システムSYS１に切替え、変更されぬ加入者デ
ータを格納する１系システムSYS１により正常
に交換処理を継続させる。なお誤りを含む変更さ
れた加入者データを格納する主記憶装置MM０は
公知の方法により、主記憶装置MM１から変更さ
れぬ加入者データの転送を受けることが可能であ
る。
尚、第３図の１系システムSYS１の詳細構成
は０系システムSYS０と同じであるため一部省
略してある。
は０系システムSYS０と同じであるため一部省
略してある。
以上の説明から明らかな如く、本実施例によれ
ば誤りを含む変更データが入力された場合にも、
変更されるのは０系システムSYS０のみで、１
系システムSYS１は変更されぬ加入者データに
より正常に交換処理を継続することが出来る。
ば誤りを含む変更データが入力された場合にも、
変更されるのは０系システムSYS０のみで、１
系システムSYS１は変更されぬ加入者データに
より正常に交換処理を継続することが出来る。
なお、第３図はあく迄本発明の一実施例に過ぎ
ず、例えば加入者データの変更処理は処理装置
CPU０により実施するものに限定されることは
無く、現用系として作動中の処理装置CPU１に
より実施することも考慮されるが、かゝる場合に
も本発明の効果は変らない。また処理装置CPU
０内の交換処理部１、データ変更部２およびシス
テム構成部４はプログラムにより実現することも
考慮されるが、かゝる場合にも本発明の効果は変
らない。更に本発明の対象は電子交換機の加入者
データに限定されることは無く、他の二重化シス
テムあるいは他のデータに適用してもその効果は
変らない。
ず、例えば加入者データの変更処理は処理装置
CPU０により実施するものに限定されることは
無く、現用系として作動中の処理装置CPU１に
より実施することも考慮されるが、かゝる場合に
も本発明の効果は変らない。また処理装置CPU
０内の交換処理部１、データ変更部２およびシス
テム構成部４はプログラムにより実現することも
考慮されるが、かゝる場合にも本発明の効果は変
らない。更に本発明の対象は電子交換機の加入者
データに限定されることは無く、他の二重化シス
テムあるいは他のデータに適用してもその効果は
変らない。
以上、本発明によれば二重化システムにおいて
データ変更に伴う障害が現用系システムに限定さ
れ、変更されぬ予備系にサービスを移行継続させ
ることが可能となり、当該二重化システムがサー
ビスを停止することが防止される。
データ変更に伴う障害が現用系システムに限定さ
れ、変更されぬ予備系にサービスを移行継続させ
ることが可能となり、当該二重化システムがサー
ビスを停止することが防止される。
第１図は従来ある二重化システムにおけるデー
タ変更方式手順の一例を示す図、第２図は本発明
の一実施例による二重化システムにおけるデータ
変更方式の手順を示す図、第３図は第２図の詳細
構成を説明するデータ変更方式の図である。 図において、SY０は０系システム、SYS１は
１系システム、CPU０およびCPU１は処理装置、
MM０およびMM１は主記憶装置、TYPはタイ
プライタ装置、１は交換処理部、２０はデータ変
更部、３はバツフアレジスタ、４はシステム構成
部、５および６はゲート、を示す。
タ変更方式手順の一例を示す図、第２図は本発明
の一実施例による二重化システムにおけるデータ
変更方式の手順を示す図、第３図は第２図の詳細
構成を説明するデータ変更方式の図である。 図において、SY０は０系システム、SYS１は
１系システム、CPU０およびCPU１は処理装置、
MM０およびMM１は主記憶装置、TYPはタイ
プライタ装置、１は交換処理部、２０はデータ変
更部、３はバツフアレジスタ、４はシステム構成
部、５および６はゲート、を示す。
Claims (1)
- 【特許請求の範囲】 １ 現用系システムの主記憶装置と、予備系シス
テムの主記憶装置とに同一のデータを記憶し、該
現用系の主記憶装置に記憶されたデータの変更と
同時に対応する該予備系の主記憶装置に記憶され
たデータの変更を行なう２重化されたデータ処理
システムにおいて、 特定指令に基づく主記憶装置に記憶されたデー
タの変更に際しては、該現用系の主記憶装置のデ
ータのみ変更する手段を設け、該変更されたデー
タにより現用系が正常動作することを確認した後
に対応する該予備系の主記憶装置のデータを変更
し、該変更されたデータにより現用系が異常動作
することを確認した際には、現用系と予備系とを
切替えることを特徴とする２重化システムにおけ
るデータ変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102738A JPS583199A (ja) | 1981-06-30 | 1981-06-30 | 二重化システムにおけるデ−タ変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102738A JPS583199A (ja) | 1981-06-30 | 1981-06-30 | 二重化システムにおけるデ−タ変更方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583199A JPS583199A (ja) | 1983-01-08 |
| JPH0321935B2 true JPH0321935B2 (ja) | 1991-03-25 |
Family
ID=14335579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102738A Granted JPS583199A (ja) | 1981-06-30 | 1981-06-30 | 二重化システムにおけるデ−タ変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583199A (ja) |
-
1981
- 1981-06-30 JP JP56102738A patent/JPS583199A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583199A (ja) | 1983-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155729A (en) | Fault recovery in systems utilizing redundant processor arrangements | |
| KR920003497B1 (ko) | 억세스 손실 처리용 시스템 및 그 보호방법 | |
| US5568609A (en) | Data processing system with path disconnection and memory access failure recognition | |
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US20070128895A1 (en) | Redundant automation system for controlling a techinical device, and method for operating such an automation system | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPS6235704B2 (ja) | ||
| US20050229035A1 (en) | Method for event synchronisation, especially for processors of fault-tolerant systems | |
| JPH0321935B2 (ja) | ||
| KR20000033935A (ko) | 이중화된 교환시스템의 이더넷 통신 장애에대한 대처 방법 | |
| JPH07121395A (ja) | 予備装置優先選択方法 | |
| JPS6112580B2 (ja) | ||
| JP3363579B2 (ja) | 監視装置及び監視システム | |
| JP2600614B2 (ja) | 障害情報収集可能な交換システム | |
| JP2744113B2 (ja) | 計算機システム | |
| JPH05324134A (ja) | 二重化計算機システム | |
| JPH05151186A (ja) | フオルトトレラント方式 | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| JPS6113627B2 (ja) | ||
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JPH05346864A (ja) | 情報処理装置の障害処理方式 | |
| JPH0821012B2 (ja) | ダイレクトメモリアクセスの系切替装置 | |
| JPH03171233A (ja) | 二重化情報処理装置 | |
| JPS5887632A (ja) | マイクロプログラム制御方式 | |
| JPS634210B2 (ja) |