JPH03219718A

JPH03219718A - 符号発生制御装置

Info

Publication number: JPH03219718A
Application number: JP2306500A
Authority: JP
Inventors: Takao Kurihara; 栗原　孝男
Original assignee: Clarion Co Ltd
Current assignee: Faurecia Clarion Electronics Co Ltd
Priority date: 1989-11-20
Filing date: 1990-11-13
Publication date: 1991-09-27
Anticipated expiration: 2012-02-05
Also published as: JP2578019B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はディジタルデータの符号発生制御装置に関する
。

Ｃ発明の概要コ複数の擬似雑音符号発生装置（以下本明細書においては
Ｐ　Ｎ　Ｇ　（ｐｓｅｕｄｏ　Ｎｏ１ｓｅ　Ｇｅｎｅｒ
ａｔｏｒと略記する。）に符号発生のための初期情報を
設定するため、次の（ａ）〜（ｄ）に示す回路を具備す
る符号発生制御装置。

（ａ）１個のＰＮＧに初期情報を設定する毎にストロー
ブパルスを出力するストローブパルス発生部。

（ｂ）設定されたＰＮＧ個数を基に（ａ）の出力をカウ
ントするカウンタ部。

（ｃ）（ｂ）のカウント値をデコードし、複数のＰＮＧ
のうち１個をチップセレクトするデコーダ部。

（ｄ）（ｂ）が設定されたＰＮＧ個数にカウント値が達
したときに出力する信号を基に、そのときの外部制御回
路からの符号切換制御信号と（ａ）から出力されるスト
ローブパルスを基に、各々のＰＮＧ及び符号チップ数カ
ウント部にストローブパルスを出力する制御部。

［従来の技術］従来方式としては、昭和６０年６月５日付けで本出願人
によって出願された特願昭６０−１２２０７１号（特開
昭６１−２８０１３５号）に開示されているＰＮＧがあ
る。

［発明が解決しようとする課題］しかしながら、上記ＰＮＧは下記の欠点を持っている。

（１）ＰＮＧへの符号発生のための初期情報の設定をマ
イクロプロセッサを用いたソフトウェアで行なうため、
設定に要する時間はマイクロプロセッサの処理速度で決
定され、許容設定時間が限定されるようなシステムでは
不適当である。

（２）複数のＰＮＧを用いるシステムでは、ＰＮＧへの
初期情報設定を行なう期間が長くなり、マイクロプロセ
ッサの利用効率を劣化させる。

（３）特に、通信システムに複数のＰＮＧを用いる場合
、送信用符号と受信用符号が異なるような通信を頻繁に
行なうにはマイクロプロセッサのみでの初期情報設定で
は、通信のリアルタイム性に支障を来す等の不具合が生
じる。

上記（１）〜（２）を解決する手段としては、例えば、
特開昭６３−１８８３６号があり、その手段は、Ｎ１系
列符号発生のための初期情報が格納されているメモリと
、Ｍ系列符号発生装置と、上記メモリからＭ系列符号発
生装置へＭ系列符号発生に必要な初期情報を設定する制
御装置と、上記メモリの先頭アドレス及びＭ系列符号を
規定するチップ数を上記制御装置に設定する外部制御回
路とから成るもので、１個のＰＮＧを制御することを目
的としている。第６図にブロック図を示す。

従って、上記手段を用いても、上記（３）に示す不具合
を解消することは困難である。なお、第６図において、
３１は制御装置、３２はメモリ、３３はＭ系列符号発生
装置である。

［発明の目的］本発明の目的は、複数のＰＮＧへの符号発生のための初
期情報の設定を高速に行なう回路方式を提供することで
ある。

なお、本発明の対象であるＰＮＧの一例は第３図に示す
ようなＰＮＧである。

［課題を解決するための手段］上記目的を達成するために、本願の第１の発明による符
号発生制御装置は、Ｍ系列符号発生のための初期情報が
格納されているメモリと、複数の擬似雑音符号発生器と
、上記メモリから上記複数の擬似雑音符号発生器へ符号
発生に必要な初期情報を設定する制御装置と、上記メモ
リの先頭アドレス、及び上記擬似雑音符号発生器の個数
を上記制御装置に設定する外部制御回路と、から成る符
号発生制御装置において、クロック信号が入力され、符
号発生のための初期情報数をカウントし、データ数カウ
ント終了に基づいて終了信号を出力するデータ数カウン
ト部と、入力されるクロック信号に基づいて上記メモリ
のアドレスを指定し、上記先頭アドレスを設定可能なア
ドレスカウント部と、上記外部制御回路からのカウンタ
ロード信号に基づいて上記データ数カウント部及びアド
レスカウント部を可能化（ｅｎａｂｌｅ）状態とするカ
ウンタ制御部と、上記終了信号に基づいて第１のストロ
ーブ信号を発生する初期ストローブ信号発生部と、上記
外部制御回路により、前記擬似雑音符号発生器の個数に
対応したカウント値が設定され、上記第１のストローブ
信号に基づいてカウント値を出力するとともに、所定カ
ウント値に達した際に、トリガ信号を出力するストロー
ブ信号カウンタ部と、上記ストローブ信号カウンタ部の
カウント値をデコードし、上記複数の擬似雑音符号発生
器の中の一つをチップセレクトするデコーダ部と、上記
トリガ信号に基づき上記複数の擬似雑音符号発生器に第
２のストローブ信号を発生するストローブ信号発生手段
と、を上記制御装置が備えることを特徴とする。

また、本願の第２の発明は第１の発明の装置において、
上記ストローブ信号発生部に更に外部制御回路より符号
切換制御信号を入力し、該ストローブ信号発生部は、上
記トリガ信号の入力に対応して、該符号切換制御信号の
状態に基づいて第２のストローブ信号を発生することを
特徴とする。

［作用コ複数のＰＮＧに符号発生の初期情報を設定するために、
初期情報を設定されたＰＮＧを計数し、そのカウント値
が設定された値に達するまで、そのカウント値をデコー
ドし、複数のＰＮＧのうち１個をチップセレクトする。

［実施例］以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。

第１図は本発明による後述の符号発生制御装置に用いら
れる制御装置の構成を示すブロック図で、図中、■は制
御装置に供給されているクロックパルスに同期する以下
のブロック２〜８のタイミングクロック発生部、２は符
号発生のための初期情報の設定後動作するストローブパ
ルス発生部、４は符号チップ数カウント部５に設定され
た符号チップ数カウント終了後に動作するストローブパ
ルス部、５は符号チップ数の設定が可能な符号チップ数
カウント部、６はデータ数カウント部７及びアドレスカ
ウント部８のカウンタをｅｎａｂｌｅ状態及びｄｉｓａ
ｂｌｅ状態にするカウンタ制御部、７は符号発生のため
の初期情報数をカウントするデータ数カウント部、８は
符号発生のための初期情報が格納されているメモリの先
頭アドレスの設定が可能なアドレスカウント部、９は初
期ストローブパルスＳＴＢ　］の発生回数をカウントす
るＳＴＢ　１力ウント部、１０はＳＴＢ　１力ウント部
９でカウントされた値をデコードするデコーダ部、１１
は初期ストローブパルスＳＴＢ　１をゲート制御する５
ＴＢＩ制御部である。ＰＮＧ個数、符号チップ数、先頭
アドレスの設定及びカウンタロードパルスは、外部制御
回路（例えばマイクロプロセッサ）が設定する。

以下上記制御装置の動作を説明する。

パワーオン・リセット後、第１図に示す装置の起動前に
外部制御回路は、第１図のＳＴＢ　１力ウント部９にＰ
ＮＧ個数（イ）、符号チップ数カウント部５に符号チッ
プ数（ロ）、及びアドレスカウント部８に符号発生のた
めに必要な初期情報が格納されているメモリの先頭アド
レス（ハ）を設定する必要がある。

第３図は本発明が対象とする擬似雑音符号発生装置（Ｐ
ＮＧ）の−例を示すブロック図である。

第３図に示すような符号発生装置の符号発生のために必
要な初期情報には、次の（ｉ）〜（ｍ）がある。

（ｉ）シフトレジスタの初期状態（ｎ）帰還状態（ｉｉｉ）シフトレジスタの最終段選択状態第３図中、
６１〜Ｇｎはステアリングゲート、ＡＮＤ、　〜ＡＮＤ
ｎはアンドゲート、ＳＲ−３Ｒｎはフリップフロップ、
ＥＸ、〜ＥＸｎは排他的論理和回路、Ｌｌ〜Ｌ、はラッ
チ回路、ＩＮＶ、、ＩＮＶ。

はインバータ回路、ＤＥ−ＭＰＸはデマルチプレクサ、
Ｍ　Ｐ　Ｘはマルチプレクサ、ＣＬＫは供給クロック、
ＳＴＢは符号切換ストローブ、て丁はチップセレクト、
ＬＥはラッチｅｎａｂｌｅ信号、ＤＡＴｌ　〜ｎは上記
（ｉ）　〜（ｉｉｉ）のデータ、５ＥＬＯ〜１はデータ
セレクトで、例えば第１表のようにデータを選択する。

第　　１　　表ＦＢＯ〜２、ＣＡＳはカスケード接続用入出力で、ＦＢ
２はスリーステート出力、ＰＮは符号出力を表わす。

第２図Ａ及びＢは第１図に示す装置の動作を説明するた
めのタイミングチャートで、前記ＰＮＧ個数が２個の場
合のものである。また第４図は第１図の装置の動作説明
用フローチャートである。

外部制御回路はメモリの先頭アドレス（ハ）を設定した
後、第１図のカウンタ制御部６、データ数カウント部７
及びアドレスカウント部８に対し、カウンタロードパル
スＬＯＡＤ　（ニ）を与える。

このカウンタロードパルスＬＯＡＤ　（ニ）をトリガと
して、第１図のカウンタ制御部６はデータ数カウント部
７及びアドレスカウント部８をｅｎａｂ１ｅ状態とし、
第１図のアドレスカウント部８は先に設定された先頭ア
ドレスよりメモリをアクセスし、上記（ｉ）〜（ｍ）の
データを順次読み出す。

次に、デコーダ部１０はＳＴＢ　１力ウント部９から出
力される値（ホ）をデコードし、デコード値に対応する
ＰＮＧをチップセレクト（へ）する。

データ数カウント部７より発生するラッチｅｎａｂ１６
パルスＬＥ（チ）は、デマルチプレクサ５ＥＬＯ〜ｌ　
（ト）により制御され、（１）〜（ｉｉｉ）のデータを
第３図に示すような符号発生装置のラッチ回路へ、順次
設定する（第４図＜５ＴＥＰＡ＞　）。

また、データ数カウント部７はアドレスカウント部８に
入力されるカウンタクロックをカウントし、即ち、（ｉ
）〜（笛）のデータをカウントし、カウント終了後、カ
ウンタ制御部６にカウント終了の信号（す）を送り、カ
ウンタ制御部６はデータ数カウント部７及びアドレスカ
ウント部８にカウント制御信号（ツ）を送りｄｉｓａｂ
ｌｅ状態にする。

データ数カウント部７より発生させられた上記（１）〜
（ｉｉｉ）のデータ数カウント終了の信号（す）は初期
ストローブ発生部２にも送られ、初期ストローブ発生部
２ではその信号をトリガとしてストローブパルス５ＴＢ
Ｉ　　（ヌ）を発生する。

５ＴＢＩ力ウント部９は外部制御回路から設定されたＰ
ＮＧ個数（イ）を基に、初期ストローブ発生部２から発
生されたストローブパルス５ＴＢ（ヌ）の発生回数をカ
ウントする。デコーダ部ｌＯはＳＴＢ　ｌカラント部９
でカウントした値（ホ）をデコードし、デコードした値
に対応するＰＮＧをチップセレクト（へ）する（第４図
〈５ＴＥＰＢ））。

そして、ＳＴＢ　ｌカラント部９はカウントした値が外
部制御回路から設定されたＰＮＧ個数（イ）に達した時
、ＳＴＢ　１制御部１１にトリガ信号（ル）を出力する
。ＳＴＢ　ｌ制御部１１は、外部制御回路から与えられ
る符号切換制御信号（ヲ）とその時のストローブパルス
５ＴＢＩ　　（ヌ）を基にストローブパルス発生部４に
トリガ信号（ワ）を出力する。ストローブパルス発生部
４はストローブパルス５ＴＢ２　（力）を、各ＰＮＧ及
び符号チップ数カウント部５に出力する（第４図（ＳＴ
ＥＰＣ＞）。

なお、制御装置は第７図の如く、第１図の５Ｔ８１制御
部１１には、符号切換制御信号ヲを入力せず、符号切換
制御信号ヲをストローブパルス発生部４に入力せしめる
ようにしてもよく、その場合、ＳＴＢ　１制御部１１は
その時のストローブパルス５ＴＢＩ　　（ヌ）を基にス
トローブパルス発生部４にトリガ信号（ワ）を出力する
。ストローブパルス発生部４は符号切換制御信号（ヲ）
の状態と、トリガ信号（ワ）に基づいてストローブパル
ス５ＴＢ２　（力）を出力する。また第８図の如く第１
図のＳＴＢ　１制御部１１を削除し、符号切換制御信号
ヲをストローブパルス発生部４に入力せしめるようにし
てもよく、その場合、ストローブパルス発生部４は、５
ＴＢ１力ウント部９がら出力されるトリガ信号（ル）と
、符号切換制御信号（ヲ）の状態に基づいてストローブ
パルス（力）を出力する。

したがって、第１図の装置で外部制御回路はストローブ
パルス発生部４からストローブパルス５ＴＢ２が最初に
発生するまで、初期ストローブ発生部２がストローブパ
ルスＳＴＢ　１を発生する毎にカウンタロードパルスＬ
ＯＡＤを与えていき、複数のＰＮＧに上記（ｉ）〜（ｕ
ｌ）のデータが設定された回数（ＰＮＧの数）発生した
後、出力を修正する。

符号チップ数カウント部５は最初に設定された符号チッ
プ数（ロ）のカウント終了後、ストローブパルス発生部
４に符号チップ数カウント終了の信号（ヨ）を送り、ス
トローブパルス発生部４ではその信号をトリガとして新
たなストローブパルス５ＴＢ２　（力）を発生する（第
４図（ＳＴＥＰＤ＞）。

従って第２図のタイミングチャートに示すように、スト
ローブパルス５ＴＢ２　（力）によって任意の符号長の
符号出力を得ることができる。

第５図は本発明による符号発生制御装置の一実施例の構
成を示す。

同図において、２１は前記第１図、第７図又は第８図に
示す制御装置、２２はメモリ、２２及び２３は、例えば
第３図に示すＰＮＧで、ＯＥクロックはアウトプットｅ
ｎａｂｌｅクロック、ＣＥはチップｅｎａｂｌｅをあら
れす。

制御装置２１には前述したようにして、外部制御回路に
より前記メモリ２２の先頭アドレス及びＰＮ０２３の個
数が設定される。

またメモリ２２にはＭ系列符号発生のための初期情報が
格納されており、制御装置２１によりこのメモリからＰ
ＮＧ２３へ符号発生に必要な初期情報を設定する。

［発明の効果］以上説明した通り、本発明によれば、複数の符号発生装
置への符号発生のための初期情報の設定を高速に行なう
Ｍ系列符号発生制御装置を得ることができる。

応用としては、送信側からのＭ系列符号と当該受信側で
発生させたＭ系列符号との相関出力により、所望の情報
伝送を行なうスペクトラム拡散通信方式において、送信
側及び受信側の両Ｍ系列符号の種類及び位相を任意に変
えられるようなＭ系列符号発生装置の制御装置として用
いられる。

【図面の簡単な説明】

第１図、第７図及び第８図は夫々本発明の符号発生制御
装置に使用される制御装置の構成を示すブロック図、第
２［ｆｆ１Ａ及び第２［ｆｆ１Ｂは第１図に示す装置の
動作を説明するためのタイミングチャート、第３図は本
発明が対象とするＰＮＧの一例を示す図、第４図は第１
図の装置の動作を示すフローチャート、第５図は本発明
の一実施例を示す符号発生制御装置、第６図は従来のＭ
系列符号発生装置を示すブロック図である。１・・・・・・・・・タイミングクロック部、２・・・
・・・・・・ストローブパルス発生部、４・・・・・・
・・・ストローブパルス部、５・・・・・・・符号チッ
プ数カウント部、６・・・・・・・・・カウンタをｅｎ
ａｂｌｅ状態及びｄｊｓａｂｌｅ状態にするカウンタ制
御部、７・・・・・・・データ数カウント部、８・・・
・・・・・アドレスカウント部、９・・・・・・・・・
ＳＴＢ　ｌカウント部、１０　　・・・・・・デコーダ
部、１１・・・・・・・・・ＳＴＢ　１制御部。

Claims

【特許請求の範囲】

（１）Ｍ系列符号発生のための初期情報が格納されてい
るメモリと、複数の擬似雑音符号発生器と、上記メモリ
から上記複数の擬似雑音符号発生器へ符号発生に必要な
初期情報を設定する制御装置と、上記メモリの先頭アド
レス、及び上記擬似雑音符号発生器の個数を上記制御装
置に設定する外部制御回路と、から成る符号発生制御装
置において、クロック信号が入力され、符号発生のため
の初期情報数をカウントし、データ数カウント終了に基
づいて終了信号を出力するデータ数カウント部と、入力
されるクロック信号に基づいて上記メモリのアドレスを
指定し、上記先頭アドレスを設定可能なアドレスカウン
ト部と、上記外部制御回路からのカウンタロード信号に基づいて
上記データ数カウント部及びアドレスカウント部を可能
化（ｅｎａｂｌｅ）状態とするカウンタ制御部と、上記終了信号に基づいて第１のストローブ信号を発生す
る初期ストローブ信号発生部と、上記外部制御回路によ
り、前記擬似雑音符号発生器の個数に対応したカウント
値が設定され、上記第１のストローブ信号に基づいてカ
ウント値を出力するとともに、所定カウント値に達した
際に、トリガ信号を出力するストローブ信号カウンタ部
と、上記ストローブ信号カウンタ部のカウント値をデコード
し、上記複数の擬似雑音符号発生器の中の一つをチップ
セレクトするデコーダ部と、上記トリガ信号に基づき上
記複数の擬似雑音符号発生器に第２のストローブ信号を
発生するストローブ信号発生手段と、を上記制御装置が備えることを特徴とする符号発生制御
装置。
（２）上記ストローブ信号発生部に更に外部制御回路よ
り符号切換制御信号を入力し、該ストローブ信号発生部は、上記トリガ信号の入力に対
応して、該符号切換制御信号の状態に基づいて第２のス
トローブ信号を発生することを特徴とする請求項第（１
）項記載の符号発生制御装置。