JPH0322009A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0322009A JPH0322009A JP15771089A JP15771089A JPH0322009A JP H0322009 A JPH0322009 A JP H0322009A JP 15771089 A JP15771089 A JP 15771089A JP 15771089 A JP15771089 A JP 15771089A JP H0322009 A JPH0322009 A JP H0322009A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- fet
- channel
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 7
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電流回路に関する。
従来の定電流回路は、第２図に示すようにカレントミラ
ー回路８を構成する電界効果トランジスタのＦＥＴ１の
ドレインに直接負荷回路３が接続されていた。
ー回路８を構成する電界効果トランジスタのＦＥＴ１の
ドレインに直接負荷回路３が接続されていた。
上述した従来の定電流回路では、電源電圧の変動や負荷
回路のインピーダンス変動により、カレントミラー回路
８を構戒するＦＥＴＩのドレイン・ンース間電圧■。３
が変動するために、第（１）式からわかるように定電流
値ＩｎＩ１が変動するという欠点があった。
回路のインピーダンス変動により、カレントミラー回路
８を構戒するＦＥＴＩのドレイン・ンース間電圧■。３
が変動するために、第（１）式からわかるように定電流
値ＩｎＩ１が変動するという欠点があった。
ＩＤ８
β
Ｖａｓｔ
■７
ＶＯＳ
■．
ＰＥＴのドレイン電流、
ＰＥＴのサイズなどで決まる係数、
ＦＥＴのゲート・ソース間電圧、
ＦＥＴのしきい値電圧、
ＦＥＴのドレイン・ソース間電圧、
ＦＥＴの７ーリー電圧．
〔課題を解決するための手段〕
本発明の定電流回路は、ＦＥＴで構成される集積回路に
おいて、第１の電源に接地されたカレントミラ−回路を
構成する第１の導電型のエンノ・ンスメント形ＦＥＴの
ドレインと第１の導電型のデプレッション形ＦＥＴのソ
ースとを接続し、前記第１の導電型のデブレッション形
ＦＥＴのゲートと第１の電源とを接続し、前記第１の導
電型のデプレッション形ＦＥＴのドレインと負荷回路と
を接続して構成される。
おいて、第１の電源に接地されたカレントミラ−回路を
構成する第１の導電型のエンノ・ンスメント形ＦＥＴの
ドレインと第１の導電型のデプレッション形ＦＥＴのソ
ースとを接続し、前記第１の導電型のデブレッション形
ＦＥＴのゲートと第１の電源とを接続し、前記第１の導
電型のデプレッション形ＦＥＴのドレインと負荷回路と
を接続して構成される。
次に、本発明について図面を参照して説明する．第１図
は本発明の一実施例の回路図である。
は本発明の一実施例の回路図である。
Ｎチャンネルのエンハンスメント形ＦＥＴＩのドレイン
とＮチャンネルのデプレッション形ＦＥＴ２のソースと
を接続し、Ｎチャンネルのデプレッション形ＦＥＴのゲ
ートとＮチャンネルのエンハンスメント形ＦＥＴ１のン
ースとＮチャンネルのエンハンスメント形ＦＥＴ６のソ
ースとンース電源端子４とを接続し、Ｎチャンネルのデ
プレッション形ＦＥＴ２のドレインと負荷回路３の一方
の端子とを接続し、Ｎチャンネルのエンハンスメント形
ＦＥＴ１のゲートとＮチャンネルのエンハンスメント形
ＦＥＴ６のゲートとドレインと定電流源７の一方の端子
とを接続し、負荷回路３の他方の端子と定電流源７の他
方の端子とドレイン電源端子５とを接続した回路で構成
される。
とＮチャンネルのデプレッション形ＦＥＴ２のソースと
を接続し、Ｎチャンネルのデプレッション形ＦＥＴのゲ
ートとＮチャンネルのエンハンスメント形ＦＥＴ１のン
ースとＮチャンネルのエンハンスメント形ＦＥＴ６のソ
ースとンース電源端子４とを接続し、Ｎチャンネルのデ
プレッション形ＦＥＴ２のドレインと負荷回路３の一方
の端子とを接続し、Ｎチャンネルのエンハンスメント形
ＦＥＴ１のゲートとＮチャンネルのエンハンスメント形
ＦＥＴ６のゲートとドレインと定電流源７の一方の端子
とを接続し、負荷回路３の他方の端子と定電流源７の他
方の端子とドレイン電源端子５とを接続した回路で構成
される。
本実施例の定電流回路の場合、ドレイン電源電圧ｖＤＤ
の変動や負荷回路７のインピーダンス変動により、■，
の電圧は変動する。
の変動や負荷回路７のインピーダンス変動により、■，
の電圧は変動する。
しかし、負荷回路の電流ｉＬは、Ｎチャンネルのエンハ
ンスメント形ＦＥＴＩからＮチャンネルのデプレッショ
ン形ＦＥＴ２を介して供給される為、電圧変動分はＦ’
ＥＴ２のドレイン・ソース電圧■２が分担する。
ンスメント形ＦＥＴＩからＮチャンネルのデプレッショ
ン形ＦＥＴ２を介して供給される為、電圧変動分はＦ’
ＥＴ２のドレイン・ソース電圧■２が分担する。
したがってＮチャンネルのデプレッション形ＦＥＴ２の
ゲート・ソース間電圧Ｖ。，２はほぼ一定に保たれる事
から、Ｎチャンネルのエンハンスメント形ＦＢＥＴ１の
ドレイン・ソース間電圧Ｖつ，もほぼ一定に保たれる為
、第（１）式に示したように負荷電流ｉＬは従来よりも
安定した工．の値となる。
ゲート・ソース間電圧Ｖ。，２はほぼ一定に保たれる事
から、Ｎチャンネルのエンハンスメント形ＦＢＥＴ１の
ドレイン・ソース間電圧Ｖつ，もほぼ一定に保たれる為
、第（１）式に示したように負荷電流ｉＬは従来よりも
安定した工．の値となる。
以上説明したように本発明によれば、電源電圧の変動や
負荷回路のインピーダンス変動によるカレントミラー回
路を構成するＦＥＴのドレインーソース間電圧の変動を
排除することにより、従来よりも安定した定電流回路が
実現できるという効果がある。
負荷回路のインピーダンス変動によるカレントミラー回
路を構成するＦＥＴのドレインーソース間電圧の変動を
排除することにより、従来よりも安定した定電流回路が
実現できるという効果がある。
第１図は本発明の一実施例の回路図、第２図は従来の定
電流回路の一例の回路図である。 １・・・・・・Ｎチャンネルのエンハンスメント形ＦＥ
Ｔ、２・・・・・・Ｎチャンネルのデプレッション形Ｆ
ＥＴ，３・・・・・・負荷回路、４・・・・・・第１の
電源端子、５・・・・・・第２の電源端子、６・・・・
・・Ｎチャンネルのエンハンスメント形ＦＥＴ，７・・
・・・・定電流源。
電流回路の一例の回路図である。 １・・・・・・Ｎチャンネルのエンハンスメント形ＦＥ
Ｔ、２・・・・・・Ｎチャンネルのデプレッション形Ｆ
ＥＴ，３・・・・・・負荷回路、４・・・・・・第１の
電源端子、５・・・・・・第２の電源端子、６・・・・
・・Ｎチャンネルのエンハンスメント形ＦＥＴ，７・・
・・・・定電流源。
Claims (1)
- 絶縁ゲート形電界効果トランジスタで構成される集積回
路において、第１の電源に接地されたカレントミラー回
路を構成する第１の導電型のエンハンスメント形電界効
果トランジスタのドレインと第１の導電型のデプレッシ
ョン形電界効果トランジスタのソースとを接続し、前記
第１の導電型のデプレッション形電界効果トランジスタ
のゲートと第１の電源とを接続し、前記第１の導電型の
デプレッション形電界効果トランジスタのドレインと負
荷回路とを接続したことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15771089A JPH0322009A (ja) | 1989-06-19 | 1989-06-19 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15771089A JPH0322009A (ja) | 1989-06-19 | 1989-06-19 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322009A true JPH0322009A (ja) | 1991-01-30 |
Family
ID=15655681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15771089A Pending JPH0322009A (ja) | 1989-06-19 | 1989-06-19 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322009A (ja) |
-
1989
- 1989-06-19 JP JP15771089A patent/JPH0322009A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825695A (en) | Semiconductor device for reference voltage | |
| US5434534A (en) | CMOS voltage reference circuit | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| KR970060217A (ko) | 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리 | |
| KR890004501A (ko) | 대칭 증폭기 부하회로 및 논리 레벨 조정용 증폭기 | |
| KR910008863A (ko) | 반도체 집적회로 | |
| US6353365B1 (en) | Current reference circuit | |
| KR940012851A (ko) | 차동 전류원 회로 | |
| US5815029A (en) | Semiconductor circuit and semiconductor circuit device | |
| US6466083B1 (en) | Current reference circuit with voltage offset circuitry | |
| JPH0322009A (ja) | 定電流回路 | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| JPH0983344A (ja) | インバータ回路 | |
| KR970013312A (ko) | 반도체 집적회로 | |
| EP0753858A3 (en) | Current amplifier and data bus circuit | |
| JPH0315854B2 (ja) | ||
| JPH0746108A (ja) | Ｃｍｏｓアナログスイッチ | |
| US20020075043A1 (en) | Push-pull amplifier for use in generating a reference voltage | |
| JPS61237515A (ja) | インバ−タ回路 | |
| JPS6339123B2 (ja) | ||
| JPH0324809B2 (ja) | ||
| KR940006663Y1 (ko) | I/o 회로 | |
| JPS6119227A (ja) | Ｍｏｓ入力回路装置 | |
| JP2757632B2 (ja) | テスト信号発生回路 | |
| JP2663884B2 (ja) | 出力バッファ回路 |