JPH03220701A - Manufacture of resistor array - Google Patents
Manufacture of resistor arrayInfo
- Publication number
- JPH03220701A JPH03220701A JP2017391A JP1739190A JPH03220701A JP H03220701 A JPH03220701 A JP H03220701A JP 2017391 A JP2017391 A JP 2017391A JP 1739190 A JP1739190 A JP 1739190A JP H03220701 A JPH03220701 A JP H03220701A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- patterns
- electrode
- pattern
- electrode patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
Description
【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は抵抗アレイの製造方法の改良に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to an improved method of manufacturing resistor arrays.
(従来の技術)
配線回路の高密度化ないし高集積化に伴い、たとえば半
導体素子など能動素子のみならず、受働素子としての抵
抗体アレイの開発も進められている。すなわち、第4図
に平面的に示すように、絶縁性基板またとえばアルミナ
基板を支持板としてその主面に、それぞれ対を成す電極
パターン2a、2bおよびこの電極パターン2a、2b
に跨がってそれぞれ電気的に接続する抵抗パターン3を
形設したものが知られている。(Prior Art) With the increasing density and integration of wiring circuits, not only active elements such as semiconductor elements, but also resistor arrays as passive elements are being developed. That is, as shown in plan in FIG. 4, an insulating substrate, such as an alumina substrate, is used as a support plate, and a pair of electrode patterns 2a, 2b and the electrode patterns 2a, 2b are formed on the main surface thereof.
It is known that resistor patterns 3 are formed across and electrically connected to each other.
しかして、上記の抵抗アレイは、一般に次のようにして
製造されている。すなわち、支持板としてのアルミナ基
板1主面に、たとえば厚膜印刷法によって、所定の間隔
をおいて電極パターン2a。The above-mentioned resistor array is generally manufactured as follows. That is, electrode patterns 2a are formed at predetermined intervals on the main surface of an alumina substrate 1 serving as a support plate by, for example, thick film printing.
2b対から成る電極パターン群を先ず形設する。次いで
、上記形設し電極パターン群の互いに対を成す電極パタ
ーン2a、2bに跨がってそれぞれ電気的に接続する形
で前記厚膜印刷法によって抵抗パタン3を形設する。First, an electrode pattern group consisting of 2b pairs is formed. Next, the resistive pattern 3 is formed by the thick film printing method in such a manner that it straddles the paired electrode patterns 2a and 2b of the formed electrode pattern group and is electrically connected to each other.
しかる後、上記形設した各抵抗パターン3(抵抗パター
ン群)について、それぞれ所要のトリミング処理を行う
。つまり、第5図に平面的に示すごとく、前記対を成す
電極パターン2a、2bにそれぞれ所定のプローバ針4
を2本づつ対接させ、いわゆる4端子測定法(2端子に
は抵抗パターン3に定電流を流すための定電流源が接続
し、他の2端子には抵抗パターン3での電圧降下を測定
するため電圧計が接続される)によって測定しながら所
要のトリミング処理を順次行っている。このように、前
記形設された抵抗体パターン3群につき、トリミング処
理を施し、それぞれ所定の抵抗値に調整することによっ
て抵抗アレイを得ている。Thereafter, each of the formed resistor patterns 3 (resistance pattern group) is subjected to a required trimming process. That is, as shown in plan in FIG.
The so-called 4-terminal measurement method (2 terminals are connected to a constant current source to flow a constant current to resistance pattern 3, and the other 2 terminals are used to measure the voltage drop across resistance pattern 3). The required trimming process is performed sequentially while taking measurements using a voltmeter (a voltmeter is connected to the In this way, a resistor array is obtained by performing a trimming process on the three groups of resistor patterns formed above and adjusting each to a predetermined resistance value.
(発明が解決しようとする課題)
しかし、上記抵抗アレイの製造方法には、実用上次のよ
うな不都合が認められる。すなわち、この主の抵抗アレ
イについて小形化または高集積化を進めた場合、必然的
に電極パターン2a、2bの小形化を要することになる
が、前記プローバー針の4の太さ(径)との兼合いで限
度がある。(Problems to be Solved by the Invention) However, the above method for manufacturing a resistor array has the following practical disadvantages. In other words, if this main resistor array is made smaller or more highly integrated, it will inevitably be necessary to make the electrode patterns 2a and 2b smaller, but this will require a smaller thickness (diameter) of the prober needle 4. There is a limit due to balance.
また、電極パターン2a、2bに対接するプローバー針
4の間隔を狭く設定すると、位置合せが難かしく操作の
繁雑さとなり量産に適しないという問題がある。Further, if the distance between the prober needles 4 that are in contact with the electrode patterns 2a and 2b is set narrowly, alignment becomes difficult and operations become complicated, making it unsuitable for mass production.
本発明は上記事情に対処してなされたもので、繁雑な操
作も要せずに、所望の抵抗アレイを得ることのできる製
造方法の提供を目的とする。The present invention has been made in response to the above-mentioned circumstances, and an object of the present invention is to provide a manufacturing method that allows a desired resistor array to be obtained without requiring complicated operations.
[発明の構成]
(課題を解決するための手段)
本発明は、絶縁性基板面に所定の間隔・をおいて電極パ
ターン群を形設する工程と、
前記形設した電極パターン群を威す互いに隣接する一対
の電極パターンに跨がって基板面に互いに離隔させて抵
抗体パターン群を形設する工程と、前記形設した複数の
抵抗体パターンが跨がった電極パターンは共用する形で
所要のプローバーを対接させてトリミング処理する工程
と、前記トリミング処理後共用した電極パターンを各抵
抗体パター用に電気的に絶縁分離する工程とを具備して
成ることを特徴とする。つまり、本発明に係る製造方法
は、隣接して配設される抵抗体パターンに対して両紙抗
体パターン間の一電極パターンをトリミング処理に共用
した後、分離させることを骨子とする。[Structure of the Invention] (Means for Solving the Problems) The present invention includes a step of forming a group of electrode patterns at a predetermined interval on an insulating substrate surface, and a step of forming a group of electrode patterns formed as described above at a predetermined interval. a step of forming a group of resistor patterns spaced apart from each other on the substrate surface spanning a pair of adjacent electrode patterns, and a shape in which the electrode pattern spanning the plurality of formed resistor patterns is shared. The present invention is characterized by comprising a step of performing a trimming process by bringing the required probers into contact with each other, and a step of electrically insulating and separating the shared electrode pattern for each resistor pattern after the trimming process. In other words, the main point of the manufacturing method according to the present invention is to share one electrode pattern between the antibody patterns on both sheets for the trimming process with respect to the resistor patterns disposed adjacent to each other, and then to separate the electrode patterns.
(作 用)
本発明によれば、抵抗アレイを構成する各抵抗体パター
ンに対するトリミング処理においては、隣接して配設さ
れた抵抗体パターン間の一電極パターンが共用される。(Function) According to the present invention, in the trimming process for each resistor pattern constituting the resistor array, one electrode pattern between adjacent resistor patterns is shared.
つまり、トリミング処理時は、互いに隣接する抵抗体パ
ターンの電極は2個分が一体化し、比較的広面積を呈し
ているため、プローバー針の対接配置も容易にかっ、確
実になし得、もって高精度のトリミングを処理を行い得
る。In other words, during the trimming process, two adjacent resistor pattern electrodes are integrated and have a relatively wide area, so the prober needles can be placed in contact with each other easily and reliably. High precision trimming can be performed.
(実施例)
以下本発明の実施態様を模式的に示す第1図ないし第3
図を参照して本発明の詳細な説明する。(Example) The following figures 1 to 3 schematically show embodiments of the present invention.
The present invention will be described in detail with reference to the drawings.
先ず、支持板としての絶縁性基板たとえばアルミナ基板
1を用意し、このアルミナ基板1主面に、たとえば厚膜
印刷法によって、所定の間隔をおいて電極パターン2.
2’ 2’ 2’・・・対から成る電極パターン群
を形設する。次いで、上記形設し電極パターン群の互い
に対を威す電極パターン2,2’ 2’ 、2’・
・・に跨がってそれぞれ電気的に接続する形で、上記と
同様厚膜印刷法によって各抵抗体パターン31’+32
・・・を形設する(第1図)。First, an insulating substrate such as an alumina substrate 1 is prepared as a support plate, and electrode patterns 2.
2'2'2'... A group of electrode patterns consisting of pairs is formed. Next, electrode patterns 2, 2', 2', 2', and 2', which pair each other of the formed electrode pattern groups are formed.
. . . Each resistor pattern 31'+32
... is formed (Figure 1).
なお、上記電極パターン2.2’ 2’ 2’・・
・対から成る電極パターン群の形設段階および各抵抗体
パターン3.,32・・・を形設段階において、両パタ
ーンを厚膜印刷した都度もしくは両パターンを厚膜印刷
した後、それぞれ所定の温度で焼成処理を施すことは、
従来の製造方法の場合と同様である。In addition, the above electrode pattern 2.2'2'2'...
- Step of forming electrode pattern groups consisting of pairs and each resistor pattern 3. , 32... in the forming stage, each time or after thick film printing of both patterns, performing a baking treatment at a predetermined temperature, respectively.
This is the same as in the conventional manufacturing method.
上記所要の電極パターン群および抵抗体パターン群をそ
れぞれ形設した後、第2図に平面的に示すように、前記
対を成す電極パターン2.2′2’ 、2’・・・にそ
れぞれ所定のプローバ針4を所要の状態に対接させ、い
わゆる4端子測定法によって測定しながら所要のトリミ
ング処理を順次行う。たとえば、抵抗体パターン31に
ついては、電極パターン2,2′にそれぞれプローバー
針4を2本対接させ、また抵抗体パターン32について
は、電極パターン2’、2’にそれぞれプロパー針4を
2本対接させた形で、順次トリミング処理を施して各抵
抗体パターン3.,32・・・について所要の抵抗調整
を行う。After forming the above-mentioned required electrode pattern groups and resistor pattern groups, as shown in plan in FIG. The prober needles 4 are brought into contact with each other in a desired state, and necessary trimming processing is sequentially performed while measuring by a so-called four-terminal measurement method. For example, for the resistor pattern 31, two prober needles 4 are placed in contact with the electrode patterns 2, 2', and for the resistor pattern 32, two proper needles 4 are placed in each of the electrode patterns 2', 2'. Each resistor pattern 3. is sequentially trimmed in a facing manner. , 32... are adjusted as required.
上記により、各抵抗体パターン31.32・・・の抵抗
調整を行った後、それらの抵抗体パターン31.32・
・・に共用された電極パターン2′2′・・・を、たと
えばレーザービームの照射・走査によりそれぞれ切離し
2分割化する。つまり、第3図に平面的に示すごとく、
前記トリミング処理時に共用された電極パターン2’、
2’・・・を各抵抗体パターン3.,32・・・に対応
した電極にそれぞれ分離・隔絶5することにより、目的
とする抵抗アレイが得られる。After adjusting the resistance of each resistor pattern 31, 32... as described above, the resistor patterns 31, 32...
The electrode patterns 2'2', which are shared by the electrode patterns 2', 2', and so on, are separated into two parts by, for example, irradiation and scanning with a laser beam. In other words, as shown in plan in Figure 3,
an electrode pattern 2' shared during the trimming process;
2'... for each resistor pattern 3. , 32 . . . by separating and insulating the resistors 5 into electrodes corresponding to the resistor arrays.
なお、上記では抵抗アレイの製造に、いわゆる厚膜印刷
法を利用した例を示したが、たとえば蒸着法による薄膜
形成とエツチングないしレーザビームカット法との組合
せなど他の手段によって、各電極パターン2′、2″・
・・および各抵抗体パタン3.,32・・・の形成を行
ってもよい。また、支持板としの絶縁性基板も前記アル
ミナ基板に限定されず、たとえば窒化アルミ基板やメタ
ルコア絶縁基板などであってもよい。In the above, an example was shown in which the so-called thick film printing method was used to manufacture the resistor array, but each electrode pattern 2 could be formed by other means, such as a combination of thin film formation by vapor deposition and etching or laser beam cutting. ′, 2″・
...and each resistor pattern 3. , 32... may be formed. Further, the insulating substrate used as the support plate is not limited to the alumina substrate, and may be, for example, an aluminum nitride substrate or a metal core insulating substrate.
[発明の効果]
上記説明から分るように、本発明に係る抵抗アレイの製
造方法によれば、各抵抗体パターンに対するトリミング
処理段階では、互いに隣接する抵抗パターンの一方の電
極が一体化している。すなわち、目的とする抵抗アレイ
が小型の場合でも、互いに隣接する抵抗体パターンの一
方の電極は相互に共用(共通)しており、平面的にも比
較的広い面積を呈している。したがって、プローバー針
について特殊の構造や形状などの考慮を要せずに、所定
の対接・位置合せも容易に行い得るので、トリミング処
理による抵抗調整も精度よく、かつスムースに達成し得
る。かくして、本発明方法は小形化の要求される抵抗ア
レイの製造に適する手段といえる。[Effects of the Invention] As can be seen from the above description, according to the method for manufacturing a resistor array according to the present invention, in the trimming process step for each resistor pattern, one electrode of mutually adjacent resistor patterns is integrated. . That is, even when the intended resistor array is small, one electrode of adjacent resistor patterns is shared (common) with each other, and has a relatively large area in plan view. Therefore, predetermined abutting and positioning can be easily performed without the need to consider a special structure or shape of the prober needle, and resistance adjustment by trimming can also be achieved accurately and smoothly. Thus, the method of the present invention can be said to be a means suitable for manufacturing resistor arrays that require miniaturization.
第1図、第2図および第3図は本発明に係る抵抗アレイ
の製造方法の実施態様例を工程順に模式的に示す平面図
、第4図および第5図は従来の抵抗アレイの製造方法の
実施態様例を工程順に模式的に示す平面図である。
1・・・・・・絶縁性基板(アルミナ基板など)2.2
’ 2’・・・ ・・・電極パターン31.32・・・
・・・抵抗体パターン4・・・・・・プローバー針1, 2 and 3 are plan views schematically showing an embodiment of the method for manufacturing a resistor array according to the present invention in order of steps, and FIGS. 4 and 5 are conventional methods for manufacturing a resistor array. FIG. 3 is a plan view schematically showing an example of the embodiment in the order of steps. 1... Insulating substrate (alumina substrate, etc.) 2.2
'2'... Electrode pattern 31.32...
...Resistor pattern 4...Prober needle
Claims (1)
設する工程と、 前記形設した電極パターン群を成す互いに隣接する一対
の電極パターンに跨がって基板面に互いに離隔させて抵
抗体パターン群を形設する工程と、前記形設した複数の
抵抗体パターンが跨がった電極パターンを共用する形で
所要のプローバー針を対接させてトリミング処理する工
程と、 前記トリミング処理後共用した電極パターンを各抵抗体
パター用に電気的に絶縁分離する工程とを具備して成る
ことを特徴とする抵抗アレイの製造方法。[Claims] A step of forming electrode pattern groups at predetermined intervals on an insulating substrate surface; a step of forming a group of resistor patterns so as to be separated from each other; and a step of performing a trimming process by bringing the required prober needles into contact with each other so that the plurality of resistor patterns thus formed share the straddling electrode pattern. A method for manufacturing a resistor array, comprising the steps of: electrically insulating and separating the shared electrode pattern for each resistor pattern after the trimming process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017391A JPH03220701A (en) | 1990-01-25 | 1990-01-25 | Manufacture of resistor array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017391A JPH03220701A (en) | 1990-01-25 | 1990-01-25 | Manufacture of resistor array |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220701A true JPH03220701A (en) | 1991-09-27 |
Family
ID=11942699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017391A Pending JPH03220701A (en) | 1990-01-25 | 1990-01-25 | Manufacture of resistor array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220701A (en) |
-
1990
- 1990-01-25 JP JP2017391A patent/JPH03220701A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4782288A (en) | Method for evaluating processing parameters in the manufacture of semiconductor devices | |
| JPH10289803A (en) | Resistor and manufacturing method thereof | |
| JP3190120B2 (en) | Measuring resistor and manufacturing method thereof | |
| JPH03220701A (en) | Manufacture of resistor array | |
| US5981393A (en) | Method of forming electrodes at the end surfaces of chip array resistors | |
| WO1997002579A1 (en) | Multielement chip device and method of manufacturing the same | |
| JP3449300B2 (en) | Method for trimming a circuit formed on a substrate | |
| JPH058859B2 (en) | ||
| CN112384998B (en) | Method for manufacturing a plurality of resistor units on a ceramic substrate | |
| JPH0319302A (en) | Manufacturing method of thin film resistor | |
| TW200847332A (en) | Semiconductor device and trimming method therefor | |
| JPH05157780A (en) | Resistance element process monitor | |
| JPS6226178B2 (en) | ||
| JP2940079B2 (en) | Trimming method of membrane resistor | |
| JPH08124707A (en) | Thin film chip resistor | |
| JPH0435907B2 (en) | ||
| JPS59178741A (en) | Wafer for seemiconductor integrated circuit element | |
| JPS6130739B2 (en) | ||
| JPH04228B2 (en) | ||
| JPH07115119A (en) | Semiconductor device | |
| JPH01245589A (en) | Film circuit | |
| JPS63122233A (en) | Measuring device for semiconductor integrated circuit | |
| JPH02277263A (en) | Resistance network | |
| JPH0572748B2 (en) | ||
| JPH0224002B2 (en) |