JPH03220726A - 集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法 - Google Patents
集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法Info
- Publication number
- JPH03220726A JPH03220726A JP2320607A JP32060790A JPH03220726A JP H03220726 A JPH03220726 A JP H03220726A JP 2320607 A JP2320607 A JP 2320607A JP 32060790 A JP32060790 A JP 32060790A JP H03220726 A JPH03220726 A JP H03220726A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- dielectric layer
- layer
- ductile
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
- H10P52/40—Chemomechanical polishing [CMP]
- H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/059—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by reflowing or applying pressure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は半導体製造技術に関し、さらに詳しくは本発明
はザブミクロン単位の製造法における導電層と相互接続
金属線間の金属接続を作るための方法に関する。
はザブミクロン単位の製造法における導電層と相互接続
金属線間の金属接続を作るための方法に関する。
従来の沈着法により沈着させた金属を用いる場合、半導
体装置の形状が微細になるにしたがって相互接続バイア
ス内での適切なステップ・カバレージ（回り込み率とも
呼称、５ｔｅｐ ｃｏｖｅｒａｇｅ）の達成が著しく困
難になる。さらに、金属相互接続線を形成させるための
従来の方法は粒子汚染および金属層のエツチング欠陥に
影響され易い。−船釣に、粒子汚染は金属相互接続シス
テムにおける開放回路の原因になり、また金属層のエツ
チング欠陥は短絡もしくは開放回路の両方の原因になる
。
体装置の形状が微細になるにしたがって相互接続バイア
ス内での適切なステップ・カバレージ（回り込み率とも
呼称、５ｔｅｐ ｃｏｖｅｒａｇｅ）の達成が著しく困
難になる。さらに、金属相互接続線を形成させるための
従来の方法は粒子汚染および金属層のエツチング欠陥に
影響され易い。−船釣に、粒子汚染は金属相互接続シス
テムにおける開放回路の原因になり、また金属層のエツ
チング欠陥は短絡もしくは開放回路の両方の原因になる
。
相互接続金属線を作る際の他の問題点としては、金属層
は例えば二酸化ケイ素に較べてエツチングが比較的困難
なことである。装置の寸法が小さくなる程、電気移動が
問題になる。半導体装置における電気移動は一般に純ア
ル旦ニウムを相互接続線に使用することに関連があり、
したがってアルごニウムを銅のような他の金属と合金化
すれば該問題は解決する。しかしながら、アルミニウム
合金は電流の存在下で少なくとも最小限の粒界拡散をも
示さないので、プラズマや反応性イオン・エツチング技
術を使用してのエツチングが比較的困難なのが一般的で
ある。
は例えば二酸化ケイ素に較べてエツチングが比較的困難
なことである。装置の寸法が小さくなる程、電気移動が
問題になる。半導体装置における電気移動は一般に純ア
ル旦ニウムを相互接続線に使用することに関連があり、
したがってアルごニウムを銅のような他の金属と合金化
すれば該問題は解決する。しかしながら、アルミニウム
合金は電流の存在下で少なくとも最小限の粒界拡散をも
示さないので、プラズマや反応性イオン・エツチング技
術を使用してのエツチングが比較的困難なのが一般的で
ある。
そこで、著しい電気移動特性を示さない延性金属から相
互接続金属線およびバイア・プラグを製造する新規技術
の出現が望まれている。また、この新規な技術は従来の
技術よりもステップ・カバレージが改良されており、ま
た金属エッチングエ程の全てを回避できるような技術で
あることが望まれる。
互接続金属線およびバイア・プラグを製造する新規技術
の出現が望まれている。また、この新規な技術は従来の
技術よりもステップ・カバレージが改良されており、ま
た金属エッチングエ程の全てを回避できるような技術で
あることが望まれる。
本発明によれば、機械的エネルギーを利用して延性金属
をチャンネルおよびバイアス内に強制的に押し込むこと
により集積回路内の相互接続材料として用いる延性金属
のステップ・カバレージを著しく改良できる。この方法
では先ず、誘電層を有するウェーハであって、その上表
面を平坦化したものを使用する。最初のマスキング工程
に続いて、この誘電層上表面中にチャンネルをエツチン
グする。二次マスキング工程後、導電層に至るまで誘電
層を通じてバイアスをエツチングする。該導電層の下部
で接触が行われる。次いで例えばスパッタリング法もし
くは化学蒸着法の何れかの方法で、延性金属を該誘電層
の頂部に沈着させる。
をチャンネルおよびバイアス内に強制的に押し込むこと
により集積回路内の相互接続材料として用いる延性金属
のステップ・カバレージを著しく改良できる。この方法
では先ず、誘電層を有するウェーハであって、その上表
面を平坦化したものを使用する。最初のマスキング工程
に続いて、この誘電層上表面中にチャンネルをエツチン
グする。二次マスキング工程後、導電層に至るまで誘電
層を通じてバイアスをエツチングする。該導電層の下部
で接触が行われる。次いで例えばスパッタリング法もし
くは化学蒸着法の何れかの方法で、延性金属を該誘電層
の頂部に沈着させる。
さらに、この延性金属層を機械的に変形させてこのバイ
アスと相互接続チャンネル中に押し込む。
アスと相互接続チャンネル中に押し込む。
この機械的変形操作は、該金属層と接触を保っている回
転ディスクまたは振動パッドを用いて行う。
転ディスクまたは振動パッドを用いて行う。
ディスクおよびパッドは金属製またはプラスチック製で
あるのが好ましい。次いでこのウェーハをスラリー研磨
して全ての余剰金属を除き、地形が誘電層の平坦面と共
面になるようにする。金属はこのバイアスと相互接続チ
ャンネル内だけに残留させる。バイア・プラグおよび相
互接続チャンネルを作るための該方法は、従来の方法に
較べて種々の利点を有している。先ず、機械的エネルギ
ーを用いて金属を押し込むのでバイア・ウオールの傾斜
を一層鋭くエツチングできる。また、相互接続線または
バイア・プラグのいずれの製作においても金属層のエツ
チングを必要としない。寧ろバイアスやチャンネルは平
坦誘電層中にエツチングし、これらのチャンネルを前記
の方法で使用した金属で充満する。エツチングの必要性
がないので、エツチングの容易さに関係なく殆ど全ての
延性金属もしくは該金属の合金の使用が可能になる。
あるのが好ましい。次いでこのウェーハをスラリー研磨
して全ての余剰金属を除き、地形が誘電層の平坦面と共
面になるようにする。金属はこのバイアスと相互接続チ
ャンネル内だけに残留させる。バイア・プラグおよび相
互接続チャンネルを作るための該方法は、従来の方法に
較べて種々の利点を有している。先ず、機械的エネルギ
ーを用いて金属を押し込むのでバイア・ウオールの傾斜
を一層鋭くエツチングできる。また、相互接続線または
バイア・プラグのいずれの製作においても金属層のエツ
チングを必要としない。寧ろバイアスやチャンネルは平
坦誘電層中にエツチングし、これらのチャンネルを前記
の方法で使用した金属で充満する。エツチングの必要性
がないので、エツチングの容易さに関係なく殆ど全ての
延性金属もしくは該金属の合金の使用が可能になる。
次に本発明の好ましい実施態様を添付図面に従って具体
的に説明する。
的に説明する。
第１図に、本発明による半導体ウェーハ仕掛品の一部分
１１を示す。電界効果トランジスタ（ＦＥＴ）１２がシ
リコン基板１３の頂部に作られており、その一部を該Ｆ
ＥＴドレイン１４として機能させるようにドーピングし
てあり、他の部分は該ＦＥＴソース１５として機能する
ようにドーピングしである。全ての地形は、上表面を平
坦化した二酸化ケイ素誘電層１６で蔽われている。本発
明を完全に説明するために、相互接続線は誘電層１６の
頂部に作られ、かつ該相互接続線はＦＥＴドレイン１４
と接続されるものと仮定した。
１１を示す。電界効果トランジスタ（ＦＥＴ）１２がシ
リコン基板１３の頂部に作られており、その一部を該Ｆ
ＥＴドレイン１４として機能させるようにドーピングし
てあり、他の部分は該ＦＥＴソース１５として機能する
ようにドーピングしである。全ての地形は、上表面を平
坦化した二酸化ケイ素誘電層１６で蔽われている。本発
明を完全に説明するために、相互接続線は誘電層１６の
頂部に作られ、かつ該相互接続線はＦＥＴドレイン１４
と接続されるものと仮定した。
第２図から分かるように、一次フオドマスク１７を誘電
層１５の頂部においてウェーハ１１に施す。一次フオド
マスク１７により所望の形状の相互接続線を誘電層１５
の表面に位置決めする。
層１５の頂部においてウェーハ１１に施す。一次フオド
マスク１７により所望の形状の相互接続線を誘電層１５
の表面に位置決めする。
この図では単一の相互接続線だけがウェーハ上に作られ
る場面を示した。ドライ・オキシド・一次エッチングに
より相互接続線・チャンネル１８を作るが、該チャンネ
ルは次の段階で延性金属で埋めてウェーハ上に所望の形
状の相互接続線の一つを形成する。
る場面を示した。ドライ・オキシド・一次エッチングに
より相互接続線・チャンネル１８を作るが、該チャンネ
ルは次の段階で延性金属で埋めてウェーハ上に所望の形
状の相互接続線の一つを形成する。
第３図には、一次フオドマスク１７除去後、誘電層１５
中にエツチングされたチャンネル１８が見られる。
中にエツチングされたチャンネル１８が見られる。
第４図は、相互接続バイアスを決める二次フォトマスク
１９をウェーハ１１に施した図である。
１９をウェーハ１１に施した図である。
この図ではウェーハ部分上に単一のバイアが形威され、
該バイアは、少なくとも一部が既にエツチングされたチ
ャンネル■８と一致し、バイア・プラグと相互接続線と
が形威された際に互いに電気的に連通ずるように位置す
る。
該バイアは、少なくとも一部が既にエツチングされたチ
ャンネル■８と一致し、バイア・プラグと相互接続線と
が形威された際に互いに電気的に連通ずるように位置す
る。
ドライ・オキシド・二次エツチングによりバイア２０を
形威し、このものはチャンネル１８と共に次段階で延性
金属で埋める。
形威し、このものはチャンネル１８と共に次段階で延性
金属で埋める。
第５図は、二次フォトマスク１９除去後のチャンネル１
８およびバイア２０を示す。
８およびバイア２０を示す。
第６図は、第５図の破線６−６における平面を通した断
面図であり、バイア２０の内部形状が一層明瞭に見える
。ＦＥＴドレイン１４はバイア２０により露出して見え
る。
面図であり、バイア２０の内部形状が一層明瞭に見える
。ＦＥＴドレイン１４はバイア２０により露出して見え
る。
第７図は、延性金属層２１が誘電層１５の頂部に沈着し
ていることを示す。この沈着は化学蒸着もしくはスパッ
タリング法のような任意の手段で行える。
ていることを示す。この沈着は化学蒸着もしくはスパッ
タリング法のような任意の手段で行える。
第８図は、第７図破線８−８における平面を通じての断
面図であり、バイア内のバイア・プラグ２２のステップ
・カバレージが不満足なことを示す。この場合、バイア
・プラグ２２はＦＥＴドレイン１４と接触していない。
面図であり、バイア内のバイア・プラグ２２のステップ
・カバレージが不満足なことを示す。この場合、バイア
・プラグ２２はＦＥＴドレイン１４と接触していない。
したがって、このトランジスタはさらに改良操作を追加
しない限り使用できない。
しない限り使用できない。
第９図は、回転ディスクまたは振動パッドを使用するス
ミアリング（ｓｍｅａｒｉｎｇ ）操作により延性金属
層２Ｉを変形したことを示し、これらのディスクまたは
パッドは機械的エネルギーを金属層２１に伝えるのに充
分な構造的完全さを有する材料から作られている。機械
的エネルギーの投入により金属層２１が変形すると、層
２１の金属はチャンネル１８およびバイア２０（この場
合、図示せず）中に押し込まれる。ディスクは金属およ
びテトラフルオロエチレンのような延性プラスチックか
ら成るものが好ましく使用できる。ディスクの回転は単
一指向性または往復側指向性が使用でき、特に両指向性
方式が好ましい。両指向性方式のスミアリング操作は金
属をバイアまたはチャンネル内に一層均一に圧入する傾
向がある。このスミアリング操作に振動パッドを使用す
る場合には、全指向性方式または軌道方式の何れかで振
動させる。
ミアリング（ｓｍｅａｒｉｎｇ ）操作により延性金属
層２Ｉを変形したことを示し、これらのディスクまたは
パッドは機械的エネルギーを金属層２１に伝えるのに充
分な構造的完全さを有する材料から作られている。機械
的エネルギーの投入により金属層２１が変形すると、層
２１の金属はチャンネル１８およびバイア２０（この場
合、図示せず）中に押し込まれる。ディスクは金属およ
びテトラフルオロエチレンのような延性プラスチックか
ら成るものが好ましく使用できる。ディスクの回転は単
一指向性または往復側指向性が使用でき、特に両指向性
方式が好ましい。両指向性方式のスミアリング操作は金
属をバイアまたはチャンネル内に一層均一に圧入する傾
向がある。このスミアリング操作に振動パッドを使用す
る場合には、全指向性方式または軌道方式の何れかで振
動させる。
第１０図は、第９図の１０−１０破線における平面を通
した断面図であり、バイア２０内のバイア・プラグ２２
のステップ・カバレージが著しく改善され、プラグ−Ｆ
ＥＴ−ドレインの接触が完全なことを示す。
した断面図であり、バイア２０内のバイア・プラグ２２
のステップ・カバレージが著しく改善され、プラグ−Ｆ
ＥＴ−ドレインの接触が完全なことを示す。
第１１図は、スラリー研磨法の採用により誘電層１６の
平坦面から金属層２１の全ての余剰金属が除去され、チ
ャンネル１８とバイア２０（図示せず）中にのみ延性金
属が残留していることを示す。
平坦面から金属層２１の全ての余剰金属が除去され、チ
ャンネル１８とバイア２０（図示せず）中にのみ延性金
属が残留していることを示す。
この時点で、バイア・プラグ２２（図示せず）２
および相互接続線２３は完全に出来上がる。必要があれ
ばバイア２２と相互接続線２３を形成している金属を再
結晶させるために高温処理を行うこともできる。
ばバイア２２と相互接続線２３を形成している金属を再
結晶させるために高温処理を行うこともできる。
第１２図は、第１１図の破線１２−１２における平面の
断面図であり、バイア・プラグ２２の断面の最終外観を
示す説明図である。
断面図であり、バイア・プラグ２２の断面の最終外観を
示す説明図である。
ここでは説明の都合上、導電バイア・プラグおよび相互
接続線の両方について説明したが、両方を作る技術は本
質的には同一である。バイア・プラグおよび相互接続線
の双方共に導電路であり、その差異はバイア・プラグが
垂直導電路を提供するのに対して、相互接続線は水平導
電路を提供することにある。本発明を使用してバイアま
たは相互接続線のいずれかを作るためは、バイアまたは
チャンネル用の何れかの窪みを誘電層中にエツチングに
より作り、この誘電層の頂部に延性金属を沈着させ、次
いでこの延性金属をディスクもしくはパッドを用いてス
ミアリングにより機械的に変形し、金属をこの窪み中に
押し込む。次いでスラリー研磨法で余剰金属を除き窪み
の中のみに金属を残留させる。
接続線の両方について説明したが、両方を作る技術は本
質的には同一である。バイア・プラグおよび相互接続線
の双方共に導電路であり、その差異はバイア・プラグが
垂直導電路を提供するのに対して、相互接続線は水平導
電路を提供することにある。本発明を使用してバイアま
たは相互接続線のいずれかを作るためは、バイアまたは
チャンネル用の何れかの窪みを誘電層中にエツチングに
より作り、この誘電層の頂部に延性金属を沈着させ、次
いでこの延性金属をディスクもしくはパッドを用いてス
ミアリングにより機械的に変形し、金属をこの窪み中に
押し込む。次いでスラリー研磨法で余剰金属を除き窪み
の中のみに金属を残留させる。
限定した実施態様についてのみ記載したが、本発明の主
旨を逸脱しない範囲において種々の変更・修正が可能で
あることは当業者にとり明らかである。
旨を逸脱しない範囲において種々の変更・修正が可能で
あることは当業者にとり明らかである。
第１図は、シリコン基板内に導電的にドーピングした領
域をドレインとして有する電界効果トランジスタ（ＦＥ
Ｔ）を示す半導体ウェーハ仕掛品の部分等角図であり、
全てが二酸化ケイ素の平坦な誘電層で蔽われていること
を示し、 第２図は、相互接続チャンネルを決めるための一層フォ
トマスク工程および該チャンネルを作るためのドライ・
オキシド・一次エッチング工程後の第１図ウェーハの部
分等角図であり、第３図は、一次フオドマスク除去後の
第２図ウェーハの部分等角図であり、 第４図は、予め作ったチャンネル上に重ね合わせた相互
接続バイアを決めるための二次フォトマヌク工程後およ
び該バイアを作るためのドライ・オキシド・二次エツチ
ング後の第３図ウェーハの部分等角図であり、 第５図は、二次フォトマスク除去後の第４図のウェーハ
の部分等角図であり、 第６図は、該バイアの一断面を示すために、第５図の破
線６−６における平面までの正面部分を除去した場合の
説明図であり、 第７図は、その頂部に延性金属層を化学蒸着により沈着
した後の第５図ウェーハの部分等角図であり、 第８図は、該バイアの一断面を示すために、第７図の破
線８−８における平面までの正面部分を除去した場合の
説明図であり、 第９図は、該金属層の機械的ス果アリング工程または機
械的変形後の第７図ウェーへの部分等角図であり、 第１０図は、該バイアの一断面を示すために、第９図の
破線１０−１０における平面までの正面部分を除去した
場合の説明図であり、 第１１図は、全ての余剰金属のスラリー研磨による除去
後の第９図ウェーハの部分等角図であり、第１２図は、
該バイアの一断面を示すために、第１１図の破線１２−
１２における平面までの正面部分を除去した場合の説明
図である。 １４・・・導電領域、１６・・・誘電層、１７・・・一
次フオドマスク、１８・・・チャンネル、１９・・・二
次フォトマスク、２０・・・バイアス、２１・・・延性
金属、２２・・・導電バイア・プラグ、２３・・・相互
接続線。
域をドレインとして有する電界効果トランジスタ（ＦＥ
Ｔ）を示す半導体ウェーハ仕掛品の部分等角図であり、
全てが二酸化ケイ素の平坦な誘電層で蔽われていること
を示し、 第２図は、相互接続チャンネルを決めるための一層フォ
トマスク工程および該チャンネルを作るためのドライ・
オキシド・一次エッチング工程後の第１図ウェーハの部
分等角図であり、第３図は、一次フオドマスク除去後の
第２図ウェーハの部分等角図であり、 第４図は、予め作ったチャンネル上に重ね合わせた相互
接続バイアを決めるための二次フォトマヌク工程後およ
び該バイアを作るためのドライ・オキシド・二次エツチ
ング後の第３図ウェーハの部分等角図であり、 第５図は、二次フォトマスク除去後の第４図のウェーハ
の部分等角図であり、 第６図は、該バイアの一断面を示すために、第５図の破
線６−６における平面までの正面部分を除去した場合の
説明図であり、 第７図は、その頂部に延性金属層を化学蒸着により沈着
した後の第５図ウェーハの部分等角図であり、 第８図は、該バイアの一断面を示すために、第７図の破
線８−８における平面までの正面部分を除去した場合の
説明図であり、 第９図は、該金属層の機械的ス果アリング工程または機
械的変形後の第７図ウェーへの部分等角図であり、 第１０図は、該バイアの一断面を示すために、第９図の
破線１０−１０における平面までの正面部分を除去した
場合の説明図であり、 第１１図は、全ての余剰金属のスラリー研磨による除去
後の第９図ウェーハの部分等角図であり、第１２図は、
該バイアの一断面を示すために、第１１図の破線１２−
１２における平面までの正面部分を除去した場合の説明
図である。 １４・・・導電領域、１６・・・誘電層、１７・・・一
次フオドマスク、１８・・・チャンネル、１９・・・二
次フォトマスク、２０・・・バイアス、２１・・・延性
金属、２２・・・導電バイア・プラグ、２３・・・相互
接続線。
Claims (12)
- （１）順次、次の工程 （ａ）導電路の形状を決めるためのフォトレジストマス
ク（１７または１９）による誘電層（１６）のマスキン
グ工程； （ｂ）該誘電層（１６）内に窪み（１８または２０）を
作るための該誘電層（１６）のエッチング工程；（ｃ）
該フォトレジストマスク（１７または１９）の洗い落と
し工程； （ｄ）該誘電層（１６）頂部への延性金属層（２１）の
沈着工程； （ｅ）該延性金属層から金属を該窪み中に完全に押し込
むための該金属層（２１）のスミアリング（ｓｍｅａｒ
ｉｎｇ）工程； （ｆ）該窪み（１８または２０）中以外に存在する余剰
金属の除去工程； から成る 集積回路の露出平坦誘電層（１６）内に延性金属から成
る導電路を形成させる方法。 - （２）特許請求の範囲第１項記載の方法において、余剰
金属の除去工程に引続いて該窪み（１８または２０）中
に残留している金属を再結晶させるための高温処理工程
をさらに包含することを特徴とする方法。 - （３）集積回路の露出平坦誘電層（１６）内に相互接続
線を形成させるための方法であって、該相互接続線が該
誘電層（１６）下部の導電層（１４）と接触しているバ
イア内の導電プラグと連通しており、該方法が順次次の
工程； （ａ）該相互接続線の形状を決めるために一次フォトレ
ジストマスク（１７）で誘電層（１６）をマスキングす
る工程； （ｂ）該誘電層（１６）中に相互接続線・チャンネル（
１８）を作るための該誘電層（１６）の一次エッチング
工程； （ｃ）該フォトレジストマスク（１７）の洗い落とし工
程； （ｄ）該相互接続線・チャンネル（１８）と少なくとも
部分的に一致している該バイア（２０）の形状を決める
ために二次フォトレジストマスク（１９）で誘電層（１
６）をマスキングする工程； （ｅ）該誘電層（１６）を通じて該導電層（１４）まで
伸長しているバイア（２０）を作るための該誘電層（１
６）の二次エッチング工程； （ｆ）該誘電層（１６）の頂部への延性金属層（２１）
の沈着工程； （ｇ）該金属層から金属を該バイア（２０）および該チ
ャンネル（１８）内に一層完全に押し込むための延性金
属層（２１）のスミアリング工程； （ｈ）該バイア（２０）内または該チャンネル（１８）
内以外に存在する余剰金属の除去工程 から成る方法。 - （４）特許請求の範囲第３項記載の方法であって、余剰
金属の除去工程に引続いて該バイア（２０）および該チ
ャンネル（１８）中に残留している金属を再結晶させる
ための高温処理工程をさらに包含することを特徴とする
方法。 - （５）特許請求の範囲第１項または第３項記載の方法で
あって、余剰金属の除去をスラリー研磨操作により行う
ことを特徴とする方法。 - （６）特許請求の範囲第１項または第３項記載の方法で
あって、金属層（２１）のスミアリング工程を該金属層
（２１）と接触を保つ回転ディスクにより行うことを特
徴とする方法。 - （７）特許請求の範囲第６項記載の方法であって、該回
転ディスクが耐久性プラスチック材料から成ることを特
徴とする方法。 - （８）特許請求の範囲第６項記載の方法であって、該デ
ィスクが金属製であることを特徴とする方法。 - （９）特許請求の範囲第６項記載の方法であって、該デ
ィスクが往復両指向性方式の回転を行って成ることを特
徴とする方法。 - （１０）特許請求の範囲第１項または第３項記載の方法
であって、該金属層のスミアリングを該金属層と接触を
保つ非回転性−振動パッドにより行うことを特徴とする
方法。 - （１１）特許請求の範囲第１０項記載の方法であって、
該パッドが耐久性プラスチック材料から成ることを特徴
とする方法。 - （１２）特許請求の範囲第１０項記載の方法であって、
該ディスクが金属製であることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44161189A | 1989-11-27 | 1989-11-27 | |
| US441611 | 1989-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220726A true JPH03220726A (ja) | 1991-09-27 |
Family
ID=23753577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2320607A Pending JPH03220726A (ja) | 1989-11-27 | 1990-11-22 | 集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0430040A3 (ja) |
| JP (1) | JPH03220726A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9414145D0 (en) * | 1994-07-13 | 1994-08-31 | Electrotech Ltd | Forming a layer |
| JPH05109715A (ja) * | 1991-10-16 | 1993-04-30 | Nec Corp | 半導体装置の製造方法 |
| US5714779A (en) * | 1992-06-30 | 1998-02-03 | Siemens Aktiengesellschaft | Semiconductor memory device having a transistor, a bit line, a word line and a stacked capacitor |
| DE4223878C2 (de) * | 1992-06-30 | 1995-06-08 | Siemens Ag | Herstellverfahren für eine Halbleiterspeicheranordnung |
| GB9224260D0 (en) * | 1992-11-19 | 1993-01-06 | Electrotech Ltd | Forming a layer |
| US5434107A (en) * | 1994-01-28 | 1995-07-18 | Texas Instruments Incorporated | Method for planarization |
| US6025116A (en) * | 1997-03-31 | 2000-02-15 | Siemens Aktiengesellschaft | Etching of contact holes |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE98814T1 (de) * | 1986-09-30 | 1994-01-15 | Philips Nv | Verfahren zur herstellung einer planarleiterbahn durch isotropes abscheiden von leitendem werkstoff. |
-
1990
- 1990-11-20 EP EP19900122197 patent/EP0430040A3/en not_active Withdrawn
- 1990-11-22 JP JP2320607A patent/JPH03220726A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430040A2 (en) | 1991-06-05 |
| EP0430040A3 (en) | 1992-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276448B2 (en) | Method for an integrated circuit contact | |
| US5246883A (en) | Semiconductor contact via structure and method | |
| US4824803A (en) | Multilayer metallization method for integrated circuits | |
| JP2661089B2 (ja) | 材料層の平坦化方法 | |
| US6221754B1 (en) | Method of fabricating a plug | |
| US6171951B1 (en) | Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| CN109994444B (zh) | 晶片键合结构及其制作方法 | |
| JPH11168105A (ja) | 半導体集積回路の製造方法 | |
| US5654216A (en) | Formation of a metal via structure from a composite metal layer | |
| WO1992009098A2 (en) | Process for forming extremely thin integrated circuit dice | |
| US5792672A (en) | Photoresist strip method | |
| US5885900A (en) | Method of global planarization in fabricating integrated circuit devices | |
| US4631806A (en) | Method of producing integrated circuit structures | |
| US5591673A (en) | Tungsten stud process for stacked via applications | |
| US5437763A (en) | Method for formation of contact vias in integrated circuits | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| US5073518A (en) | Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer | |
| JPH03220726A (ja) | 集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法 | |
| US6133133A (en) | Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component | |
| US6486049B2 (en) | Method of fabricating semiconductor devices with contact studs formed without major polishing defects | |
| CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
| JPH08107143A (ja) | 多層配線層の形成方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JP2000133705A (ja) | 半導体装置の製造方法 |