JPH08107143A - 多層配線層の形成方法 - Google Patents
多層配線層の形成方法Info
- Publication number
- JPH08107143A JPH08107143A JP23868394A JP23868394A JPH08107143A JP H08107143 A JPH08107143 A JP H08107143A JP 23868394 A JP23868394 A JP 23868394A JP 23868394 A JP23868394 A JP 23868394A JP H08107143 A JPH08107143 A JP H08107143A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- forming
- insulating film
- wiring
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 本発明の半導体装置の製造方法は、第１の配
線層１１上に形成されたシリコン酸化膜１２に、第２の
配線層を埋め込むための開口部を形成するにあたり、シ
リコン酸化膜１２上に形成するレジストの形状に特徴が
ある。開口部には配線溝とコンタクトホールがあり、コ
ンタクトホールは配線溝の下に形成する。通常、配線溝
とコンタクトホールの断面は階段形状を有する。従来、
この配線溝とコンタクトホールは別々の工程で形成され
ていたが、本発明ではレジストの形状を階段形状にする
ことにより、一回の工程で階段形状を有する開口部を形
成することができる。 【効果】 本発明を用いると、配線溝とコンタクトホー
ルを同時に形成することができ、効果的な多層配線の形
成方法を提供することができる。
線層１１上に形成されたシリコン酸化膜１２に、第２の
配線層を埋め込むための開口部を形成するにあたり、シ
リコン酸化膜１２上に形成するレジストの形状に特徴が
ある。開口部には配線溝とコンタクトホールがあり、コ
ンタクトホールは配線溝の下に形成する。通常、配線溝
とコンタクトホールの断面は階段形状を有する。従来、
この配線溝とコンタクトホールは別々の工程で形成され
ていたが、本発明ではレジストの形状を階段形状にする
ことにより、一回の工程で階段形状を有する開口部を形
成することができる。 【効果】 本発明を用いると、配線溝とコンタクトホー
ルを同時に形成することができ、効果的な多層配線の形
成方法を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するもので、特に多層配線技術に関わる。
関するもので、特に多層配線技術に関わる。
【０００２】
【従来の技術】従来技術を図６から図１１を用いて説明
する。これらの図は多層配線の形成方法を工程順に示し
たもので、各々配線層の断面を表している。
する。これらの図は多層配線の形成方法を工程順に示し
たもので、各々配線層の断面を表している。
【０００３】図６はシリコン酸化膜２２を形成する工程
を示している。先ず、プラズマＣＶＤ法により第１の配
線層２１上にシリコン酸化膜２２を堆積し、次にその表
面をポリッシングし平坦化する。
を示している。先ず、プラズマＣＶＤ法により第１の配
線層２１上にシリコン酸化膜２２を堆積し、次にその表
面をポリッシングし平坦化する。
【０００４】図７はフォトレジスト２４を形成する工程
を示している。シリコン酸化膜２２上にレジストを塗布
した後、リソグラフィー法によってフォトレジスト２４
をパターニングする。
を示している。シリコン酸化膜２２上にレジストを塗布
した後、リソグラフィー法によってフォトレジスト２４
をパターニングする。
【０００５】図８は配線溝２５を形成する工程を示して
いる。フォトレジスト２４を用いてＲＩＥ法によりシリ
コン酸化膜２２の上部を除去し配線溝２５を形成する。
その後フォトレジスト２４を除去する。
いる。フォトレジスト２４を用いてＲＩＥ法によりシリ
コン酸化膜２２の上部を除去し配線溝２５を形成する。
その後フォトレジスト２４を除去する。
【０００６】図９はフォトレジスト２４を形成する工程
を示している。シリコン酸化膜２２上と配線溝２５の側
壁部およびその角部に、リソグラフィー法によってフォ
トレジスト２４をパターニングする。この時、フォトレ
ジスト２４は次工程で行うシリコン酸化膜２２のエッチ
ングのために、配線溝２５の底辺部分のシリコン酸化膜
２２を露出させる必要がある。ところが実際には図に示
すように、フォトレジスト２４はシリコン酸化膜２２を
完全に被覆している。
を示している。シリコン酸化膜２２上と配線溝２５の側
壁部およびその角部に、リソグラフィー法によってフォ
トレジスト２４をパターニングする。この時、フォトレ
ジスト２４は次工程で行うシリコン酸化膜２２のエッチ
ングのために、配線溝２５の底辺部分のシリコン酸化膜
２２を露出させる必要がある。ところが実際には図に示
すように、フォトレジスト２４はシリコン酸化膜２２を
完全に被覆している。
【０００７】図１０はコンタクトホール２６を形成する
工程を示している。前工程で形成した図示せぬフォトレ
ジストをマスクに、ＲＩＥ法によって第１の配線層２１
の表面が露出するまでシリコン酸化膜２２をエッチング
し、コンタクトホールを開口する。
工程を示している。前工程で形成した図示せぬフォトレ
ジストをマスクに、ＲＩＥ法によって第１の配線層２１
の表面が露出するまでシリコン酸化膜２２をエッチング
し、コンタクトホールを開口する。
【０００８】図１１は第２の配線層２３を形成する工程
を示している。前工程でマスクとして用いた図示せぬフ
ォトレジストを除去した後、第１の配線層２１表面およ
び配線溝２５とコンタクトホール２６の内部に第２の配
線層２３を形成する。
を示している。前工程でマスクとして用いた図示せぬフ
ォトレジストを除去した後、第１の配線層２１表面およ
び配線溝２５とコンタクトホール２６の内部に第２の配
線層２３を形成する。
【０００９】図１２は第２の配線層２３の表面を平坦化
する工程を示している。第２の配線層２３が配線溝２５
とコンタクトホール２６にのみ残存形成するようポリッ
シングする。
する工程を示している。第２の配線層２３が配線溝２５
とコンタクトホール２６にのみ残存形成するようポリッ
シングする。
【００１０】以上の工程により多層配線層を形成する。
しかし従来の製造方法では、配線溝２５内にフォトレジ
スト２４を形成するため（図９参照）、その厚さは配線
溝２５内とシリコン酸化膜２２上とで異なり、特に配線
溝２５内に形成されるフォトレジスト２５の形状を制御
するのは非常に困難である。その結果、コンタクトホー
ル２６が第１の配線層２１まで貫通せず、第１の配線層
２１と第２の配線層２３が電気的に絶縁状態となる。ま
た、従来の方法で形成した多層配線に導通試験を行う
と、１００個のコンタクトホール中５０個に未開口が確
認された。従って従来例では歩留まりは５０％と非常に
低い。
しかし従来の製造方法では、配線溝２５内にフォトレジ
スト２４を形成するため（図９参照）、その厚さは配線
溝２５内とシリコン酸化膜２２上とで異なり、特に配線
溝２５内に形成されるフォトレジスト２５の形状を制御
するのは非常に困難である。その結果、コンタクトホー
ル２６が第１の配線層２１まで貫通せず、第１の配線層
２１と第２の配線層２３が電気的に絶縁状態となる。ま
た、従来の方法で形成した多層配線に導通試験を行う
と、１００個のコンタクトホール中５０個に未開口が確
認された。従って従来例では歩留まりは５０％と非常に
低い。
【００１１】
【発明が解決しようとする課題】上記のように従来の製
造方法では、配線溝にフォトレジストを形成した後コン
タクトホールを形成している。従来のリソグラフィー法
ではフォトレジストを配線溝の深さ方向に所定の形状で
形成するのは非常に困難で、実際には配線溝低面を覆う
ようにフォトレジストが形成されてしまう。その結果、
配線層間を電気的に導通させることが困難となり歩留ま
りも非常に低い。本発明は上記欠点を除去し、配線溝と
コンタクトホールを同時に形成でき、配線層間を電気的
に導通し、かつ歩留まりの高い多層配線の形成方法を提
供することを目的とする。
造方法では、配線溝にフォトレジストを形成した後コン
タクトホールを形成している。従来のリソグラフィー法
ではフォトレジストを配線溝の深さ方向に所定の形状で
形成するのは非常に困難で、実際には配線溝低面を覆う
ようにフォトレジストが形成されてしまう。その結果、
配線層間を電気的に導通させることが困難となり歩留ま
りも非常に低い。本発明は上記欠点を除去し、配線溝と
コンタクトホールを同時に形成でき、配線層間を電気的
に導通し、かつ歩留まりの高い多層配線の形成方法を提
供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１の配線層上に絶縁膜を形成する工
程と、前記絶縁膜上にフォトレジストパターンを形成す
るにあたり、前記絶縁膜が露出する部分に面する前記フ
ォトレジストパターンの開口部の幅を、前記絶縁膜の露
出面に近づくにつれ狭く形成する工程と、前記フォトレ
ジストパターンをマスクに前記絶縁膜をエッチングし、
前記第１の配線層を露出させ、かつ前記第１の配線層が
露出する部分に面する前記絶縁膜の開口部の幅を、前記
第１の配線層の露出面に近づくにつれ狭く形成する工程
と、前記第１の配線層の露出面上および前記絶縁膜上に
第２の配線層を形成する工程と、前記絶縁膜上面の所定
箇所が露出するよう前記第２の配線層を除去し、その際
前記第１の配線層上に第２の配線層が残存していること
を特徴とする多層配線層の形成方法を提供する。
に、本発明では、第１の配線層上に絶縁膜を形成する工
程と、前記絶縁膜上にフォトレジストパターンを形成す
るにあたり、前記絶縁膜が露出する部分に面する前記フ
ォトレジストパターンの開口部の幅を、前記絶縁膜の露
出面に近づくにつれ狭く形成する工程と、前記フォトレ
ジストパターンをマスクに前記絶縁膜をエッチングし、
前記第１の配線層を露出させ、かつ前記第１の配線層が
露出する部分に面する前記絶縁膜の開口部の幅を、前記
第１の配線層の露出面に近づくにつれ狭く形成する工程
と、前記第１の配線層の露出面上および前記絶縁膜上に
第２の配線層を形成する工程と、前記絶縁膜上面の所定
箇所が露出するよう前記第２の配線層を除去し、その際
前記第１の配線層上に第２の配線層が残存していること
を特徴とする多層配線層の形成方法を提供する。
【００１３】
【作用】本発明は、第１の配線層上に第２の配線層を形
成するにあたり、第２の配線層を形成するための開口部
を、絶縁膜を１回だけエッチングすることにより形成さ
せるというものである。多層配線層を形成する場合、開
口部の幅は第１の配線層に近づくにつれて狭く形成しな
ければならないが、従来方法だと開口部の幅が狭くなる
時点で再度エッチングを行わなければならず、複数回の
エッチングを必要としていた。一方、本発明は必要とな
る開口部の形状に合わせたフォトレジストパターンを予
め絶縁膜上に形成し、このフォトレジストパターンを用
いて絶縁膜をエッチングし開口部を形成するので、容易
にかつ完全な開口部を形成することができる。その結
果、上記配線間を電気的に導通させ、工程数が削減でき
る多層配線層の形成方法を提供できる。
成するにあたり、第２の配線層を形成するための開口部
を、絶縁膜を１回だけエッチングすることにより形成さ
せるというものである。多層配線層を形成する場合、開
口部の幅は第１の配線層に近づくにつれて狭く形成しな
ければならないが、従来方法だと開口部の幅が狭くなる
時点で再度エッチングを行わなければならず、複数回の
エッチングを必要としていた。一方、本発明は必要とな
る開口部の形状に合わせたフォトレジストパターンを予
め絶縁膜上に形成し、このフォトレジストパターンを用
いて絶縁膜をエッチングし開口部を形成するので、容易
にかつ完全な開口部を形成することができる。その結
果、上記配線間を電気的に導通させ、工程数が削減でき
る多層配線層の形成方法を提供できる。
【００１４】
【実施例】本発明の多層配線層の形成方法の実施例を、
断面図を参照して説明する。図１はシリコン酸化膜１２
を形成する工程を示している。第１の配線層１１として
厚さ０．４μｍのＡｌを選び、この上に反応ガスとして
ＴＥＯＳとＯ2 を使用したプラズマＣＶＤ法によりシリ
コン酸化膜１２を堆積させる。
断面図を参照して説明する。図１はシリコン酸化膜１２
を形成する工程を示している。第１の配線層１１として
厚さ０．４μｍのＡｌを選び、この上に反応ガスとして
ＴＥＯＳとＯ2 を使用したプラズマＣＶＤ法によりシリ
コン酸化膜１２を堆積させる。
【００１５】図２はフォトレジスト１４を形成する工程
を示している。所定箇所の光の透過量が異なる図示せぬ
マスクを用いて、ＰＥＰにより第１の配線層１１の表面
が後の工程で形成するコンタクトホールの直径幅だけ露
出するようフォトレジスト１４を階段状に形成する。
を示している。所定箇所の光の透過量が異なる図示せぬ
マスクを用いて、ＰＥＰにより第１の配線層１１の表面
が後の工程で形成するコンタクトホールの直径幅だけ露
出するようフォトレジスト１４を階段状に形成する。
【００１６】図３は配線溝１５とコンタクトホール１６
を同時に形成する工程を示している。フォトレジスト１
４をマスクとしてＲＩＥ法により、シリコン酸化膜１２
を第１の配線層１１の表面がコンタクトホール１６の直
径幅だけ露出するようエッチングする。この時、シリコ
ン酸化膜１２は階段形状となる。また、フォトレジスト
１４とシリコン酸化膜１２のエッチングレートから、フ
ォトレジスト１４とシリコン酸化膜１２の最適膜厚を設
定することができる。つまりエッチングレートの大きい
方の膜厚を大きくすると良い。
を同時に形成する工程を示している。フォトレジスト１
４をマスクとしてＲＩＥ法により、シリコン酸化膜１２
を第１の配線層１１の表面がコンタクトホール１６の直
径幅だけ露出するようエッチングする。この時、シリコ
ン酸化膜１２は階段形状となる。また、フォトレジスト
１４とシリコン酸化膜１２のエッチングレートから、フ
ォトレジスト１４とシリコン酸化膜１２の最適膜厚を設
定することができる。つまりエッチングレートの大きい
方の膜厚を大きくすると良い。
【００１７】図４は第２の配線層１３を形成する工程を
示している。フォトレジスト１４を除去した後、第１の
配線層１１表面および配線溝１５とコンタクトホール１
６の内部に導電膜である第２の配線層１３を形成する。
示している。フォトレジスト１４を除去した後、第１の
配線層１１表面および配線溝１５とコンタクトホール１
６の内部に導電膜である第２の配線層１３を形成する。
【００１８】図５は第２の配線層１３の表面を平坦化す
る工程を示している。第２の配線層１３が配線溝１５と
コンタクトホール１６にのみ残存形成するようポリッシ
ングする。
る工程を示している。第２の配線層１３が配線溝１５と
コンタクトホール１６にのみ残存形成するようポリッシ
ングする。
【００１９】以上の工程により多層配線層を形成する
が、上記した第１の配線層および第２の配線層にはＡ
ｌ、Ｗ、Ｃｕの他、導電性の材料であれば何でもよい。
また、本発明により形成した多層配線に導通試験を行う
と、１００個のコンタクトホール中９５個に未開口が確
認された。従って歩留まりは９５％と非常に高い。
が、上記した第１の配線層および第２の配線層にはＡ
ｌ、Ｗ、Ｃｕの他、導電性の材料であれば何でもよい。
また、本発明により形成した多層配線に導通試験を行う
と、１００個のコンタクトホール中９５個に未開口が確
認された。従って歩留まりは９５％と非常に高い。
【００２０】
【発明の効果】本発明を用いると、配線溝とコンタクト
ホールを同時に形成することができ、効果的な多層配線
の形成方法を提供することができる。
ホールを同時に形成することができ、効果的な多層配線
の形成方法を提供することができる。
【図１】本発明の実施例を示したシリコン酸化膜を形成
する工程断面図。
する工程断面図。
【図２】本発明の実施例を示したフォトレジストを形成
する工程断面図。
する工程断面図。
【図３】本発明の実施例を示した配線溝とコンタクトホ
ールを形成する工程断面図。
ールを形成する工程断面図。
【図４】本発明の実施例を示した第２の配線層を形成す
る工程断面図。
る工程断面図。
【図５】本発明の実施例を示した第２の配線層表面を平
坦化する工程断面図。
坦化する工程断面図。
【図６】従来例を示したシリコン酸化膜を形成する工程
断面図。
断面図。
【図７】従来例を示したフォトレジストを形成する工程
断面図。
断面図。
【図８】従来例を示した配線溝を形成する工程断面図。
【図９】従来例を示したフォトレジストを形成する工程
断面図。
断面図。
【図１０】従来例を示したコンタクトホールを形成する
工程断面図。
工程断面図。
【図１１】従来例を示した第２の配線層を形成する工程
断面図。
断面図。
【図１２】従来例を示した第２の配線層を平坦化する工
程断面図。
程断面図。
１１、２１ 第１の配線層 １２、２２ シリコン酸化膜 １３、２３ 第２の配線層 １４、２４ フォトレジスト １５、２５ 配線溝 １６、２６ コンタクトホール
Claims (3)
- 【請求項１】 第１の配線層上に絶縁膜を形成する工程
と、 前記絶縁膜上にフォトレジストパターンを形成するにあ
たり、前記絶縁膜が露出する部分に面する前記フォトレ
ジストパターンの開口部の幅を、前記絶縁膜の露出面に
近づくにつれ狭く形成する工程と、 前記フォトレジストパターンをマスクに前記絶縁膜をエ
ッチングし、前記第１の配線層を露出させ、かつ前記第
１の配線層が露出する部分に面する前記絶縁膜の開口部
の幅を、前記第１の配線層の露出面に近づくにつれ狭く
形成する工程と、 前記第１の配線層の露出面上および
前記絶縁膜上に第２の配線層を形成する工程と、 前記絶縁膜上面の所定箇所が露出するよう前記第２の配
線層を除去し、その際前記第１の配線層上に第２の配線
層が残存していることを特徴とする多層配線層の形成方
法。 - 【請求項２】 前記フォトレジストパターンの開口端部
及び前記絶縁膜の開口端部が階段形状となるように形成
することを特徴とする請求項１記載の多層配線層の形成
方法。 - 【請求項３】 第１の配線層と第２の配線層とを、配線
溝を有する開口部を介して接続する多層配線層の製造方
法において、 前記第１の配線層上に絶縁膜を形成する工程と、 前記絶縁膜上にフォトレジストを形成する工程と、 遮光領域と透明領域と、この透明領域よりも光の透過量
が少ない半透明領域とを備えたフォトマスクを用い、前
記透明領域が前記開口部に、前記半透明領域が前記第２
の配線層が形成される前記配線溝にあたるように、転写
により前記フォトレジストにパターニングする工程と、 前記絶縁膜と前記フォトレジストとを異方性エッチング
法で同時に加工する工程と、 前記開口部内部と前記絶縁膜上に前記第２の配線層を形
成する工程と、 前記第２の配線層を加工し前記開口部と前記配線溝にの
み前記第２の配線層を残す工程とを具備することを特徴
とする多層配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23868394A JPH08107143A (ja) | 1994-10-03 | 1994-10-03 | 多層配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23868394A JPH08107143A (ja) | 1994-10-03 | 1994-10-03 | 多層配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107143A true JPH08107143A (ja) | 1996-04-23 |
Family
ID=17033758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23868394A Pending JPH08107143A (ja) | 1994-10-03 | 1994-10-03 | 多層配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107143A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064996A (ja) * | 1996-07-13 | 1998-03-06 | Lg Semicon Co Ltd | 半導体装置の自己整合的金属配線形成方法 |
| JPH10209161A (ja) * | 1997-01-22 | 1998-08-07 | Lsi Logic Corp | 簡略型ホール相互接続方法 |
| JP2001057378A (ja) * | 1999-06-28 | 2001-02-27 | Advantest Corp | コンタクトストラクチャの製造方法 |
| JP2005510064A (ja) * | 2001-11-12 | 2005-04-14 | サムスン エレクトロニクス カンパニー リミテッド | 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| US7737445B2 (en) | 2001-11-12 | 2010-06-15 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
-
1994
- 1994-10-03 JP JP23868394A patent/JPH08107143A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064996A (ja) * | 1996-07-13 | 1998-03-06 | Lg Semicon Co Ltd | 半導体装置の自己整合的金属配線形成方法 |
| DE19723062C2 (de) * | 1996-07-13 | 2003-04-30 | Lg Semicon Co Ltd | Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement |
| JPH10209161A (ja) * | 1997-01-22 | 1998-08-07 | Lsi Logic Corp | 簡略型ホール相互接続方法 |
| JP2001057378A (ja) * | 1999-06-28 | 2001-02-27 | Advantest Corp | コンタクトストラクチャの製造方法 |
| JP2005510064A (ja) * | 2001-11-12 | 2005-04-14 | サムスン エレクトロニクス カンパニー リミテッド | 半導体素子の接触部及びその製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| US7737445B2 (en) | 2001-11-12 | 2010-06-15 | Samsung Electronics Co., Ltd. | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
| US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3377375B2 (ja) | 自己整合メタラジ | |
| EP0523856A2 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| US6350695B1 (en) | Pillar process for copper interconnect scheme | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| JPH08107143A (ja) | 多層配線層の形成方法 | |
| JP2000223492A (ja) | 多層配線を有する半導体装置の製造方法 | |
| US5877082A (en) | Method of manufacturing semiconductor device without plasma damage | |
| US6017815A (en) | Method of fabricating a border-less via | |
| KR100532407B1 (ko) | 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법 | |
| US6881678B2 (en) | Method for forming a dual damascene structure in a semiconductor device | |
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| KR100435262B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그 제조방법 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100379530B1 (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| US6271118B1 (en) | Method of applying partial reverse mask | |
| KR100372817B1 (ko) | 반도체 소자의 금속 배선 콘택 방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100279047B1 (ko) | 반도체 장치의 층간 접촉구 형성 방법 | |
| JP3191769B2 (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 |