JPH03220770A - イメージ・センシング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光イメージング装置に用いられる、新規な高
特性電荷結合装置ＣＣＤイメージ・センサに関するもの
である。さらに詳細にいえば、本発明は、向上した感度
と電荷キャリアの制御とを有し、かつ同時により大きな
画素密度とより小さなセンサ寸法とを有する、新規な装
置設計およびアーキテクチャに関するものである。

〔従来の技術および問題点〕

すべての固体イメージ・センサが有する重要な問題点は
、像信号の効率的な検出の要請と像信号を表す電荷の画
素への像の変換に対する要請とに加えて、像信号をセン
サ出力端子へ高速でかつ予め定められた順序で、呼び出
すおよび運び出すことである。ＣＣＤ方式はこの目的の
ために最もよく用いられている。それは、シリコン・チ
ップの中で電荷を操作するおよび輸送することが本来容
易であるからである。けれども、ＣＣＤ方式の欠点は広
い電荷転送チャンネルが必要とされることで、それによ
り貴重なイメージ・センシング面積領域を沢山使うこと
になり、およびまた漂遊電荷を収集する感度が問題点で
あり、それにより像の滲みが生ずる。高分解能と、高画
素密度と、小さな寸法とを有するイメージ・センサに対
する要請は常に存在しており、そのために、ＣＣＤイメ
ージ・センサを改良して、センサ特性についてのこれら
の限界を解決するいくつかの技術が開発されてきた。

このように特性を向上させる１つの技術は、ＣＣＤイメ
ージ・センサで通常用いられるライン間転送ＩＴアーキ
テクチャと、電荷掃引法とを組み合わせることである。

　（Ｋ、ＴａｋａｓｂｉｍａのｒｃｓＤ装置を用いた超
小型ＴＶカメラ」、イメージ・テクノロジ・アンド・イ
ンフォメーション・デイスプレィ、第２０巻、第９号、
４７頁−５１頁、１９８８年５月）この技術により、フ
ォトサイト・センシング素子の柱状体の間に配置された
垂直電荷転送チャンネルの寸法が大幅に小さくなり、し
たがって、ＣＣＤの量子効率が大幅に改良される。けれ
ども、アレイの中のセンシング素子から電荷を運び出す
のに要する時間が比較的長く、そして、好ましくない滲
みの問題点が完全には解決されていない。

本発明は、従来のＣＣＤイメージ・センサの問題点を解
決し、かつ、高分解能と、高画素密度と、寸法が小さく
、特性が大幅に向上した、新規なイメージ・センサとそ
の方法とを開示する。ブルー５ングや像の滲みのような
通常のＣＯＤが有する問題点を解決するために、電荷超
掃引（Ｃ３Ｓ）技術を用いた新規なセンサ・アーキテク
チャが示される。本発明により、また、電子フォーカル
・プレーン・シャッタ技術を用いて、単一または可変走
査速度を有する固有露出制御をそなえた、イメージ・セ
ンサがえられる。

電荷超掃引技術により、画素アレイの中の任意の位置に
配置されたフォトサイトから、センサのイメージ・セン
シング領域の下端に配置されたバッファ蓄積領域へ、デ
ータの複数個のラインを高速に転送することができる。

この転送はすべての水平ブランキング間隔の間に実行さ
れる、またはもしデータの全フレームの転送が必要であ
るならば、垂直ブランキング間隔の間でのみ実行される
。

フレーム転送性能を有するイメージ・センサに対しては
、１個または複数個のオン・チップ・アナログ・フィー
ルド記憶装置が、従来のフレーム転送ＣＣＤセンサと同
様に、組み込まれる。このセンサは静止画像写真への応
用にも用いられる。

電荷超掃引Ｃ３Ｓ技術は、ライン間転送ＩＴ装置と同様
に、フォトサイトの間に配置されたすべての細い垂直チ
ャンネルを利用する。けれども、Ｃ３Ｓ技術の特徴は、
フォトサイトからの電荷はチャンネルの中に短い時間し
か蓄積されないことであり、そして抵抗性ゲート進行波
技術を用いて運び出されることである。細いチャンネル
は光感度の損失を最小にし、そして進行波掃引は、電界
増強電荷キャリア移動効果を用いることにより、細いチ
ャンネルの中の電荷転送効率を最大にする。

〔発明の目的と要約〕

本発明の主要な目的は、進行波電荷超掃引技術を用いて
、新規なＣＣＤ／Ｃ３Ｓイメージ・センサとその製造法
をうることである。

本発明のまた別の目的は、新規なＣＣＤ／Ｃ３Ｓイメー
ジ・センサのためのアーキテクチャをうることである。

本発明のさらに別の目的は、ＣＣＤイメージ・センサの
ための新規なフォトサイト素子をうろことと、同じチッ
プの上に新規なＣＯＤフォトサイト素子とＣＭＯ３構造
体を集積する工程段階をうることである。

本発明のさらに別の目的は、ＣＣＤイメージ・センサの
ための新規な検出増幅回路をうることである。

本発明のなおさらに別の目的は、ＣＣＤ／Ｃ３Ｓイメー
ジ・センサと共に用いられる新規なスキャナ回路をうる
ことである。

前記目的を考慮に入れて、本発明は、フォトサイトの平
面アレイと、アドレス入力データを受け取りかつ前記フ
ォトサイトに結合されたアドレス・デコーダと、前記ア
レイの中のフォトサイトの関連した柱状配列体から転送
された電荷を受け取るように結合された一連の抵抗性デ
ー１−ＣＣＤ電荷転送チャンネルと、スキャナ回路に結
合されかつ前記スキャナ回路によって駆動される一連の
前記転送チャンネルと、前記転送チャンネルの中の関連
した転送チャンネルに転送された前記電荷を蓄積するた
めの一連の電荷蓄積ウェルと、前記蓄積ウェルの中の関
連した蓄積ウェルから電荷を受け取りかつ前記電荷をイ
メージ信号として読み出すための複数個のレジスタとに
よって達成される。

本発明のまた別の実施例は、前記レジスタの中の電荷が
多数個の選定された出力チャンネルの中に読み出される
ように、前記蓄積ウェルの中の関連した蓄積ウェルと前
記レジスタとの間を結合する、一連のマルチプレクサを
有する。

本発明のなおまた別の実施例は、データの全フレームを
蓄積しかつ処理するための前記レジスタと前記マルチプ
レクサとを結合する、多数個のフィールド記憶装置を有
する。

〔実施例〕

第１ａ図〜第１ｃ図は先行技術によるＣＣＤイメージ・
センサの概要図である。半導体基板（図示されていない
）の中に、ダイオードであるとして示されている、フォ
トサイト２の平面アレイが作成される。このフォトサイ
トのおのおのは、例えばトランジスタである電荷転送装
置４によって、関連する電荷転送ゲート６に結合される
。電荷転送ゲート６は、基板内の垂直電荷転送チャンネ
ル８の上に配置された絶縁体層７の上に、垂直柱状アレ
イを構成する。アドレス・デコーダ１０は入力制御信号
を受け取り、そしてそれにより、選定された行の電荷転
送装置４が制御されて、フォトサイト２に蓄積された電
荷を関連する垂直電荷転送チャンネル８に転送する。ス
キャナ１２はすべての転送ゲート６に結合しており、そ
れにより、信号のラインを表す電荷の明確な水平な行と
して、転送チャンネル８を順次に掃引して、１行の関連
する電荷蓄積ウェル１４の中へ、電荷を運び出すことが
できる。電圧パルスφ３が加えられると、蓄積ウェル１
４の中に電荷が保持される。このことは、関連する電荷
転送ゲート１６に加えられた次の電圧パルスφｔ９が一
連の水平レジスタ１８に電荷の行を転送するまで持続す
る。それから、この電荷は、加えられた電圧パルスφｓ
ｒｌ　＋　　φｓｒ２　＋　　・・・の制御の下で、水
平レジスタから、画像信号のラインとして読み出される
。第１ｃ図は、垂直電荷転送チャンネルに沿って電荷蓄
積電位ウェル２２および水平レジスタ電位ウェル（２４
）まで運び出される時の、電荷行２０の電位分布を示す
。

電荷の明確なラインを呼び出す能力により、より小さな
電位ウェル容量を有する細い垂直電荷転送チャンネル８
を製造することができる。それは、個々のフォトサイト
に蓄積された電荷がＣＯＤの中の数個の垂直ステージに
及ぶことができるからである。けれども、垂直電荷転送
チャンネル８の狭い幅のために、電荷転送効率は損われ
、そして１行の電荷または信号の１つのラインを、単一
水平ブランキング間隔の間に、アレイの上から下へ０ 転送することはできない。このことはイメージ・センサ
のタイミングを複雑にし、そしてまたその結果、垂直電
荷転送チャンネル内の電荷蓄積が長時間になる。この場
合には、ＣＣＤ内の他のフォトサイトからの付加的漂遊
電荷が蓄積される可能性があって、その結果、画像が滲
む。また、蓄積レジスタ１４から水平レジスタ１８への
クロック信号フィードスルーの問題点も存在する。それ
は、これらのレジスタは、ブランキング期間内に垂直転
送チャンネル８から電荷を完全に運び出す能力のないこ
との結果として、読み出し期間中活性でなければならな
いからである。

本発明の画像装置の水平ブランキング期間内利用可能な
数マイクロ秒の間に、イメージ・センサの全体の高さに
わたって１行の電荷を転送するために、１００ＭＨｚ程
度の垂直クロッキング周波数が、多数個の垂直ＣＯＤフ
ォトサイトのために要求される。このようなりロッキン
グ周波数は、垂直電荷転送ゲート６の比較的大きなロー
ディング静電容量を考えると、実現は困難である。この
間１ 照点は、前記のような細い垂直電荷転送チャンネルが要
請されることによって、さらに倍加される。

高速電荷転送問題点に対して試みられた解決法は、電荷
転送ゲート６のセグメントに分けられたアレイを、Ｒ，
ジンマーマン名の「白黒カメラのためのＲＣ；’Ｓイメ
ージ・センサ」、エレクトロニイク、第３２巻、第１２
号、９３頁−９２頁、１９８３年６月、およびＲ，Ｅ、
コルベスほか名のｒ　ＧＨｚＧａＡｓ　ＣＣＤ　：有望
な点、問題点、および進歩」、プロシーデイグ・オン・
５ＰＩＥ、第１０７１巻、１０８頁−１１４頁、１９８
９年１月に提案されているように、一連の連続した柱状
抵抗性ゲートで置き換えることである。抵抗性ゲートを
用いる利点は、電荷か輸送される方向に沿って、大きな
横方向電界があることである。このことにより、電荷キ
ャリアの輸送速度が次の方程式によって大幅に増強され
る。

■ 電界、■は電荷転送ゲートの間に加えられた電圧、Ｌゎ
は電荷転送ゲートの長さ（キャリアの移動長）であり、
また、 Ｌ、＝τμＥｔ である。ここで、τは電荷キャリアの平均移動時間、μ
は電荷の移動度である。

けれども、抵抗性ゲート方式の重要な欠点は、この技術
を用いたいずれの装置も消費電力が大きいことである。

従来の多重位相ＣＯＤは、大規模アレイに対し、各クロ
ック・パレスでもって、数十個のまたは潜在的には数百
五個の並列接続電荷転送ゲートをオンにすることができ
る。このとき、すべての並列接続電荷転送ゲートの抵抗
負荷は極めて低く、そして画像用アレイと共に、同じチ
ップ上に、適当な駆動回路を組み込むことはできない。

それは非常に大きな電力が必要であるからである。

第２ａ図〜第２Ｃ図には、前記の制限を解決した新規な
超掃引（ＣＯＤ／Ｃ３５）方式が示され３ ている。第２ａ図〜第２ｃ図は第１ａ図〜第１ｃ図と同
様な構造体であるが、ただし、セグメントに分れた垂直
電荷転送ゲート６は連続した垂直抵抗性ゲート２６で置
き換えられ、そして第２ａ図に示されているように、進
行波駆動回路３０を用いた新規なスキャナ２８が、垂直
電荷転送チャンネル８の下にある抵抗性ゲート２６を用
いて電荷を掃引するのに使用される。進行波駆動回路３
０は線状遅延線路３２として作成される。この線状遅延
線路に作成することは１つの実施例として示したもので
あって、それに限定されることを意味するものではない
。進行波駆動回路３０は分布したＲＣ回路ｗＡａ６と遅
延線路３２との間に間隔をもって配置された反転器３４
の対を有し、そして抵抗性ゲート２６に結合された大電
流駆動装置３８により、選定された点において、タップ
点を有する。第２ｂ図は、垂直電荷転送チャンネル８に
沿って電荷蓄積ウェル１４へ電荷が運び出される時、信
号の１列の電荷またはライン４０の電位分布を示す。

この新規なＣＣＤ／Ｃ３Ｓイメージ・センサが４ 用いられた場合、従来のＣＯＤイメージ・センサに比べ
て消費電力は大幅に小さくなる。それは、もしこの駆動
装置を構成するのに０Ｍ０３回路が用いられるならば、
任意の選定された時刻において、高レベルから低レベル
へ遷移するまたは低レベルから高レベルへ遷移する少数
個の駆動装置ステージ３８の中にだけ、電流が流れるか
らである。

したがって、ＣＣＤ／ＣＳ　Ｓイメージ・センサに対す
るオン・チップ負荷は並列に接続された単一行のフォト
サインから電荷の単一行に対応し、それは、本発明によ
って容易に管理することができる駆動電流を必要とする
。

ＣＣＤ／Ｃ３Ｓイメージ・センサの垂直電荷転送チャン
ネル８の中の電荷は、約１マイクロ秒またはそれ以下の
時間内に、進行波電界によって、イメージ・センサの全
体の高さにわたって運び出される。電荷転送チャンネル
のこのような完全でかつ高速の運び出しにより、水平ブ
ランキング期間内に複数個のラインのデータを連続して
転送すること、露光制御を容易にするための選定された
５ フォトサイトの不必要な電荷の運び出し、およびフォト
サイト内の電荷集積時間内の電荷のブルーミング・オー
バフロによる漂遊電荷を電荷転送チャンネルから取り除
くことのために、これらのチャンネルを用いるというま
た別の利点かえられる。

この高速電荷転送は、センサの滲みを小さくするのにま
た有益である。

前記のＣＣＤ／Ｃ３Ｓイメージ・センサを用いた２つの
基本的な画像システム・アーキテクチャにより、先行技
術よりは大幅に特性の向上した画像装置をうることかで
きる。このようなアーキテクチャの第１が第３図に示さ
れている。第２ｂ図に示されている基本的ＣＣＤ／Ｃ３
Ｓイメージ・センサに加えて、クリアリング・ゲート４
６およびドレイン４４が各垂直電荷転送チャンネル８の
底の近くに配置され、それにより、クリアリング・ゲ対
の蓄積レジスタ１４へ、または電荷クリアリング・ゲー
ト４６を通してドレイン４４へ、進めることが６ できる。一連の多重化電荷蓄積ゲート４８が２個のマル
チプレクサに接続され、それにより、これらのマルチプ
レクサからの正しいタイミング・パルスφ１ｌｌＸＩ＋
　　φｍｘ２と、レジスタ転送ゲート１６からの正しい
タイミング・パルスφｔ９とによって、関連する一連の
増幅器への画像信号の多重チャンネル読み出しのために
、一連の水平蓄積レジスタ１８の中へ電荷を転送するこ
とができる。第２垂直クリアリング・ドレイン５０が水
平レジスタ１８の底のところに配置され、それにより、
読み出し時間間隔の間、レジスタから不必要な電荷を運
び出すことができる。この第１システム・アーキテクチ
ャは、先行技術のライン転送装置（ＬＴＤ）に似ている
。けれども、　ＬＴＤ電荷電荷側掃引ＴＤ／Ｃ３５）ア
ーキテクチャにより、単一の水平ブランキング時間間隔
内に、フォトサイト・アレイ上の画像信号のラインまた
はライン対を表すフォトサイトの任意の行または行の対
を呼び出すおよび読み出す利点かえられる。さらに、同
じ時間間隔の間に、この機能を実行することができ、か
つ、７ フォトサイト２と、垂直電荷転送チャンネル８と、蓄積
レジスタ１４と、および水平レジスタ１８とから不必要
な電荷を運び出すことができる。比較をすれば、従来の
ＣＣＤ画像システムは、水平ブランキング時間間隔の間
に、イメージング・プレイの高さ全体にわたって信号の
単一のラインを完全にクリアにすることができない。

新規なＣＣＤ／Ｃ３Ｓイメージ・センサを用いた第２画
像システム・アーキテクチャが、第４図に示されている
。このアーキテクチャは第３図のものとほぼ同じである
が、異なる点は、この実施例はイメージング・アレイの
底のところに単一の電荷蓄積レジスタ１４を有し、かつ
、信号の全フレームを読み出しのために記憶しうるよう
に、マルチプレクサ・ゲート４８と水平レジスタ１８と
の間に配置された、２個のフィールド記憶装置５２を有
することである。従来のフレーム・ライン間転送（ＦＩ
Ｔ）アーキテクチャは、フレーム記憶装置へ、並列に、
センサを横切って信号のすべてのラインの転送を必要と
した。この新規な　Ｃ３Ｓ方８ 式により、フレーム記憶装置への信号の個別のラインの
転送が可能となる。もし必要ならば、垂直電荷転送チャ
ンネルの電荷クリアリング掃引をこのような個別転送の
間に実行することができる。

したがって、この新規なＦＩＴ／Ｃ３Ｓ画像装置により
、従来はうることかで基なかった固有の露光制御とアン
チブルーくング制御がえられる。第３図のＬＴＤ／Ｃ３
Ｓアーキテクチャは原則的には機械的シャッタを有する
映画カメラまたは静止画像カメラに用いられ、一方、第
２アーキテクチヤのフィールド記憶装置は静止ビデオ・
カメラと共に用いることができ、かつ、可変速度電子式
フォカル・プレーン・シャッタの性能かえられる。

第５図および第３図のタイミング図において、この新規
なアーキテクチャによって与えられる固有の露光制御お
よびアンチブルーミング性能を示すためにり、ＴＤ／Ｃ
３Ｓ画像システム・アーキテクチャのより詳細な説明が
与えられている。

動作サイクルは次のようにして開始する。すなわち、水
平ブランキング時間間隔の間、２進アト９ レスがアドレス・デコーダ１０の中に人力され、そして
電荷転送パルスが選定されたフォトサイト２の転送ゲー
ト４に加えられる。このことは不必要な電荷をフォトサ
イト２から運び出し、そして電荷集積期間の開始点を決
定する。このサイクルが完了した後、もしこの装置がデ
ュアル・ライン読み出し用に設計されているならば、ま
た別のラインのフォトサイト２の電荷をクリアにする。

ここで、電荷は垂直電荷転送チャンネル８の中に存在し
、そして水平レジスタ１８によって表されるバッファ蓄
積領域に運び出すことができる。不必要な電荷を除去す
るために、およびブルー旦ングを制御するために、電荷
クリアリング・ゲート４６は、装置の動作サイクルの工
程内の任意の時刻に必要に応じて、垂直電荷転送チャン
ネル８から電荷蓄積ウェル１４またはドレイン４８のい
ずれかへ電荷を進めることができる。フォトサイト２へ
の残留逆電荷流を防止するために、フォトサイト２から
の電荷転送の前にはいつも、垂直電荷転送チャンネル８
をまたクリーンにすることができる。正しい０ データを蓄積ウェル１４の中へ転送する前に、電荷クリ
ア掃引を行なうことは実際上は好ましいことである。

従来のＣＣＤイメージ装置で通常行なわれているように
、各フォトサイト２の中に垂直オーバーフロー・ドレイ
ンを用いることによって、ＬＴＤ／Ｃ３Ｓセンサ装置の
中にブルーミング保護を組み入れることができる。けれ
ども、このことにより製造工程が必要以上に複雑になり
、新規なＬＴＤ／Ｃ３Ｓイメージ装置では用いられない
。垂直オーバフロー・ドレインはまた、スペクトルの可
視Ｈ＠の波長の長い部分および近赤外領域において、セ
ンサ光感度を小さくする。もしこのイメージ装置が監視
への応用および安全確保への応用において競合するなら
ば、このことは好ましくない欠点である。したがって、
各水平ブランキング間隔におけるそれぞれの転送の前に
、垂直電荷転送チャンネルからフォトサイト・オーバフ
ロー電荷を運び出すことによって、ＬＴＤ／Ｃ３Ｓイメ
ージ装置のブルーミング制御が前記のように行なわれる
。

１ 進行波駆動回路３０は、新規なＣＣＤ／Ｃ３Ｓイメージ
・センサの抵抗性ゲート２６と協力して、このような急
速電荷運び出しとその後のブルーごング制御を可能にす
る。

垂直電荷転送チャンネル８の不必要な電荷がクリアにさ
れた後、イメージ信号の１つのラインを表す選定された
フォトサイト２からの電荷を、垂直電荷転送チャンネル
８が受け取る準備ができる。

アドレス・デコーダ１０へのデコーダ２進コード入力が
適切なアドレスへ変更され、そして対応するフォトサイ
ト２の中の電荷が垂直電荷転送チャンネルへ転送され、
そして蓄積ウェル１４の中へ運び出される。この工程段
階において、フォカル・プレーン・シャッタの幅を表す
ラインの数に対応した減少分だけ、アドレスが変更され
る。第２ラインの信号がこの段階の後に直ちに続くこと
ができる、または漂遊電荷を消去するために、信号のラ
インとラインの間に、クリア用掃引を挿入することがで
きる。電荷の最高掃引時間はミリ秒の程度で、あるから
、滲みの程度は非常に小さい。もし垂２ 直電荷転送チャンネル（８）が光遮蔽体によって完全に
は保護されていなくても、新規なイメージ・センサによ
ってえられる速い掃引時間のために、滲み信号は小さい
。滲み信号は、フォトサイトにおける電荷蓄積時間に対
する電荷掃引時間の比によってほぼ定まる。例えば、画
像の高さの１０分の１を覆うテスト・パターンで９８２
個のラインを有するＣＣＤ／Ｃ３Ｓの場合、この比は０
．６１％に過ぎない。もし標準的なアルミニウムの光遮
蔽体がイメージ・センサに用いられるならば、この値は
少なくとも２桁改良するのは容易である。

新規なイメージ・センサ装置のバッファ蓄積領域は、第
３図に示されているように、蓄積ウェル１４の中にデー
タの数個のラインを保持するように構成することができ
、または第４図に示されているように、フィールド記憶
装置５２の中に全センサからのデータを保持するように
拡張することができる。後者の場合には、装置はまた速
度可変電子的フォカル・プレーン・シャッタ能力を有す
る。

フォトサイト２のラインは急速に順次に行なわれ３ る掃引においてクリアにされることができ、そして１ミ
リ秒以内にイメージ・センシング領域全体をリセットす
ることができる。それから、次の時間間隔内に信号をフ
ォトサイト２の中に集積することができ、そして再びバ
ッファ蓄積領域の中へ急速に転送することができる。こ
の他の組み合わせのタイくングもまた可能である。この
場合には、走査の速さは、前記の最大速度と、１秒の１
７３０という標準ＴＶ速度との間のどこかに選定される
。

この特徴は、可変スリット幅と可変速度との両方を有す
る機械的フォーカル・プレーン・シャッタの作用に似て
いる静止画像カメラにおいて、最も有用である。

いったん、信号が蓄積バッファ領域へ転送されると、任
意の数のフォーマットに多重化して、読み出しのために
水平レジスタ１８に転送することは容易である。新規な
ＣＣＤ／Ｃ３Ｓイメージ・センサのために選定された１
つの例のフォーマットにより、４個のシリアル・レジス
タ１８を通して４個のフォトサイト２の中の信号を読み
出すことが４ できる。第２レジスタおよび第２レジスタは信号の偶数
ラインの奇フォトサイトおよび偶フォトサイト２からの
信号を有し、そして第３レジスタおよび第４レジスタは
信号の奇数ラインの奇画素および偶画素の信号を有する
。ライン・アドレシングはデコーダ１０を通して行なわ
れるから、ラインのアドレシングの順序は固定されてい
なく、そしてもしインタレース・デュアル・ライン読み
出しが要求されるならば、フィールドからフィールドへ
変更することができる。この選定された多重チャンネル
出力により、１２．８　ＭＨｚの中程度のクロック周波
数を用いて、センサから高速データ読み出しを行なうこ
とができる。このことは、高利得でかつ低雑音でなけれ
ばならない出力増幅器の設計に対して、重要な利点であ
る。

新規なＣＣＤ／Ｃ３Ｓイメージ・センサの開発にとって
、垂直電荷転送チャンネル８の中に電荷掃引時間を生ず
るのに必要な、新規な進行波駆動回路３０が組み込まれ
た新規なスキャナ２８が重要である。進行波駆動回路３
０の１つの実施例の回路５ 図が第６図に示されている。この新規なＣＣＤ／Ｃ３Ｓ
イメージ・センサの実際の動作のために、フォトサイト
・アレイの両側に配置されてアレイの中心に対する伝播
遅延を最小にするように、２列に配置された同じＣ０Ｍ
５大電流駆動装置３８が配置される。駆動装置３８は遅
延線路回路３２から信号を受け取る。遅延線路回路３２
は、第６図に示されているように、ＲＣ分布回路３４に
よって相互に接続された、ＣＭＯ３反転器５４のチェー
ンで構成される。この回路を通しての信号の遅延が垂直
電荷転送チャンネル内の電子の伝播速度よりもわずかに
大きいように、回路のパラメータが選定される。このこ
とにより、転送速度が最大になると共に、転送効率も良
好になることが確実となる。

ＣＣＤ／Ｃ３Ｓイメージ・センサの効率的設計のために
、電界強度とキャリア移動長を定める前記方程式は、各
行のフォトセル２に対し１個の駆動装置３８を有するこ
とが必らずしも必要でないことを示す。センサ製造のた
めの設計規則を満たすために、数個の行を飛ばすことが
でき、そしてなお６ 転送ゲート・アドレス・バスに対するスペースをうるこ
とかできる。けれども、光学的な対称性とフォトサイト
の光学的応答の均一性とを保持するために、スキャナと
フォトサイト・アレイとの間に、ダミー金属線路を配置
することがなお必要である。

ＣＯＤイメージ・センサの良好な低雑音特性のために重
要なのは、電荷検出増幅器である。従来から用いられて
いるセンサの典型的な電荷変換感度は約４．０〜１０．
０マイクロボルト／電子の程度である。各フォトサイト
の中に蓄積される電荷が数個の電子に過ぎない高密度フ
ォトサイト・アレイを有するイメージ・センサの場合に
は、この程度の特性では不十分である。第７図は、先行
技術による電荷検出ノードと電荷検出増幅器を示した図
面である。漂遊拡散電荷蓄積領域５５が半導体基板５８
の埋込みチャンネル領域５６の中に作成される。

漂遊拡散電荷蓄積領域５５は、従来のデュアル・ステー
ジ・ソース・フォロワ出力回路６２に接続された出力ゲ
ート６０、通常はそれは金属であるが、と７ 直接に接触して作成されるのが典型的な場合である。こ
のような典型的な検出ノードの電荷変換感度は小さくな
る。それは、図に示されているように、検出ノードと増
幅回路の中に存在するいくつかの寄生静電容量から生ず
る雑音のためである。

この回路はまた大きなｋＴＣ雑音を有する。このとき、
検出ノードの静電容量は寄生静電容量の和である。すな
わち、 ｃｄ＝Ｃｄｂ＋Ｃ０９＋Ｃｒ、９＋Ｃ９ｄ＋Ｃｇ５であ
り、これは低雑音特性を厳しく制限する。

第８ａ図は新規な電荷検出ノード構造体と電荷検出増幅
回路の図面であって、これらにより、現在のＣＣＤセン
サの低雑音特性を制限しているｋＴＣ雑音と寄生静電容
量とを最小にする。この新規な増幅回路はＣＭＯ３技術
を用いて作成され、それにより、ＣＣＤセンサ・アレイ
と同じチップの上に、高特性フィードバック増幅器を設
計することができる。第８図の新規な電荷検出ノードに
おいて、出力ゲートはもはや漂遊拡散電荷蓄積領域５５
と直接には接触していなく、それとは分離さ８ れており、そして絶縁体層６４によって静電容量的にそ
れに結合する。新規な検出ノードのまた別の実施例では
、漂遊拡散電荷検出領域５５を全くなくすることができ
、そして例えばＮ形つェルで置き換えることができる。

新規で高特性のフィードバック増幅回路６６が、電荷検
出ノードとデュアル・ステージ・ソース・フォロワ回路
６８との間に接続される。Ｑｌ、Ｑ２．Ｑ３．Ｑ４．Ｑ
５およびＱ６はトランジスタである。正のフィードバッ
クにより、単一ステージの中にほぼ無限大の開放ループ
利得かえられ、このことは高速回路特性にとって重要で
ある。同時に、ノードＣを通してノードＤへの負フィー
ドバックにより、電荷変換感度を小さくする検出寄生静
電容量を極小にする。新規な静電容量的に結合した電荷
検出ノードに対し、ノード静電容量は Ｃｄ＝Ｃｄｂ十Ｃａｇ によって与えられる。

ノードＣとノードＤとの間にコンデンサＣｔを通して負
フィードバックかえられるために、増幅９ 器６６は周期的に、しかし、電荷検出ノードの電圧とは
異なるバイアス基準レベルにリセットされなければなら
ない。このリセットは、コンデンサＣ７の両端に接続さ
れた並列接続トランジスタＱ１３およびＱｌ４で構成さ
れかつそれらのそれぞれの入力ゲートに真のおよび相補
的のリセット・パルスφａｒｓ　＋　　φ３．．ｓを受
け取る増幅器リセット・スイッチ７０によって、行なわ
れる。バイアス電圧基準レベルの差を考慮して、電荷検
出ノードは、コンデンサＣｉ　ｎを通して、増幅回路入
力に結合される。

この新規な電荷検出ノード構造体の技術上の利点は、先
行技術においてみられたように、出力ゲート６０と漂遊
拡散電荷収集領域５５との間のＤＣ接続を取り除くこと
により、大きな面積領域を必要とする接触構造体をなく
せることである。この新規なフィードバック増幅器６６
に結合されたデュアル・ステージ・ソース・フォロワ回
路６８は従来の設計のものであり、そしてオフ・チップ
負荷に対する適切な駆動能力を有する。Ｐチャンネル・
ト０ ランジスタＱＢ、Ｑ１１、およびＱ１２を伴うＮチャン
ネル・トランジスタＱ７．Ｑ９、およびＱ１０の組み合
わせは、これらのステージの闇値電圧の差を補償するよ
うに、および出力信号Ｖ。Ｕ。

に対し正の直流バイアス・レベルを供給するように、選
定される。

漂遊拡散電荷蓄積領域５４を有する静電容量的に結合し
た電荷検出ノードと共に、この新規な電荷検出増幅器が
動作する１つの例は、第９ａ図を参照すると理解するこ
とができる。最初、漂遊拡散電荷検出領域５５の電圧バ
イアス・レベルが短いパルスによってリセットされる。

それと同時に、増幅回路６６がリセット・スイッチ７０
でしかし検出ノードに発生するｋＴＣ雑音を消すために
より長いパルスで、リセットされる。この増幅器リセッ
ト・パルスが解除された後、ＣＣＤレジスタによって保
持されている電荷が検出ノードに転送される。

このリセット解除と電荷転送との間の時間間隔をクラン
プ・パルスが利用して、増幅器フィードバック・コンデ
ンサＣｆに発生するｋＴＣ雑音を消１ すことが行なわれる。受け取られた電荷に対する増幅器
の応答が安定なレベルに定着した後、その出力をサンプ
リングすることができる。このサンプリングとクランプ
はオフ・チップ信号処理回路の中で実行される。

第８ｂ図は、新規な電荷検出モード／電荷増幅回路のま
た別の実施例の図面である。この実施例では、Ｎ十漂遊
拡散領域がＮ形つェルによって置き換えられている。こ
のノードに対する電位分布がノード構造体の上に点線で
示されている。Ｎ＋拡散領域５５がないことにより、検
出ノードそれ自身の中でｋＴＣ雑音は発生しない。それ
は、拡散領域を置き換えている検出ウェルからの電荷転
送が完全であるからである。この場合には、増幅器ｋＴ
Ｃ雑音を取り除くことだけが必要である。

ｋＴＣ雑音を完全に消去するすべてのフォトサイトに対
してではなく、■行のフォトサイトの電荷転送当り１回
だけ増幅器をリセットすることがまた可能である。

第９ｂ図は第８ｂ図の実施例に対するタイミン２ グ図であって、この実施例に対する動作パルス順序が示
されている。増幅器リセット・パルスとリセット・ゲー
ト・パルスが一致しうることに注目されたい。φｃ１２
．４とφ。、１．３に示されている点線のパルスは、暗
い基準画素の期間中、ライン当りただ１つのこのような
パルスが存在することを示す。

ＣＣＤ／Ｃ３Ｓイメージ・センサを組み上げる工程はダ
ブル・ポリ単一レベル金属Ｐ形つェルＣＭＯ３工程であ
る。設計規則は比較的伝統的であって、大部分の配列体
の寸法は１．６ミクロンであり、そして接触体穴の寸法
は１．２旦クロンである。周縁回路領域の中のＰ形つェ
ル領域はＣＣＤレジスタのためのＰ形つェル領域と同じ
である。

このことは複雑な工程を大幅に簡単にする。この工程の
中に組み込まれたＣＣＤ構造体は、２相ダブル・ポリＮ
形埋込みチャンネルＣＯＤである。

第１０ａ図〜第１０ｃ図はこの簡略化された製造順序の
基本的段階を示している。主要な処理サイクルの最初は
、Ｎ十形半導体基板７８の中に作成３ されたＮ形半導体領域７４の中へ、Ｐ形つェル７２のイ
オン注入と拡散を行なうことである。その後、厚いフィ
ールド酸化物８０が成長される。このフィールド酸化物
８０は、各トランジスタの活性領域とＣＣＤアレイを取
り囲んでいる。この厚いフィールド領域にはまた、酸化
の前に、寄生導電チャンネルができるのを防止するため
に、適切なチャンネル・ストップ注入体（図示されてい
ない）が注入される。その後、第１ゲート酸化と、埋込
みチャンネル領域８２の注入と、第１多結晶シリコンの
沈着とが行なわれる。この第１多結晶シリコンが沈着さ
れた後、抵抗性ゲート８４を作成するために、それにホ
ウ素不純物をわずかに添加することが好ましい。この多
結晶シリコンに二酸化シリコン８６を沈着することによ
って蓋をかぶせ、その後、抵抗性ゲー）ＣＣＤ／Ｃ３Ｓ
電荷転送チャンネルの領域を定めるためにパターンに作
られる。その後、露出した多結晶シリコン対してホウ素
不純物の添加が再び行なわれて、その導電率が大きくさ
れる。

第１多結晶シリコンを通してホウ素をイオン注入４ することによって、ＣＣＤチャンネル・ストップ領域が
定められる。ここで注目すべき重要な特徴は、垂直ＣＣ
Ｄチャンネルの上に沈着されたパターンに作られた蓋酸
化物８６は、ＣＣＤチャンネル・ストップ領域９０と抵
抗性ゲートを自己整合させる役割りを果たすことである
。その後、フォトレジストと蓋酸化物８６の組み合わせ
体をマスクとして用いて、第１多結晶レベル８４にエツ
チングが行なわれる。この段階の後、薄いゲート酸化物
８６がエツチングによって除去され、そして第２ゲート
酸化物（図示されていない）が成長され、そして第２レ
ベルの多結晶シリコン９４のためのレベル間分離かえら
れる。その後、ＣＯＤ障壁の注入と、周縁回路のための
闇値シフト調整のブランケット注入が行なわれる。その
後に行なわれる段階は、第２多結晶シリコン・ゲート・
レベル９２の沈着、不純物添加、およびパターンに作成
の諸段階である。この工程順序の最後の重要な段階は、
フォトサイト・ゲートを作成する段階である。選定され
たフォトサイト構造体は実際上の状態概念に基づ５ いており、そして実際上のゲート９４が浅いホウ素注入
によって作威される。残っている工程段階は、０ＭＯ３
）ランジスタのためのＮ＋ソース領域９６およびＮ＋ド
レイン領域９８とＰ＋ソース領域１００およびＰ＋ドレ
イン領域１０２との注入段階と、レベル間酸化物の沈着
段階と、金属相互接続体のための接触体穴を開口する段
階と、金属バス相互接続体を沈着しかつその形を定める
段階と、保護用酸化物被覆体を沈着する段階と、最後に
イメージ・センサのための光遮蔽体を沈着しかつその形
を定める段階である。接合用パッドから酸化物をエツチ
ングによって除去することによって、工程が完了する。

第１１図および第１２図は、装置の最も重要な領域の設
計構成を示した図面である。第１１図はフォトサイト２
の配置を示している。ここで注意すべき重要な特徴は、
抵抗性ゲート８４に対して金属バス１０４が接触して配
置されていることである。

第１多結晶シリコン・レベルに対する接触体用穴が、活
性ＣＣＤ／Ｃ３Ｓチャンネルの上でなく、６ チャンネル・ストップ領域９０の上に作威される。

このことにより、もしこのように作威しなければ、多結
晶シリコンとアルミニウムが合金化することによる多結
晶シリコン・ゲート仕事関数の変化によって、ＣＣＤチ
ャンネル内に生ずる寄生電位ウェルをなくすことができ
る。したがって、抵抗性ゲート８４に対する駆動信号は
、接触体用穴から延長されているＰ十不純物添加領域９
０を通して、横方向に供給される。フォトサイト２それ
自身は、第１１図に示されているように、実際上のウェ
ルとクロックされた障壁構造体との組み合わせ体である
。実際上のゲートの概念はフォトサイト２からの完全な
電荷転送の利点を有し、この利点により画像の遅延が防
止される。

この新規な装置のアーキテクチャにおけるまた別の重要
な構成は、ＣＣＤ／Ｃ３Ｓ垂直電荷転送チャンネル８の
間の界面と、蓄積ウェル１４と、多重水平シフト・レジ
スト１８である。これらは第１２図に示されている。第
１２図に示されているように、超掃引電荷が２行の蓄積
ウェル１４の中に蓄積７ される。この電荷はまた、ゲート４２を通して、電荷ク
リアリング・ドレイン４４へ向けて進めることができる
。ここでは２行の収集ウェルが用いられていて、それに
より、１つの水平ブランキング期間内に２ラインのデー
タの転送のための蓄積かえられる。電荷蓄積領域には多
重化ゲート４８が接続されていて、それにより、水平フ
ォトサイトの対から垂直シーケンスへ電荷を再配分する
。それから、これらの領域からの電荷は、転送ゲート１
６によって分離された、多重水平レジスタ１８の中へ進
む。最も外側の端のレジスタの転送ゲートは、電荷クリ
アリング・ドレイン５０で、このレジスタをインタフェ
ースして連結する。第１２図に示されているすべての領
域の中の電荷転送は、対応するゲートに加えられたバイ
アスに対応してウェルからウェルへ電荷が流れるとして
、この図において容易に理解することができる。

以上の説明に関して更に以下の項を開示する。

（１）半導体基板の中に配置され、かつ、入射光に比例
して電荷キャリアを蓄積する、フォトサイ８ トの平面アレイと、 前記基板の中に配置され、かつ、前記フォトサイトの選
定された行から前記蓄積された電荷キャリアを受け取る
ように結合された、一連の細長い柱状の電荷転送チャン
ネルと、 前記電荷転送チャンネルの中の関連した電荷転送チャン
ネルの上におのおのが配置された複数個の部品と、 前記電荷転送チャンネルの中の前記蓄積された電荷キャ
リアの移動を制御する制御パルスを複数個の前記細長い
部品に供給するように結合されたスキャナと、 後での読み出しのために前記蓄積された電荷を記憶する
ための装置と、 を有するイメージ・センサ装置。

（２）第１項において、前記蓄積された電荷キャリアを
前記電荷転送チャンネルへ転送するためにフォトサイト
の選定された行を呼出すためのアドレス・デコーダをさ
らに有する、イメージング装置。

９ （３）第１項において、前記細長い部品が抵抗性ゲート
である、イメージング装置。

（４）第１項において、前記スキャナが進行波パルスを
前記細長い部品に送るように結合された進行波駆動回路
を有する、イメージング装置。

（５）第４項において、前記進行波駆動回路が遅延線路
を有し、かつ、前記遅延線路が前記遅延線路に沿っての
選定された点において前記細長い部品と前記遅延線路と
の間に結合された複数個の大電流駆動器を有する、イメ
ージング装置。

（６）入射光に応答して電荷キャリアを蓄積するフォト
アレイの平面アレイと、 前記蓄積された電荷キャリアを前記フォトサイトの選定
された行から受け取るように結合された一連の細長い電
荷転送チャンネルと、前記フォトサイトの選定された行
の中の前記蓄積された電荷キャリアを前記電荷転送チャ
ンネルの中へ転送するためのアドレス・デコーダと、 前記電荷転送チャンネルの中の前記蓄積され０ た電荷キャリアの運動を制御するために前記電荷転送チ
ャンネルに結合されたスキャナと、前記フォトサイトの
複数個の別個の行の前記蓄積された電荷キャリアを記憶
するための記憶装置と、 前記フォトサイトの別個の行に対する前記蓄積された電
荷キャリアを多重チャンネル出力信号として選択的に読
み出すための読み出し装置と、 を有するイメージング装置のためのアーキテクチャ。

（７）第６項において、前記電荷転送チャンネルの中の
前記蓄積された電荷キャリアの運動を制御するために前
記スキャナからパルスを伝達するように結合された一連
の関連した細長い部品によって前記細長い電荷転送チャ
ンネルが前記スキャナに結合される、アーキテクチャ。

（８）第７項において、前記細長い部品がそれぞれの電
荷転送チャンネルの上にある抵抗性ゲートである、アー
キテクチャ。

１ （９）第７項において、前記スキャナが前記細長い部品
に進行波パルスを供給するように結合された進行波駆動
回路を有する、アーキテクチャ。

００）第１項において、前記電荷転送チャンネルの中の
前記蓄積された電荷キャリアを多数個のクリアリング・
ドレインに選択的に進めることができるように前記記憶
装置と一連の前記電荷転送チャンネルとの間に結合され
た一連のクリアリング・ゲートをさらに有する、アーキ
テクチャ。

（１０第１項において、前記読み出し装置が前記記憶装
置と前記イメージング装置の多重チャンネル出力との間
に結合された１対のマルチプレクサを有する、アーキテ
クチャ。

θカ　第９項において、前記進行波駆動回路が遅延線路
を有し、かつ、前記遅延線路が前記遅延線路に沿っての
選定された点において前記細長い部品と前記遅延線路と
の間に結合された複数個の大電流駆動器を有する、アー
キテクチャ。

６つ　入射光に応答して電荷キャリアを蓄積する）２ オドサイトの平面アレイと、 前記フォトサイトの選定された列から前記蓄積された電
荷キャリアを受け取るように結合された一連の細長い電
荷転送チャンネルと、前記フォトサイトの選定された行
の中の前記蓄積された電荷キャリアを前記電荷転送チャ
ンネルへ転送するためのアドレス・デコーダと、前記電
荷転送チャンネルの中の前記蓄積された電荷キャリアの
運動を制御するために前記電荷転送チャンネルに結合さ
れたスキャナと、前記平面アレイ全体の前記蓄積された
電荷キャリアの全部を記憶するための記憶装置と、前記
アレイ全体の前記蓄積された電荷キャリアを多重チャン
ネル出力信号として選択的に読み出すための読み出し装
置と、 を有するイメージング装置のためのアーキテクチャ。

０４１　　第１３項において、前記電荷転送チャンネル
の中の前記蓄積された電荷キャリアの運動を制御するた
めに前記スキャナからパルスを伝達す３ るように結合された一連の関連した細長い部品によって
前記細長い電荷転送チャンネルが前記スキャナに結合さ
れる、アーキテクチャ。

０５）第１３項において、前記細長い部品がそれぞれの
電荷転送チャンネルの上にある抵抗性ゲートである、ア
ーキテクチャ。

０６）第１３項において、前記スキャナが前記細長い部
品に進行波パルスを供給するように結合された進行波駆
動回路を有する、アーキテクチャ。

０７１　　第１３項において、前記電荷転送チャンネル
の中の前記蓄積された電荷キャリアを多数個のクリアリ
ング・ドレインに選択的に進めることができるように前
記記憶装置と一連の前記電荷転送チャンネルとの間に結
合された一連のクリアリング・ゲートをさらに有する、
アーキテクチャ。

０ＩＩＤ　　第１３項において、前記読み出し装置が前
記記憶装置と前記イメージング装置の多重チャンネル出
力との間に結合された１対のマルチプレクサを有する、
アーキテクチャ。

４ ０９）第１３項において、前記進行波駆動回路が遅延線
路を有し、かつ、前記遅延線路が前記遅延線路に沿って
の選定された点において前記細長い部品と前記遅延線路
との間に結合された複数個の大電流駆動器を有する、ア
ーキテクチャ。

Ｃ２Ｇ＋　　像により送信される光に応答しておのおの
が電荷を蓄積するフォトサイトのアレイの上の前記像を
検出する段階と、 前記フォトサイトの１つの行を処理のために選定する段
階と、 信号の第１ラインを表すフォトサイトの前記行によって
蓄積された電荷を電荷転送チャンネルの関連した系列に
転送する段階と、 信号の前記第１ラインをイメージ装置の単一水平ブラン
キング間隔の間に前記アレイに隣接した蓄積バッファに
運び出す段階と、 前記単一水平ブランキング間隔の中の信号の少なくとも
第２ラインに対して前記検出する段階と、前記選定する
段階と、前記転送する段階と、前記運び出す段階とを繰
り返す段階と、５ 信号の前記第１ラインおよび前記第２ラインを前記イメ
ージ装置からの多重チャンネル出力信号として前記蓄積
バッファから読み出す段階と、 を有する電荷結合装置ＣＣＤイメージ装置のための像の
処理方法。

（２１）　　第２０項において、フォトサイトの前記行
を選定する前に前記電荷転送チャンネルの第１電荷クリ
アリング掃引を行なう段階をさらに有する、前記方法。

（２２）第２０項において、信号の前記第１ラインまた
は第２ラインを前記蓄積バッファの中に運び出す前に前
記蓄積バッファの選定された部分の第２電荷クリアリン
グ掃引の段階をさらに有する、前記方法。

（２３）第２０項において、信号の前記第１ラインまた
は第２ラインの前記記憶バッファへの前記運び出しの間
前記電荷転送チャンネルの中の過剰電荷をクリアリング
・ドレインの中へ進める段階をさらに有する、前記方法
。

６ （２４）前記イメージによって送信される光に応答して
おのおのが電荷を蓄積するフォトサイトのアレイの上の
像を検出する段階と、 前記フォトサイトのＩつの行を処理のために選定する段
階と、 信号の１つのラインを表すフォトサイトの前記行によっ
て蓄積された電荷を電荷転送チャンネルの関連した系列
に転送する段階と、前記イメージ装置の１つの水平ブラ
ンキング間隔の間に前記アレイに隣接した蓄積バッファ
に信号の前記ラインを運び出す段階と、前記アレイの信
号のすべての前記ラインに対して前記検出する段階と、
前記選定する段階と、前記転送する段階と、前記運び出
す段階とを繰り返す段階と、 前記蓄積バッファの中の信号の前記ラインを前記イメー
ジ装置からの多重チャンネル出力信号として読み出す段
階と、 を有する電荷結合装置ＣＯＤイメージ装置のための像の
処理方法。

７ （２５）　　第２４項において、フォトサイトの前記行
の選定の前に前記電荷転送チャンネルの第１電荷クリア
リング掃引を行なう段階をさらに有する、前記方法。

（２６）　　第２４項において、信号の前記ラインのお
のおのを前記蓄積バッファの中へ運び出す前に前記蓄積
バッファの選定された部分の第２電荷クリアリング掃引
の段階をさらに有する、前記方法。

（２７）　　第２４項において、信号の前記ラインのお
のおのを前記蓄積バッファへの前記運び出しの間前記電
荷転送チャンネルの中の過剰電荷をクリアリング・ドレ
インの中へ進める段階をさらに有する、前記方法。

（２８）第２４項において、前記蓄積バッファが２個の
独立に呼び出し可能なフレーム記憶装置を有する、前記
方法。

（２９）半導体構造体の中の蓄積された電荷キャリアの
領域の上にありかつ前記電荷キャリア蓄積領域から平面
絶縁体領域によって分離された電８ 荷転送回路のための出力ゲートと、 前記出力ゲートとコンデンサの第１端子とに結合された
第１ゲートと、前記コンデンサの第２端子に結合された
第１ドレインと、第１ノードに結合された第■ソースと
を有する第１トランジスタと、 前記出力ゲートとコンデンサの第１端子とに結合された
第２ゲートと、前記コンデンサの第２端子に結合された
第２ドレインと、第２ノードに結合された第２ソースと
を有する第２トランジスタと、 前記コンデンサの第２端子に結合された第３ゲートと、
第１電圧源に結合された第３ドレインと、前記第１ノー
ドに結合された第３ソースとを有する第３トランジスタ
と、 コンデンサの第２端子に結合された第４ゲートと、第２
電圧源に結合された第４ドレインと、前記第２ノードに
結合された第４ソースとを有する第４トランジスタと、 前記第１電圧源に結合された第５ゲートと、９ 前記第１ノードに結合された第５ドレインと、前記第２
電圧源に接続された第５ソースとを有する第５トランジ
スタと、 前記電圧源に結合された第６ゲートと、前記第２ノード
に結合された第６ドレインと、前記第１電圧源に結合さ
れた第６ソースとを有する第６トランジスタと、 前記コンデンサの両端に接続されたリセット・スイッチ
と、 前記コンデンサの第２端子の電圧を検出するために結合
されかつ前記センシング回路のための出力信号を送信す
るために結合された出力回路と、 を有する半導体構造体の領域の中に蓄積された電荷キャ
リアを検出するための集積回路に用いられる増幅器。

（３０）　　第２９項において、蓄積された電荷キャリ
アの前記領域が前記半導体構造体の中の拡散領域である
、増幅回路。

（３１）第２９項において、蓄積された電荷キャリ０ アの前記領域が前記半導体構造体の中のＮ形つェルであ
る、増幅器。

（３２）　　第２９項において、前記増幅回路のおのお
のが同じ半導体構造体の上に前記電荷転送回路として製
造される、増幅回路。

（３３）　　第２９項において、前記トランジスタのす
べてが０ＭＯ３）ランジスタである、増幅回路。

（３４）第２９項において、前記出力回路がデュアル・
ステージ・ソース・フォロワ回路である、増幅回路。

（３５）　　Ｎ十形エビタクシャル半導体基板を作成す
る段階と、 前記基板の上にＮ形半導体層を作成する段階と、 前記Ｎ形層の中に一連のＰ形半導体ウェルを作成する段
階と、 前記基板の上に第１絶縁体層を成長させる段階と、 前記Ｐ形半導体ウェルの選定されたウェルの中にＮ形半
導体埋込みチャンネルＮ域を作成す５す る段階と、 前記埋め込みチャンネル領域の近傍の前記絶縁体層の中
に第１系列のチャンネル・ストップ領域を作成する段階
と、 一連の相互に接続された第１信号導電路および第２信号
導電路を定めるために前記第１絶縁体層の上に前記埋込
みチャンネル領域を接続するパターンに作成された第１
多結晶シリコン層を沈着する段階と、 一連の電荷キャリア輸送チャンネルを定めるために前記
埋込みチャンネル領域の上の前記第１多結晶シリコン層
の上にパターンに作成された絶縁体を沈着する段階と、 前記電荷キャリア輸送チャンネルのそれぞれに隣接して
第２の一連のチャンネル・ストップ領域を作成する段階
と、 パターンに作成された前記第１号多結晶シリコン層の上
に第２絶縁体層を作成する段階と、前記イメージ・セン
サに対する周縁回路のための相互接続体を定めるために
前記第２絶縁体２ 層の上に前記埋込み領域を接続するパターンに作成され
た第２多結晶シリコン層を沈着する段階と、 前記導電路および電荷キャリア輸送チャンネルの前記相
互接続体に隣接した前記埋込みチャンネル領域の中に一
連の実際上のウェルを作成する段階と、 前記埋込みチャンネル領域に隣接した前記Ｎ形半導体層
の中に複数個の０ＭＯ３）ランジスタを定める段階と、 前記実際上のウェルの前記周縁回路への接続のために前
記第２多結晶シリコン層の上に単一層金属相互接続体ア
レイを作成する段階と、を有するイメージ・センサの製
造法。

（３６）第３５項において、前記第１信号導電路と前記
第２信号導電路がそれぞれ異なる不純物添加量を有する
、製造法。

（３７）第３５項において、前記第２系列のチャンネル
・ストップ領域を作成する前記段階が前記埋込みチャン
ネル領域の上の前記第１多結晶シ３ リコンの前記パターンに作成された絶縁体によって被覆
されていない部分にホウ素を注入する段階を有する、製
造法。

（３８）第３５項において、前記実際上のウェルを作成
する前記段階がホウ素を注入する段階を有する、製造法
。

（３９）第１導電形の半導体基板と、 前記基板の上に作成された前記第１導電形の第１半導体
層と、 前記半導体層の中に作成されかつ入射光に応答して電荷
キャリアを蓄積するフォトサイトのアレイと、 フォトサイトの前記アレイの上に作成され、かつ、それ
ぞれ電荷キャリア輸送および電荷キャリア掃引ゲートを
構成する複数個の相互接続された第１部分および第２部
分を有する、パターンに作成された第２半導体層と、 パターンに作成された前記第２半導体層の上に作成され
た半導体絶縁体層と、 前記絶縁体層の上に作成され、かつ、前記フ４ ォ１−サイトを選定された周縁回路に結合する複数個の
細長い相互接続された部分を有する、パターンに作成さ
れた第３半導体層と、 前記基板の上に作成されかつパターンに作成された前記
第２半導体層を電荷掃引スキャナ回路に結合する細長い
金属接続体のアレイと、を有するイメージ・センサ装置
に用らいれる光センシング半導体構造体。

（４０）　　第３９項において、前記フォトサイトが前
記第１半導体層の中に作成された第１半導体形の埋込み
チャンネル領域とおよび前記埋込みチャンネル領域の中
に作成された第２半導体形の実際上のゲート領域とを有
する、半導体構造体。

（４１）　　第３９項において、パターンに作成された
前記第２半導体層の前記第１部分および前記第２部分が
異なる不純物添加量を有する、半導体構造体。

（４２）第３９項において、前記第１半導体材料がＮ形
でありおよび前記第２半導体材料がＰ形である、半導体
構造体。

５ （４３）　　第３９項において、パターンに作成された
前記第２半導体層および前記第３半導体層が多結晶シリ
コンである、半導体構造体。

（４４）高分解能と高画素密度とを有するセンサをそな
えた、用途の広いイメージ・センサ群に用いることがで
きる、新規な高特性ＣＣＤイメージ・センサの技術が開
示された。開示されたセンサのアーキテクチャは、ブル
ーミングや像の滲みのような通常の問題点を解決するた
めに開発された、新規な電荷超掃引概念に基づいている
。電荷超掃引は、ライン間転送ＣＯＤ装置と同じように
、フォトサイトの間に配置された非常に狭い垂直チャン
ネルの中で起こる。この場合の違いは、電荷はある程度
に長いいかなる時間の間もこれらの領域の中に蓄積され
ることは決してな（、そして新規な抵抗性ゲート進行波
掃引技術を用いて運び出される。この電荷超掃引法によ
りまた、単一水平ブランキング間隔の間に、アレイ内の
いずれかの位置に配置されたフォトサイトから蓄積バッ
ファへ、データの複６ ４゜ 数個のラインの高速電荷転送が可能である。

【図面の簡単な説明】

第１ａ図から第１ｃ図まではセグメントに分けられた電
荷転送チャンネルを用いた先行技術によるＣＣＤイメー
ジ・センサの正面概要図と側面概要図、および垂直電荷
転送チャンネルの中の電荷電位分布の概要図、第２ａ図
から第２ｃ図までは新規なスキャナ回路に結合された連
続した抵抗性ゲート電荷転送チャンネルを用いた新規な
ＣＣＤ／Ｃ３Ｓイメージ・センサの平面概要図と側面概
要図、および垂直抵抗性ゲート電荷転送チャンネルの中
の電荷電位分布の概要図、第３図は多重チャンネル読み
出しをそなえたライン間転送Ｃ３Ｓと同様のアーキテク
チャを有するＣＣＤ／Ｃ３Ｓイメージ・センサの概要図
、第４図は多重チャンネル読み出しをそなえたフレーム
・ライン間転送と同様のアーキテクチャを有するＣＣＤ
／Ｃ３Ｓイメージ・センサの概要図、第５図は、水平ブ
ランキング間隔の間に起こる動作のパルス順序を示した
、氷見７ 明によって作成されたＣＣＤ／Ｃ３Ｓイメージ・センサ
のタイミング図、第６図は、回路を構成するのに用いら
れるＣＭＯ３反転器ステージと分布ＲＣ回路とを示した
、新規なＣＣＤ／Ｃ３Ｓイメージ・センサのためのスキ
ャナに用いられる進行波駆動回路の回路図、第７図は、
ＣＣＤイメージ・センサおよび関連するソース・フォロ
ワ増幅回路と共に用いられる、先行技術による漂遊拡散
電荷検出ノード構造体の横断面図、第８ａ図はＣＣＤイ
メージ・センサに用いられる新規な静電容量結合漂遊拡
散電荷検出ノード構造体の横断面図、およびｋＴＣ雑音
と寄生静電容量を相殺する新規なＣＭＯＳフィードバッ
ク増幅回路図、第８ｂ図は、漂遊拡散がＮ形電位ウェル
で置き換えられた、第８ａ図に示された新規な電荷検出
ノードのまた別の実施例図、第９ａ図は第８ａ図の検出
ノード／増幅回路に対する動作パルス順序を示したタイ
くング図、第９ｂ図は第８ｂ図の検出ノード／増幅回路
に対する動作パルス順序を示したタイミング図、８ 第１０ａから第１０ｃ図までは、本発明のＣＣＤ／Ｃ３
Ｓイメージ・センサを作成するために、Ｐ形ＣＭＯ３構
造体と同じチップの上に集積されたＮ形埋込みチャンネ
ルＣＣＤの製造の選定された段階の横断面図、第１１図
はＣＣＤ／ＣＳＳイメージ・センサのためのイメージ・
センサ・セルの平面図、ＡＡおよびＡ’　Ａ’に沿って
の横断面図、第１２図は、電荷収集ウェルと、マルチプ
レクサと、転送ゲートを有するシリアル・レジスタと、
電荷クリアリング・ドレインとを示した、本発明の新規
なＣＣＤ／Ｃ３Ｓイメージ・センサの重要な領域の概要
図。 〔符号の説明〕 ２　フォトサイト ８　電荷転送チャンネル ２８　スキャナ

Claims (2)

【特許請求の範囲】
1. （１）半導体基板の中に配置され、かつ、入射光に比例
   して電荷キャリアを蓄積する、フォトサイトの平面アレ
   イと、 前記基板の中に配置され、かつ、前記フォトサイトの選
   定された行から前記蓄積された電荷を受け取るように結
   合された、一連の細長い柱状の電荷転送チャンネルと、 前記電荷転送チャンネルの中の関連した電荷転送チャン
   ネルの上におのおのが配置された複数個の細長い部品と
   、 前記電荷転送チャンネルの中の前記蓄積された電荷キャ
   リアの移動を制御する制御パルスを複数個の前記細長い
   部品に供給するように結合されたスキャナと、 後での読み出しのために前記蓄積された電荷を記憶する
   ための装置と、 を有するイメージ・センシング装置。
2. （２）像により送信される光に応答しておのおのが電荷
   を蓄積するフォトサイトのアレイの上の前記像を検出す
   る段階と、 前記フォトサイトの１つの行を処理のために選定する段
   階と、 信号の第１ラインを表すフォトサイトの前記行によって
   蓄積された電荷を電荷転送チャンネルの関連した系列に
   転送する段階と、 信号の前記第１ラインをイメージ装置の単一水平ブラン
   キング間隔の間に前記アレイに隣接した蓄積バッファに
   運び出す段階と、 前記単一水平ブランキング間隔の間に信号の少なくとも
   第２ラインに対して前記検出する段階と、前記選定する
   段階と、前記転送する段階と、前記運び出す段階とを繰
   り返す段階と、 信号の前記第１ラインおよび前記第２ラインを前記イメ
   ージ装置からの多重チャンネル出力信号として前記蓄積
   バッファから読み出す段階と、を有する電荷結合装置（
   ＣＣＤ）イメージ装置のための像の処理方法。