JPH03220778A - Ｍｏｓ型不揮発性半導体記憶装置の製造方法 - Google Patents
Ｍｏｓ型不揮発性半導体記憶装置の製造方法Info
- Publication number
- JPH03220778A JPH03220778A JP2016838A JP1683890A JPH03220778A JP H03220778 A JPH03220778 A JP H03220778A JP 2016838 A JP2016838 A JP 2016838A JP 1683890 A JP1683890 A JP 1683890A JP H03220778 A JPH03220778 A JP H03220778A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- polycrystalline silicon
- film
- silicon film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＯＳ型不揮発性半導体記憶装置の製造方法
に関し、特に浮遊ゲート電極と制御ゲート電極の積層構
造を有するＭＯＳ型不揮発性半導体装置の製造方法に関
する。
に関し、特に浮遊ゲート電極と制御ゲート電極の積層構
造を有するＭＯＳ型不揮発性半導体装置の製造方法に関
する。
従来、この種のＭＯ３型不揮発性半導体記憶装置の製造
方法は第２図に示す様に、まずＰ型Ｓｉからなる半導体
基板１上に絶縁膜２として例えば３０ｎｍ〜１１００ｎ
の厚さの熱酸化膜を形成しく第２図（ａ））、フォトレ
ジスト膜４を用いた公知のフォトリソグラフィー技術を
用いて絶縁膜２及び半導体基板１の一部を順次選択的に
除去して溝を形成して素子形成領域を区画しく第２図（
ｂ））、フォトレジスト膜４を除去した後に例えば化学
気相成長法（以下ＣＶＤ法と称す）によりリンやホウ素
を含有した酸化シリコン膜を厚さ１０００〜２０００ｎ
ｍ形威し、８０００Ｃ〜１０００℃程度の熱処理を行な
ってリフローして平坦化することによって埋込み絶縁膜
６を形成しく第２図（Ｃ））、全面を半導体基板１の表
面が露出する迄エッチバックしく第２図（ｄ））、ゲー
ト絶縁膜７として例えば厚さ１０〜５０ｎｍの熱酸化膜
を形成し、全面に不純物例えばリンを含有した第１の多
結晶シリコン膜８を例えば厚さｌＯＯ〜５００ｎｍ形威
しく第２図（ｅ））、フォトレジスト膜９を用いた公知
のフ才１へリソグラフィー技術により所定の領域の第１
の多結晶シリコン膜８をエツチング除去しく第２図（ｆ
〉〉、フォトレジスト膜９を除去した後に第１の多結晶
シリコン膜上に第２の絶縁膜１０として例えば厚さ１０
〜１１００ｎの熱酸化膜を形成し、不純物例えばリンを
含有した第２の多結晶シリコン膜１１を形成しく第２図
（ｇ））、所定形状にパタニングして浮遊ゲート電極−
制御ゲート絶縁膜制御ゲート電極の積層構造を形成した
のちこの積層構造及び埋込み絶縁膜８からなるフィール
ド酸化膜をマスクとしてＮ型不純物を注入して半導体基
板１の表面部に拡散層を形成し、眉間絶縁膜■２を形成
し、コンタクト孔を形成し、配線電極１３を形成し、カ
バー絶縁膜１４を形成していた（第２図（ｈ〉）。
方法は第２図に示す様に、まずＰ型Ｓｉからなる半導体
基板１上に絶縁膜２として例えば３０ｎｍ〜１１００ｎ
の厚さの熱酸化膜を形成しく第２図（ａ））、フォトレ
ジスト膜４を用いた公知のフォトリソグラフィー技術を
用いて絶縁膜２及び半導体基板１の一部を順次選択的に
除去して溝を形成して素子形成領域を区画しく第２図（
ｂ））、フォトレジスト膜４を除去した後に例えば化学
気相成長法（以下ＣＶＤ法と称す）によりリンやホウ素
を含有した酸化シリコン膜を厚さ１０００〜２０００ｎ
ｍ形威し、８０００Ｃ〜１０００℃程度の熱処理を行な
ってリフローして平坦化することによって埋込み絶縁膜
６を形成しく第２図（Ｃ））、全面を半導体基板１の表
面が露出する迄エッチバックしく第２図（ｄ））、ゲー
ト絶縁膜７として例えば厚さ１０〜５０ｎｍの熱酸化膜
を形成し、全面に不純物例えばリンを含有した第１の多
結晶シリコン膜８を例えば厚さｌＯＯ〜５００ｎｍ形威
しく第２図（ｅ））、フォトレジスト膜９を用いた公知
のフ才１へリソグラフィー技術により所定の領域の第１
の多結晶シリコン膜８をエツチング除去しく第２図（ｆ
〉〉、フォトレジスト膜９を除去した後に第１の多結晶
シリコン膜上に第２の絶縁膜１０として例えば厚さ１０
〜１１００ｎの熱酸化膜を形成し、不純物例えばリンを
含有した第２の多結晶シリコン膜１１を形成しく第２図
（ｇ））、所定形状にパタニングして浮遊ゲート電極−
制御ゲート絶縁膜制御ゲート電極の積層構造を形成した
のちこの積層構造及び埋込み絶縁膜８からなるフィール
ド酸化膜をマスクとしてＮ型不純物を注入して半導体基
板１の表面部に拡散層を形成し、眉間絶縁膜■２を形成
し、コンタクト孔を形成し、配線電極１３を形成し、カ
バー絶縁膜１４を形成していた（第２図（ｈ〉）。
上述した従来のＭＯ３型不揮発性半導体記憶装置の製造
方法は、第２図（ｆ）に示す様に、第１の多結晶シリコ
ン膜８のパターンを形成する際にフォトリソグラフィー
技術を用いている為に以下の問題点がある。
方法は、第２図（ｆ）に示す様に、第１の多結晶シリコ
ン膜８のパターンを形成する際にフォトリソグラフィー
技術を用いている為に以下の問題点がある。
第３図（ａ）に示す様に、第１の多結晶シリコン膜８の
パターンを形成する際に位置合せずれが生じるのでゲー
ト絶縁膜７を完全に覆う為には位置合せずれに対する余
裕Ｌ２を持たせなければならずパターンが大きくなって
しまう。また、位置合せずれに対する余裕Ｌ２を小さく
してパターンを小さくしようとすると今度は、第１の多
結晶シリコン膜８と第２の多結晶シリコン膜１１との対
向面積が減少しこれらの間の容量値（つまり制御ゲート
電極−浮遊ゲート電極間容量値）が小さくなる為にデー
タの書込・消去スピードのような電気的性能が低下する
と云う問題が生じる。
パターンを形成する際に位置合せずれが生じるのでゲー
ト絶縁膜７を完全に覆う為には位置合せずれに対する余
裕Ｌ２を持たせなければならずパターンが大きくなって
しまう。また、位置合せずれに対する余裕Ｌ２を小さく
してパターンを小さくしようとすると今度は、第１の多
結晶シリコン膜８と第２の多結晶シリコン膜１１との対
向面積が減少しこれらの間の容量値（つまり制御ゲート
電極−浮遊ゲート電極間容量値）が小さくなる為にデー
タの書込・消去スピードのような電気的性能が低下する
と云う問題が生じる。
５
本発明のＭＯ３型不揮発性半導体記憶装置の製造方法は
、半導体基板の一主表面上に絶縁膜及び多結晶シリコン
膜を順次被着する工程と、フォトリソグラフィー技術を
用いて選択的に前記多結晶シリコン膜及び前記絶縁膜及
び前記半導体基板の一部を除去して前記半導体基板に溝
を形成して素子形成領域を区画する工程と、全面に前記
溝が全て埋まらない膜厚の第１の絶縁膜を被着する工程
と、全面に前記溝を全て埋める膜厚の埋込み絶縁膜を堆
積する工程と、前記多結晶シリコン膜の表面が露出する
迄全面をエッチバックする工程と、残った前記多結晶シ
リコン膜及び前記絶縁膜を順次除去した後露出した素子
形成領域の半導体基板表面にゲート絶縁膜を形成する工
程と、全面に不純物を含有した第１の多結晶シリコン膜
を被着する工程と、全面に平坦化物質を被着して表面を
平坦化した後に、前記第１の絶縁膜が露出す迄全面をエ
ッチバックする工程と、前記平坦化物質を除去した後、
前記埋込み絶縁膜の表面が前記第１の多結晶シリコン膜
の底面に一致する迄前記埋込み絶縁膜をエッチバックす
る工程と、前記第１の多結晶シリコン股上に第２の絶縁
膜を形成し、全面に不純物を含有した第２の多結晶シリ
コン膜を被着する工程と、フォトリソグラフィー技術を
用いて前記第２の多結晶シリコン膜、前記第２の絶縁膜
及び前記第１の多結晶シリコン膜を選択的に除去して浮
遊ゲート電極−制御グー１−絶縁膜−制御ゲート電極の
積層構造を形成する工程と前記半導体基板と逆導電型の
不純物を前記半導体基板に選択的に注入してソース領域
及びトレイン領域を形成する工程とを有するというもの
である。
、半導体基板の一主表面上に絶縁膜及び多結晶シリコン
膜を順次被着する工程と、フォトリソグラフィー技術を
用いて選択的に前記多結晶シリコン膜及び前記絶縁膜及
び前記半導体基板の一部を除去して前記半導体基板に溝
を形成して素子形成領域を区画する工程と、全面に前記
溝が全て埋まらない膜厚の第１の絶縁膜を被着する工程
と、全面に前記溝を全て埋める膜厚の埋込み絶縁膜を堆
積する工程と、前記多結晶シリコン膜の表面が露出する
迄全面をエッチバックする工程と、残った前記多結晶シ
リコン膜及び前記絶縁膜を順次除去した後露出した素子
形成領域の半導体基板表面にゲート絶縁膜を形成する工
程と、全面に不純物を含有した第１の多結晶シリコン膜
を被着する工程と、全面に平坦化物質を被着して表面を
平坦化した後に、前記第１の絶縁膜が露出す迄全面をエ
ッチバックする工程と、前記平坦化物質を除去した後、
前記埋込み絶縁膜の表面が前記第１の多結晶シリコン膜
の底面に一致する迄前記埋込み絶縁膜をエッチバックす
る工程と、前記第１の多結晶シリコン股上に第２の絶縁
膜を形成し、全面に不純物を含有した第２の多結晶シリ
コン膜を被着する工程と、フォトリソグラフィー技術を
用いて前記第２の多結晶シリコン膜、前記第２の絶縁膜
及び前記第１の多結晶シリコン膜を選択的に除去して浮
遊ゲート電極−制御グー１−絶縁膜−制御ゲート電極の
積層構造を形成する工程と前記半導体基板と逆導電型の
不純物を前記半導体基板に選択的に注入してソース領域
及びトレイン領域を形成する工程とを有するというもの
である。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｊ）は本発明の一実施例を説明するた
めの工程順に示す半導体チップの縦断面図である。
めの工程順に示す半導体チップの縦断面図である。
まず、Ｐ型Ｓｉからなる半導体基板］−ａ上に絶縁膜２
ａを例えは熱酸化法により厚さ２０〜］、 ＯＯｎ ｍ
形成し、その上に多結晶シリコン膜３ａを例えば化学気
相成長法（以下ＣＶＤ法と称す〉により厚さ１００〜５
００ｎｍ堆積しく第１図（ａ）、公知のフォトリソグラ
フィー技術を用いて所定の領域の多結晶シリコン膜３ａ
、絶縁膜２ａ及び半導体基板１ａの一部を順次エツチン
グ除去して溝を形成して素子形成領域を区画しく第１図
（ｂ））、全面に第１の絶縁膜５ａとして例えばＣＶＤ
法による窒化シリコン膜を厚さ１ｏ〜］、 ＯＯｎ ｍ
形成し、続いて全面に例えばＣＶＤ法による酸化シリコ
ン膜を厚さ１００〜１１０００ｎ堆積し、８００℃〜１
ｏｏｏ℃程度の熱処理を行なって表面を平坦化して埋込
み絶縁膜６ａを形成しく第１図（ｃ））、全面を多結晶
シリコン膜３ａが露出する迄エッチバックしく第１図〈
ｄ））、多結晶シリコンＭ３ａを選択的エツチングによ
り除去し、全面を酸化膜エツチングガスに晒し絶縁膜２
ａを除去して半導体基板１ａの表面を露出させ（第１図
（ｅ））−ゲート絶縁膜７ａを例えば熱酸化法により厚
さ１０〜１１００ｎ形成し、全面に不純物例えばリンを
含有した第１−の多結晶シリコンＭ８ａを例えはＣＶＤ
法により厚さ］、 ＯＯ〜６００ｎｍ形成し、全面に平
坦化物質としてフォトレジスト膜９ａを形成して表面を
平坦化しく第１図（ｆ））、全面を埋込み絶縁膜６ａの
表面か露出する迄エッチバックして、第１の多結晶シリ
コン膜８ａを素子形成領域上に残しく第１図（ｇ））、
フォトレジスト膜９ａを除去した後に、全面を酸化膜エ
ツチングガスに晒し埋込み絶縁膜６ａの表面が第１の多
結晶シリコン膜８ａの底面に一致する迄エツチングしく
第１図（ｈ））、第］の多結晶シリコン膜８ａ上に第２
の絶縁Ｍ ］、 Ｏａを例えは熱酸化法により厚さ１０
〜１１００ｎ形成し、不純物例えはリンを含有した第２
の多結晶シリコン膜１ Ｆ、 ａを例えはＣＶＤ法によ
り厚さ１００〜６００ｎｍ形戒しく第１図（ｉ））、公
知のフォトリソグラフィー技術により第２の多結晶シリ
コン１１ａ、第２の絶縁膜１０ａ及び第１の多結晶シリ
コン膜８ａを順次エツチング除去することによってパタ
ーニングして浮遊ゲート電極−制御ゲート絶縁膜−制御
ゲート電極の積層構造を形成し、この積層構造及び埋込
み絶縁膜６ａからなるフィールド絶縁膜をマスクとして
Ｎ型不純物を半導体基板表面部に選択的に注入してソー
ス領域及びドレイン領域を形成し、層間絶縁膜１２ａを
形成し、コンタクト孔を形成し、配線電極１３ａを形成
し、カバー絶縁膜］４ａを形成する（第１図（ｊ））。
ａを例えは熱酸化法により厚さ２０〜］、 ＯＯｎ ｍ
形成し、その上に多結晶シリコン膜３ａを例えば化学気
相成長法（以下ＣＶＤ法と称す〉により厚さ１００〜５
００ｎｍ堆積しく第１図（ａ）、公知のフォトリソグラ
フィー技術を用いて所定の領域の多結晶シリコン膜３ａ
、絶縁膜２ａ及び半導体基板１ａの一部を順次エツチン
グ除去して溝を形成して素子形成領域を区画しく第１図
（ｂ））、全面に第１の絶縁膜５ａとして例えばＣＶＤ
法による窒化シリコン膜を厚さ１ｏ〜］、 ＯＯｎ ｍ
形成し、続いて全面に例えばＣＶＤ法による酸化シリコ
ン膜を厚さ１００〜１１０００ｎ堆積し、８００℃〜１
ｏｏｏ℃程度の熱処理を行なって表面を平坦化して埋込
み絶縁膜６ａを形成しく第１図（ｃ））、全面を多結晶
シリコン膜３ａが露出する迄エッチバックしく第１図〈
ｄ））、多結晶シリコンＭ３ａを選択的エツチングによ
り除去し、全面を酸化膜エツチングガスに晒し絶縁膜２
ａを除去して半導体基板１ａの表面を露出させ（第１図
（ｅ））−ゲート絶縁膜７ａを例えば熱酸化法により厚
さ１０〜１１００ｎ形成し、全面に不純物例えばリンを
含有した第１−の多結晶シリコンＭ８ａを例えはＣＶＤ
法により厚さ］、 ＯＯ〜６００ｎｍ形成し、全面に平
坦化物質としてフォトレジスト膜９ａを形成して表面を
平坦化しく第１図（ｆ））、全面を埋込み絶縁膜６ａの
表面か露出する迄エッチバックして、第１の多結晶シリ
コン膜８ａを素子形成領域上に残しく第１図（ｇ））、
フォトレジスト膜９ａを除去した後に、全面を酸化膜エ
ツチングガスに晒し埋込み絶縁膜６ａの表面が第１の多
結晶シリコン膜８ａの底面に一致する迄エツチングしく
第１図（ｈ））、第］の多結晶シリコン膜８ａ上に第２
の絶縁Ｍ ］、 Ｏａを例えは熱酸化法により厚さ１０
〜１１００ｎ形成し、不純物例えはリンを含有した第２
の多結晶シリコン膜１ Ｆ、 ａを例えはＣＶＤ法によ
り厚さ１００〜６００ｎｍ形戒しく第１図（ｉ））、公
知のフォトリソグラフィー技術により第２の多結晶シリ
コン１１ａ、第２の絶縁膜１０ａ及び第１の多結晶シリ
コン膜８ａを順次エツチング除去することによってパタ
ーニングして浮遊ゲート電極−制御ゲート絶縁膜−制御
ゲート電極の積層構造を形成し、この積層構造及び埋込
み絶縁膜６ａからなるフィールド絶縁膜をマスクとして
Ｎ型不純物を半導体基板表面部に選択的に注入してソー
ス領域及びドレイン領域を形成し、層間絶縁膜１２ａを
形成し、コンタクト孔を形成し、配線電極１３ａを形成
し、カバー絶縁膜］４ａを形成する（第１図（ｊ））。
このようにして、第３図（ａ）、（ｂ）に示すように、
１素子の幅を（Ｌ１＋２ＸＬ２＋Ｗ）から（Ｌ］＋Ｗ＞
に低減することができる。浮遊ゲート電極−制御ゲート
電極間の容量は、浮遊グー１〜電極の形状が断面凹字形
をしているので従来例と同程度又はそれ以上にすること
が可能となる。
１素子の幅を（Ｌ１＋２ＸＬ２＋Ｗ）から（Ｌ］＋Ｗ＞
に低減することができる。浮遊ゲート電極−制御ゲート
電極間の容量は、浮遊グー１〜電極の形状が断面凹字形
をしているので従来例と同程度又はそれ以上にすること
が可能となる。
以上説明したように本発明は、素子分離用の溝と自己整
合して断面凹字形の、浮遊ゲート電極制御ゲート絶縁膜
−制御ゲート電極の積層構造を実現できるので、フォト
リソグラフィー技術における位置合せずれに対する余裕
分だけ平面的な素子寸法を小さくでき、又浮遊ゲート電
極−制御ゲ０ −ト電極間容量に依存するデータの書込・消去スピード
のような電気的特性の低下を招くことはない。従って、
ＭＯ３型不揮発性記憶装置の集積度を改善することがで
きる効果がある。
合して断面凹字形の、浮遊ゲート電極制御ゲート絶縁膜
−制御ゲート電極の積層構造を実現できるので、フォト
リソグラフィー技術における位置合せずれに対する余裕
分だけ平面的な素子寸法を小さくでき、又浮遊ゲート電
極−制御ゲ０ −ト電極間容量に依存するデータの書込・消去スピード
のような電気的特性の低下を招くことはない。従って、
ＭＯ３型不揮発性記憶装置の集積度を改善することがで
きる効果がある。
第１図（ａ）〜（ｊ）は本発明の一実施例を説明するた
めの工程順に示す半導体チップの断面図、第２図（ａ）
〜（ｈ）は従来例を説明するための工程順に示す半導体
チップの断面図、第３図（ａ）、（ｂ）はそれぞれ従来
例及び一実施例によるＭＯＳ型不揮発性半導体記憶装置
の素子寸法を説明するための図である。 １．１ａ・・・半導体基板、２，２ａ・・・絶縁膜、３
．３ａ・・・多結晶シリコン膜、４，４ａ・・・フォト
レジスト膜、５，５ａ・・・第１の絶縁膜、６，６ａ・
・・埋込み絶縁膜、７，７ａ・・・ゲート絶縁膜、８゜
８ａ・・・第１の多結晶シリコン膜、９，９ａ・・・フ
ォトレジスト膜、１０．１０ａ・・・第２の絶縁膜、１
１、ｌｌａ・・・第２の多結晶シリコン膜、１２゜２ａ
・・・層間絶縁膜、 １３゜ ３ａ・・・配線電極、 １４゜ １４ａ・・・カバー絶縁膜。
めの工程順に示す半導体チップの断面図、第２図（ａ）
〜（ｈ）は従来例を説明するための工程順に示す半導体
チップの断面図、第３図（ａ）、（ｂ）はそれぞれ従来
例及び一実施例によるＭＯＳ型不揮発性半導体記憶装置
の素子寸法を説明するための図である。 １．１ａ・・・半導体基板、２，２ａ・・・絶縁膜、３
．３ａ・・・多結晶シリコン膜、４，４ａ・・・フォト
レジスト膜、５，５ａ・・・第１の絶縁膜、６，６ａ・
・・埋込み絶縁膜、７，７ａ・・・ゲート絶縁膜、８゜
８ａ・・・第１の多結晶シリコン膜、９，９ａ・・・フ
ォトレジスト膜、１０．１０ａ・・・第２の絶縁膜、１
１、ｌｌａ・・・第２の多結晶シリコン膜、１２゜２ａ
・・・層間絶縁膜、 １３゜ ３ａ・・・配線電極、 １４゜ １４ａ・・・カバー絶縁膜。
Claims (1)
- 半導体基板の一主表面上に絶縁膜及び多結晶シリコン膜
を順次被着する工程と、フォトリソグラフィー技術を用
いて選択的に前記多結晶シリコン膜及び前記絶縁膜及び
前記半導体基板の一部を除去して前記半導体基板に溝を
形成して素子形成領域を区画する工程と、全面に前記溝
が全て埋まらない膜厚の第１の絶縁膜を被着する工程と
、全面に前記溝を全て埋める膜厚の埋込み絶縁膜を堆積
する工程と、前記多結晶シリコン膜の表面が露出する迄
全面をエッチバックする工程と、残った前記多結晶シリ
コン膜及び前記絶縁膜を順次除去した後露出した素子形
成領域の半導体基板表面にゲート絶縁膜を形成する工程
と、全面に不純物を含有した第１の多結晶シリコン膜を
被着する工程と、全面に平坦化物質を被着して表面を平
坦化した後に、前記第１の絶縁膜が露出す迄全面をエッ
チバックする工程と、前記平坦化物質を除去した後、前
記埋込み絶縁膜の表面が前記第１の多結晶シリコン膜の
底面に一致する迄前記埋込み絶縁膜をエッチバックする
工程と、前記第１の多結晶シリコン膜上に第２の絶縁膜
を形成し、全面に不純物を含有した第２の多結晶シリコ
ン膜を被着する工程と、フォトリソグラフィー技術を用
いて前記第２の多結晶シリコン膜、前記第２の絶縁膜及
び前記第１の多結晶シリコン膜を選択的に除去して浮遊
ゲート電極−制御ゲート絶縁膜−制御ゲート電極の積層
構造を形成する工程と前記半導体基板と逆導電型の不純
物を前記半導体基板に選択的に注入してソース領域及び
ドレイン領域を形成する工程とを有する事を特徴とする
ＭＯＳ型不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016838A JP2870086B2 (ja) | 1990-01-25 | 1990-01-25 | Ｍｏｓ型不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016838A JP2870086B2 (ja) | 1990-01-25 | 1990-01-25 | Ｍｏｓ型不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03220778A true JPH03220778A (ja) | 1991-09-27 |
| JP2870086B2 JP2870086B2 (ja) | 1999-03-10 |
Family
ID=11927346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016838A Expired - Lifetime JP2870086B2 (ja) | 1990-01-25 | 1990-01-25 | Ｍｏｓ型不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870086B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002538608A (ja) * | 1999-02-23 | 2002-11-12 | アクトランズ システム インコーポレイテッド | 自己整列ゲートを有するフラッシュメモリセル及び製造方法 |
| JP2005175486A (ja) * | 2003-12-09 | 2005-06-30 | Samsung Electronics Co Ltd | フラッシュメモリ素子の製造方法および該方法で製造したフラッシュメモリ素子 |
| JP2006310393A (ja) * | 2005-04-26 | 2006-11-09 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7151295B2 (en) | 2004-05-18 | 2006-12-19 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| US7214580B2 (en) | 2003-09-09 | 2007-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2008124517A (ja) * | 2008-02-15 | 2008-05-29 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US7382015B2 (en) | 1999-12-09 | 2008-06-03 | Kabushiki Kaisha Toshiba | Semiconductor device including an element isolation portion having a recess |
| JP2009088514A (ja) * | 2007-09-27 | 2009-04-23 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
-
1990
- 1990-01-25 JP JP2016838A patent/JP2870086B2/ja not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002538608A (ja) * | 1999-02-23 | 2002-11-12 | アクトランズ システム インコーポレイテッド | 自己整列ゲートを有するフラッシュメモリセル及び製造方法 |
| US7582928B2 (en) | 1999-12-09 | 2009-09-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and its manufacturing method |
| US7488646B2 (en) | 1999-12-09 | 2009-02-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and its manufacturing method |
| US7382015B2 (en) | 1999-12-09 | 2008-06-03 | Kabushiki Kaisha Toshiba | Semiconductor device including an element isolation portion having a recess |
| US7214580B2 (en) | 2003-09-09 | 2007-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7968399B2 (en) | 2003-09-09 | 2011-06-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7462531B2 (en) | 2003-09-09 | 2008-12-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2005175486A (ja) * | 2003-12-09 | 2005-06-30 | Samsung Electronics Co Ltd | フラッシュメモリ素子の製造方法および該方法で製造したフラッシュメモリ素子 |
| US7948038B2 (en) | 2004-05-18 | 2011-05-24 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| US7504304B2 (en) | 2004-05-18 | 2009-03-17 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| US7732873B2 (en) | 2004-05-18 | 2010-06-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| US7151295B2 (en) | 2004-05-18 | 2006-12-19 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| US8217468B2 (en) | 2004-05-18 | 2012-07-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| US8536657B2 (en) | 2004-05-18 | 2013-09-17 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| US8679916B2 (en) | 2004-05-18 | 2014-03-25 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and process of manufacturing the same |
| JP2006310393A (ja) * | 2005-04-26 | 2006-11-09 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7927949B2 (en) | 2005-04-26 | 2011-04-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| JP2009088514A (ja) * | 2007-09-27 | 2009-04-23 | Dongbu Hitek Co Ltd | 半導体素子及びその製造方法 |
| JP2008124517A (ja) * | 2008-02-15 | 2008-05-29 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870086B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994239B2 (ja) | Ｓｏｉトレンチ構造およびその製造方法 | |
| US6562681B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| JPH0475390A (ja) | 半導体記憶装置 | |
| JP3132435B2 (ja) | 半導体装置の製造方法 | |
| WO2002058136A1 (fr) | Dispositif de memoire non volatile a semiconducteur et procede de fabrication | |
| US6667227B1 (en) | Trenched gate metal oxide semiconductor device and method | |
| JPH10144886A (ja) | 半導体装置及びその製造方法 | |
| JPH03220778A (ja) | Ｍｏｓ型不揮発性半導体記憶装置の製造方法 | |
| JPH09205154A (ja) | 半導体装置及びその製造方法 | |
| JP2648448B2 (ja) | 半導体記憶装置のキャパシター製造方法 | |
| JP3963629B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000133728A (ja) | 不揮発性メモリ装置の製造方法 | |
| JP3314748B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US5031010A (en) | Semiconductor memory device and method of manufacturing the same | |
| JPH1012750A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3611445B2 (ja) | 半導体装置の製造方法 | |
| JPH07254652A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2833030B2 (ja) | 不揮発性半導体装置の製造方法 | |
| KR930004985B1 (ko) | 스택구조의 d램셀과 그 제조방법 | |
| TWI239598B (en) | Semiconductor memory device and manufacturing method thereof | |
| JPH10256402A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH03198377A (ja) | 浮遊ゲート型ｅｐｒｏｍ装置の製造方法 | |
| US6251769B1 (en) | Method of manufacturing contact pad | |
| JPH0237778A (ja) | 半導体記憶装置の製造方法 | |
| JP2876670B2 (ja) | 不揮発性半導体記憶装置の製造方法 |