JPH0322083B2 - - Google Patents
Info
- Publication number
- JPH0322083B2 JPH0322083B2 JP57133049A JP13304982A JPH0322083B2 JP H0322083 B2 JPH0322083 B2 JP H0322083B2 JP 57133049 A JP57133049 A JP 57133049A JP 13304982 A JP13304982 A JP 13304982A JP H0322083 B2 JPH0322083 B2 JP H0322083B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- base
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はトランジスタ増幅器に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transistor amplifier.
[従来の技術]
トランジスタ増幅器には、トランジスタのエミ
ツタに抵抗を接続した電流帰還型エミツタ増幅回
路があり、かかるトランジスタ増幅回路1を第1
図に示す。トランジスタQ1のエミツタは、エミ
ツタ抵抗REを介して負電源−Bに接続され、コ
レクタはコレクタ負荷抵抗RCを介して正電源+
Bに接続されている。入力信号Viがベースに加え
られてコレクタから出力V0として導出される構
成である。[Prior Art] A transistor amplifier includes a current feedback type emitter amplifier circuit in which a resistor is connected to the emitter of a transistor.
As shown in the figure. The emitter of transistor Q1 is connected to the negative power supply -B through the emitter resistor R E , and the collector is connected to the positive power supply + through the collector load resistor R C.
Connected to B. The configuration is such that an input signal V i is applied to the base and is derived from the collector as an output V 0 .
第1図の回路1の増幅素子であるトランジスタ
Q1のhFEが充分大きいとすれば、コレクタ電源IC
はエミツタ電流Iにほぼ等しく、これをI0とする
と、
I0=(Vi−VBE1)/RE ……(1)
が成立する。ここにVBE1はトランジスタQ1のベ
ース・エミツタ間電圧である。また、出力電圧
V0は次式にて示される。 Transistor which is an amplification element of circuit 1 in Fig. 1
If h FE of Q 1 is large enough, the collector power supply I C
is almost equal to the emitter current I, and if this is I0 , then I0 =(Vi-VBE1)/RE...(1) holds true. Here, V BE1 is the base-emitter voltage of transistor Q1. Also, the output voltage
V 0 is expressed by the following formula.
V0=+B−I0RC ……(2) (1),(2)式より次式が得られる。 V 0 =+B−I 0 R C ...(2) The following equation is obtained from equations (1) and (2).
V0=(+B−RC/RE・Vi)+RC/RE・VBE1 …(3)
[発明が解決しようとする課題]
(3)式から明白な如く、第1図に示す増幅回路の
出力電圧は、本来の出力(+B−RC/RE・Vi)の他
にRC/RE・VBE1なる、いわゆる歪成分が生ずること
が判る。これはトランジスタの非直線性によるも
のであつて、ベース・エミツタ間電圧VBEがI0に
対して非直線的関係にあるから、かかる増幅器に
おいては本質的に歪を有することになる。V 0 = (+B-R C /R E・Vi)+R C /R E・V BE1 ...(3) [Problem to be solved by the invention] As is clear from equation (3), the amplification shown in FIG. It can be seen that in the output voltage of the circuit, in addition to the original output (+B-R C /R E ·Vi), a so-called distortion component called R C /R E ·V BE1 is generated. This is due to the nonlinearity of the transistor, and since the base-emitter voltage V BE has a nonlinear relationship with I 0 , such an amplifier inherently has distortion.
この様な歪をなくすために負帰還を設ける方法
があるが、負帰還をかければ増幅度の低下をまね
き、所要の増幅度を得るには多数の増幅素子を用
いる必要がある。 There is a method of providing negative feedback to eliminate such distortion, but applying negative feedback leads to a decrease in the amplification degree, and it is necessary to use a large number of amplification elements to obtain the required amplification degree.
[課題を解決するための手段]
本発明の目的は、簡単な回路構成で増幅素子の
非直線性に起因する歪成分を除去することの可能
なトランジスタ増幅器を提供するものである。[Means for Solving the Problems] An object of the present invention is to provide a transistor amplifier capable of removing distortion components caused by nonlinearity of an amplifying element with a simple circuit configuration.
上記目的を達成するための本発明の手段は、ベ
ースに入力電圧が印加された第1のトランジスタ
を有し、前記入力電圧に対する前記第1のトラン
ジスタのコレクタに導出された出力電圧の比が、
n(nは、2以上の整数)なる第1の増幅回路と、
前記第1のトランジスタのコレクタに導出された
前記出力電圧が(n−1)個のダーリントン接続
されたトランジスタを介して印加されるベースを
有するエミツタ接地型の第2のトランジスタを具
備する第2の増幅回路とから成り、前記第1のト
ランジスタと前記ダーリントン接続されたトラン
ジスタ、及び第2のトランジスタの導電型を互い
に同一導電型としたことを特徴とするものであ
る。 The means of the present invention for achieving the above object comprises a first transistor to which an input voltage is applied to the base, and the ratio of the output voltage derived to the collector of the first transistor to the input voltage is:
a first amplifier circuit of n (n is an integer of 2 or more);
a second transistor of a common emitter type having a base to which the output voltage derived to the collector of the first transistor is applied through (n-1) Darlington-connected transistors; The first transistor, the Darlington-connected transistor, and the second transistor have the same conductivity type.
[実施例]
以下本発明につき、図面を用いて説明する。第
2図は本発明の基礎動作原理を示す回路図であ
り、増幅回路1は第1図の回路と同一構成であ
り、当該増幅回路1の前段に反転増幅回路2を用
いたものである。増幅回路2はトランジスタQ2
を有し、このトランジスタQ2はトランジスタQ1
と同一導電型のNPNトランジスタであり、抵抗
RBを介して接地され、コレクタは負荷抵抗RAを
介して正電源+Bへ接続されており、回路入力Vi
がトランジスタQ2の制御電極であるベースに印
加され、出力電圧としてのコレクタから出力VA
が導出され、トランジスタQ1の制御電極入力、
すなわち、ベース入力となつている。なお、増幅
回路1の正電源を+B2としている。[Example] The present invention will be described below with reference to the drawings. FIG. 2 is a circuit diagram showing the basic operating principle of the present invention. The amplifier circuit 1 has the same configuration as the circuit shown in FIG. 1, and an inverting amplifier circuit 2 is used in the preceding stage of the amplifier circuit 1. Amplifier circuit 2 is transistor Q 2
and this transistor Q 2 has a transistor Q 1
It is an NPN transistor of the same conductivity type as the resistor
The collector is connected to the positive power supply + B through the load resistor R A , and the circuit input V i
is applied to the base, which is the control electrode of transistor Q 2 , and the output V A from the collector as the output voltage
is derived and the control electrode input of transistor Q 1 ,
In other words, it is the base input. Note that the positive power supply of the amplifier circuit 1 is + B2 .
かかる回路構成において、前段増幅回路2の出
力VA及び後段増幅回路1の出力V0はそれぞれ次
式にて示される。 In such a circuit configuration, the output V A of the front-stage amplifier circuit 2 and the output V 0 of the rear-stage amplifier circuit 1 are respectively expressed by the following equations.
VA=+B1−RA/RB(Vi−VBE2) ……(4) VO=+B2−RC/RE(VA−VBE1) ……(5) (4),(5)式より次式が得られる。V A = +B 1 −R A /R B (V i −V BE2 ) …(4) V O = +B2−R C /R E (VA−VBE1) …(5) (4), (5) The following equation is obtained from the equation.
VO=+B2−RC/RE{+B1−RA/RBVi
+(RA/RBVBE2−VBE1)} ……(5)
となり、(6)式における歪項は(RA/RBVBE2−VBE1)
となる。ここで、トランジスタQ1及びQ2が等し
い特性を有しているものとすれば、例えば同一半
導体チツプ上に形成されているとすれば、電流IA
とIOが等しいと、両トランジスタのベース・エミ
ツタ間電圧VBE1,VBE2は共に等しくなり、よつて
上記歪項は(RA/RB−1)VBEとなる。従つてRA=
RBに選定することにより上記歪項は、零となつ
て出力VOには歪が発生しないことになる。なお、
抵抗RBおよびREによる帰還量を揃える必要があ
るために、RB=REとする必要もある。V O = +B 2 −R C /R E {+B 1 −R A /R B V i + (R A /R B V BE2 −V BE1 )} ...(5), and the distortion term in equation (6) becomes (R A / R B V BE2 − V BE1 ). Here, if transistors Q 1 and Q 2 have the same characteristics, for example, if they are formed on the same semiconductor chip, then the current I A
When and IO are equal, the base-emitter voltages V BE1 and V BE2 of both transistors are equal, and therefore the above distortion term becomes (R A /R B -1) V BE . Therefore, by selecting R A = R B , the distortion term becomes zero, and no distortion occurs in the output V O. In addition,
Since it is necessary to equalize the amount of feedback by the resistors R B and R E , it is also necessary to set R B = R E.
このように前段増幅回路2の抵抗RA及びRBを
等しくすることは、すなわち、増幅回路2を電圧
利得が1の増幅回路とすることであつて、それに
より歪成分が除去できることになる。 Setting the resistances R A and R B of the preamplifier circuit 2 to be equal in this way means making the amplifying circuit 2 an amplifying circuit with a voltage gain of 1, thereby making it possible to remove distortion components.
第3図は本発明の基礎動作原理によるための実
施例を示す回路図であり、トランジスタQ1及び
Q2をNチヤンネル接合型電界効果トランジスタ
を用いた場合を示している。回路入力Viはトラン
ジスタQ2の制御電極であるゲートに印加され、
出力電極としてドレインが用いられ、当該ドレイ
ンから出力VAが導される。当該出力はトランジ
スタQ1の制御電極であるゲートに印加され、出
力電極であるドレインから回路出力VOが導出さ
れる。そして両トランジスタのゲート・ソース間
電圧VGSを等しくして、抵抗RAとRBをも等しくす
ることにより同様に出力VOにおいて歪成分を除
去しうるものである。 FIG. 3 is a circuit diagram showing an embodiment based on the basic operating principle of the present invention, in which transistors Q1 and
This shows the case where Q 2 is an N-channel junction field effect transistor. The circuit input V i is applied to the gate, which is the control electrode of the transistor Q 2 ,
A drain is used as the output electrode, and the output V A is led from the drain. The output is applied to the gate, which is the control electrode, of the transistor Q1 , and the circuit output V O is derived from the drain, which is the output electrode. By making the gate-source voltage V GS of both transistors equal and making the resistors R A and R B also equal, the distortion component can be similarly removed from the output V O.
上記第2図,第3図の回路においては、RA=
RBとして、前段増幅回路2の入力電圧に対する
出力電圧の比を1、すなわち、電圧利得を1とし
たものであるが、以下に示す本発明による増幅器
はこの前段増幅器の電圧利得を2以上とするよう
にしたものであり、第4図の実施例の回路におい
ては、前段増幅器2の電圧利得を2としたもので
ある。 In the circuits shown in Figures 2 and 3 above, R A =
As R B , the ratio of the output voltage to the input voltage of the preamplifier circuit 2 is 1, that is, the voltage gain is 1. However, in the amplifier according to the present invention shown below, the voltage gain of the preamplifier is 2 or more. In the circuit of the embodiment shown in FIG. 4, the voltage gain of the preamplifier 2 is set to 2.
すなわち、RA/RB=2として、後段の増幅回
路1のトランジスタQ1にダーリントン接続した
NPNトランジスタQ3を設け、このトランジスタ
Q3のベースにトランジスタQ2のコレクタ出力VA
を印加する構成である。従つて出力VAはトラン
ジスタQ3及びQ1の各ベース・エミツタの2段の
PN接合を通るために、(6)式で示される歪項が次
式で示される。 In other words, with R A /R B = 2, Darlington connection is made to transistor Q 1 of amplifier circuit 1 in the subsequent stage.
Provide an NPN transistor Q 3 , and this transistor
The collector output of transistor Q 2 at the base of Q 3 V A
This is a configuration that applies . Therefore, the output V A is the two-stage base-emitter of transistors Q 3 and Q 1 .
In order to pass through the PN junction, the distortion term shown in equation (6) is shown as the following equation.
(RA/RB・VBE2−VBE3−VBE1) ……(7)
ここで、RA/RB=2とし、各トランジスタを
すべて同一特性とすれば、VBE1=VBE2=VBE3とす
ることができ、よつて、(7)項は零とすることが可
能である。 (R A /R B・V BE2 −V BE3 −V BE1 ) ...(7) Here, if R A /R B = 2 and all transistors have the same characteristics, then V BE1 = V BE2 = V BE3 , and therefore, term (7) can be set to zero.
一般に前段増幅回路2の電圧利得をn(nは2
以上の整数)してRA/RB=nとすれば、後段増
幅回路1のトランジスタQ1に(n−1)段のダ
ーリントン接続構成のトランジスタQ3を接続し、
各トランジスタQ1乃至Q3の導電型を互いに同一
導電型とすることにより歪を除去することができ
る。 Generally, the voltage gain of the preamplifier circuit 2 is set to n (n is 2
(integer above) and R A /R B = n, then (n-1) stage Darlington connection transistor Q 3 is connected to transistor Q 1 of the rear stage amplifier circuit 1,
Distortion can be removed by making the conductivity types of each of the transistors Q 1 to Q 3 the same.
すなわち、(n−1)段のダーリントン接続ト
ランジスタQ3を出力VAとトランジスタQ1のベー
スとの間に設け、トランジスタQ1と上記(n−
1)個のダーリントン接続トランジスタQ3とを
更にダーリントン接続する構成とすれば、出力
VAは(n−1)個のPN接合を介してトランジス
タQ1のベースへ入力され、所定の目的が達せら
れることになる。 That is, an (n-1) stage Darlington connection transistor Q3 is provided between the output V A and the base of the transistor Q1 , and the transistor Q1 and the (n-
1) If the Darlington connection transistor Q3 is further connected to the Darlington transistor, the output
V A is input to the base of transistor Q 1 through (n-1) PN junctions to achieve a predetermined purpose.
[効果]
以上、詳述した如く、本発明によれば負帰還を
かけることなく、簡単な回路構成で増幅素子の非
直線性に起因する歪を除去することができるの
で、良好なトランジスタ増幅器が得られる。[Effects] As detailed above, according to the present invention, distortion caused by nonlinearity of the amplifying element can be removed with a simple circuit configuration without applying negative feedback, so that a good transistor amplifier can be obtained. can get.
しかも、第1のトランジスタとダーリントン接
続トランジスタ、及び第2のトランジスタは互い
に同一導電型であるので、各トランジスタのベー
ス・エミツタ間電圧を同一にすることは容易であ
り、前記歪を確実に除去することができる。 Moreover, since the first transistor, the Darlington connection transistor, and the second transistor are of the same conductivity type, it is easy to make the base-emitter voltages of each transistor the same, and the distortion can be reliably removed. be able to.
更に第1、及び第2の増幅回路により電圧利得
が得られると共に、ダーリントン接続のトランジ
スタにより電流利得も得ることができる。 Furthermore, a voltage gain can be obtained by the first and second amplifier circuits, and a current gain can also be obtained by the Darlington-connected transistors.
第1図は従来のトランジスタ増幅器の1例を示
す回路図、第2図、第3図は本発明の基礎動作原
理を示す回路図、第4図は本発明の実施例を示す
回路図である。 主要部分の符号の説明、1……
後段増幅回路、2……前段増幅回路、Q1,Q2…
…トランジスタ、Q3……ダーリントン接続トラ
ンジスタ。
FIG. 1 is a circuit diagram showing an example of a conventional transistor amplifier, FIGS. 2 and 3 are circuit diagrams showing the basic operating principle of the present invention, and FIG. 4 is a circuit diagram showing an embodiment of the present invention. . Explanation of symbols of main parts, 1...
Post-stage amplifier circuit, 2...Pre-stage amplifier circuit, Q 1 , Q 2 ...
…Transistor, Q 3 …Darlington connection transistor.
Claims (1)
ジスタを有し、前記入力電圧に対する前記第1の
トランジスタのコレクタに導出された出力電圧の
比が、n(nは、2以上の整数)なる第1の増幅
回路と、 前記第1のトランジスタのコレクタに導出され
た前記出力電圧が(n−1)個のダーリントン接
続されたトランジスタを介して印加されるベース
を有するエミツタ接地型の第2のトランジスタを
具備する第2の増幅回路とから成り、 前記第1のトランジスタと前記ダーリントン接
続されたトランジスタ、及び第2のトランジスタ
の導電型を互いに同一導電型としたことを特徴と
するトランジスタ増幅器。[Scope of Claims] 1 A first transistor to which an input voltage is applied to the base, the ratio of the output voltage derived to the collector of the first transistor to the input voltage is n (n is 2 an integer greater than or equal to); and a grounded emitter having a base to which the output voltage derived to the collector of the first transistor is applied via (n-1) Darlington-connected transistors. a second amplifier circuit comprising a second transistor of the same type as the first transistor, and the conductivity type of the first transistor, the Darlington-connected transistor, and the second transistor are the same as each other. transistor amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133049A JPS5829206A (en) | 1982-07-29 | 1982-07-29 | Transistor amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133049A JPS5829206A (en) | 1982-07-29 | 1982-07-29 | Transistor amplifier |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP814678A Division JPS54101644A (en) | 1978-01-27 | 1978-01-27 | Transistor amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5829206A JPS5829206A (en) | 1983-02-21 |
| JPH0322083B2 true JPH0322083B2 (en) | 1991-03-26 |
Family
ID=15095615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57133049A Granted JPS5829206A (en) | 1982-07-29 | 1982-07-29 | Transistor amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829206A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2587562B1 (en) * | 1985-09-17 | 1987-11-20 | Thomson Csf | DEVICE FOR CONTROLLING AN OUTPUT CIRCUIT OF AN INTEGRATED CIRCUIT |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5134689U (en) * | 1974-09-06 | 1976-03-15 |
-
1982
- 1982-07-29 JP JP57133049A patent/JPS5829206A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5829206A (en) | 1983-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0227806A (en) | Mutual conductance circuit | |
| JP3088262B2 (en) | Low distortion differential amplifier circuit | |
| GB798523A (en) | Improvements relating to transistor amplifier circuits | |
| JP3118393B2 (en) | Differential amplifier circuit | |
| JPH0626290B2 (en) | Differential amplifier | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US5132640A (en) | Differential current amplifier circuit | |
| KR980010682A (en) | Voltage-to-current conversion circuit | |
| US4237426A (en) | Transistor amplifier | |
| KR970005289B1 (en) | Differential amplifier | |
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| JPH0322083B2 (en) | ||
| JPH04369105A (en) | Amplifier | |
| JPH0346581Y2 (en) | ||
| JP2590685B2 (en) | Differential amplifier | |
| JPS5541067A (en) | Transistor circuit | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JPS5918725Y2 (en) | variable resistor | |
| JPH051649B2 (en) | ||
| JP2913428B2 (en) | Temperature sensor | |
| JP2693501B2 (en) | Differential amplifier circuit | |
| JPH0327606A (en) | Field effect transistor amplifying circuit | |
| JPS6223213A (en) | Constant current circuit | |
| JPH04183007A (en) | buffer circuit | |
| JPS6130329Y2 (en) |