JPH03222355A

JPH03222355A - 半導体装置

Info

Publication number: JPH03222355A
Application number: JP1712190A
Authority: JP
Inventors: Yoshio Aida; 会田　吉夫; Hiroki Hozumi; 保積　宏紀; Yoshio Ueki; 植木　善夫
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-01-26
Filing date: 1990-01-26
Publication date: 1991-10-01
Anticipated expiration: 2015-12-11
Also published as: JP3116356B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、多結晶半導体膜による抵抗素子を有した半導
体装置に関する。

〔発明の概要〕

本発明は、多結晶半導体膜による抵抗素子を有した半導
体装置において、抵抗素子のコンタクト部直下に対応す
る多結晶半導体膜を絶縁膜の開口を通して半導体基体中
の拡散層に接するように構成することにより、抵抗素子
のコンタクト抵抗の改善を図り、微細化を可能にしたも
のである。

〔従来の技術〕

ＬＳＩ（大規模集積回路）等の半導体装置においては、
その抵抗素子として多結晶シリコン膜を用いた抵抗素子
が用いられてきている。第１０図は従来の多結晶シリコ
ン抵抗素子を示すもので、シリコン基板（１）の主面に
形成したＳｉＯ□等の絶縁膜（２）上に多結晶シリコン
膜（３）を被着形成した後、この多結晶シリコン膜（３
）に所望の不純物例えばＢＦ２　をイオン注入法等によ
り注入し、多結晶シリコン膜（３）を図示のように所定
形状にパターンニングする。

そして多結晶シリコン膜（３）上を覆うように５ｉｎ２
等の絶縁膜（４）を形成したのち、不純物の多結晶シリ
コン膜（３）中への拡散を行う。しかる後、コンタクト
ホールを形成し、夫々のコンタクトホールを通して例え
ばＭ電極（５）及び（６）を多結晶シリコン膜（３）の
両端に接続することによって、多結晶シリコン抵抗素子
（７）が構成される。

〔発明が解決しようとする課題〕

上述の絶縁膜（２）上に形成された多結晶シリコン抵抗
素子（７）においては、その多結晶シリコン膜〔３）の
シート抵抗ρＳが不純物としてＢＦ２”　を用いた場合
、第２図の曲線（Ｉ）で示すように、グレンバウダリー
にイオンがトラップされ伝導に寄与しない無効キャリア
の率が高いために、単結晶シリコンのシート抵抗ρＳ（
曲線（ＩＩ）参照）に比べて高い値を示す。また、多結
晶シリコン膜（３）のシート抵抗ρＳは、不純物量を増
加しても多結晶シリコン膜厚、拡散条件等により、ある
限界値以下に低下させることが無理である。このため、
多結晶シリコン抵抗素子（７）におけるコンタクト抵抗
Ｒｃ（即ち多結晶シリコン膜（３）とＭ電極（５）　（
６）とのコンタクト抵抗）は、単結晶シリコン中に形成
した拡散層による抵抗素子（所謂拡散抵抗素子）に比べ
てどうしても高い値となってしまう。また、このコンタ
クト抵抗が大きいことにより、抵抗値の絶対精度に与え
る影響も大きい。

そこで、コンタクトホールの面積を大きくする等の対策
によりコンタクト抵抗の改善を図っているが、素子の微
細化には不適であった。

本発明は、上述の点に鑑み、微細化を可能にしながら多
結晶半導体膜による抵抗素子のコンタクト抵抗の改善を
図った半導体装置を提供するものである。

〔課題を解決するための手段〕

本発明は、第１導電形の半導体基体（１１）上に形成し
た絶縁膜（１２）上に多結晶半導体膜による抵抗素子（
２２）を有する半導体装置において、抵抗素子（２２）
のコンタクト部直下に対応する多結晶半導体膜（１５）
を絶縁膜（１２）の開口（１３）及び〈１４）を通して
基体（工１）中の第２導電形拡散ＦＪ　（１８）及び（
１９）に接するようにして構成する。

〔作用〕

通常コンタクト抵抗Ｒｃ　はｃ（但し、Ｗはコンタクトホール輻、ρＳはシート抵抗）
で示される。

上述の本発明に斯かる抵抗素子（２２）においては、コ
ンタクト部直下に対応する多結晶半導体膜（１５）が絶
縁膜（１２）の開口（１３）及び（１４〉を通して第１
導電形半導体基体（１１）中の第２導電形拡散層（１８
）及び（１９）に接するように構成されるので、コンタ
クト部の半導体側のシート抵抗ρＳとしては、多結晶シ
リコン膜（１５）と拡散層（１８〉又は（１９）の複合
体のシート抵抗となり第２図の曲線（ＩＩＩ）で示すよ
うに多結晶シリコン膜単体に比して低い値となり、その
結果、例えばＭ電極とのコンタクト抵抗ＲＣが低減する
。この場合、コンタクトホールの面積に関係なくコンタ
クト抵抗が低減されるので、抵抗素子の微細化が可能と
なる。

〔実施例〕

第１図を用いて本発明に係る多結晶ンリコン抵抗素子を
有する半導体装置の一例を、その製法と共に説明する。

本例においては、先ず第１図Ａに示すように、第１導電
形の単結晶シリコン基板（エピタキシャル層も含む）　
（１１）の主面上に例えば５１０２等の絶縁膜（１２〉
を被着形成する。

次に、第１図Ｂに示すように、爾後形成されるべき多結
晶シリコン抵抗素子のコンタクト部に対応する部分の絶
縁膜（１２〉に基板（１１）が臨む開口（１３）及び（
１４）を形成する。

次に、第１図Ｃに示すように、開口（１３）及び（１４
）を含んで絶縁膜（１２）上の全面に多結晶シリコン膜
（１５〉を被着形成した後、多結晶シリコン膜（１５）
　（即ち少くとも抵抗素子本体及びコンタクト部に対応
する部分）に第２導電形の不純物（１６）、例えば基板
（１１）がｎ形であればｐ形不純物であるＢＦ、”、　
　Ｂ”、　　基板（１１）がｐ形であればｎ形不純物で
あるｐ”、　Ａｓ２等を例えばイオン注入により導入す
る。

なお、この多結晶シリコン膜（１５）は、他の素子形成
領域においてエミッタ形成用の開口に多結晶シリコン膜
を形成し、この多結晶シリコン膜からの不純物拡散でエ
ミッタ領域を形成すると共に、該不純物ドープ多結晶シ
リコン膜をエミッタ取出し電極とする所謂ポリシリコン
・ウォッシュドエミッタ構造のバイポーラトランジスタ
を形成する際の多結晶シリコン膜と、同時に形成し得る
。但し、多結晶シリコン膜に対する不純物の導入は、抵
抗素子側と、バイポーラトランジスタのエミッタ側では
導電形が異なるので、夫々マスクを介して選択的に不純
物の導入を行う。

次に、第１図りに示すように、抵抗体の形状に多結晶シ
リコン膜（１５）をパターニングして後、第１図已に示
すように、多結晶シリコン膜（１５〉を覆うように５ｉ
ｎ２等の絶縁膜（１７）を被着形成し、拡散処理して第
２導電形不純物の多結晶シリコン膜（１５）中への拡散
を行う。このとき、同時にコンタクト部においてはその
不純物拡散が絶縁膜（１２）の開口（１３）及び（１４
）を通して単結晶シリコン基板（１１）中へも拡散し、
コンタクト部に対応する多結晶シリコン膜（１５）に接
する第２導電形の拡散層（工８）及び（１９）が形威さ
れる。その後、絶縁膜（１７）にコンタクトホールを形
威し、コンタクトホールを通じて多結晶シリコン膜（１
５）の両端に接続するＭ電極（２０）及び（２１）を形
成してコンタクト部直下に多結晶シリコン膜（１５）と
接する単結晶シリコンの拡散層（１８）及び〈１９）を
有する目的の多繕晶シリコン抵抗素子（２２）を得る。

上述の多結晶シリコン抵抗素子（２２）によれば、Ｍ電
極（２０）及び〈２１〉とのコンタクト部直下に多結晶
シリコン膜（１５）と接する単結晶シリコンによる拡散
層（１８）及び（１９）を形成することにより、コンタ
クト部でのシート抵抗ρＳは多結晶シリコン膜（１５）
と拡散層（１８）又は（１９）の複合体のシート抵抗と
なり低減する。即ち、第２図の曲線（ＩＩＩ）で示すよ
うに単結晶シリコンのシート抵抗を示す曲線（Ｉ［）に
近くなる。（尚、第２図においては１０００人厚の多結
晶シリコン膜にＢＦ２＋を６０ｋｅＶでイオン注入した
場合である。）その結果、コンタクトホールの面積を大
きくすることなく抵抗素子（２２）のコンタクト抵抗Ｒ
ｃを低減することができる。

そして、コンタクトホールの面積に関係な（コンタクト
抵抗の低減が図れるため、抵抗素子〈２２〉の微細化が
可能となる。さらに製法上もポリシリコン・ウォッシュ
ドエミッタの製造プロセスとの整合性が得られる。

尚、上側では、多結晶シリコン膜（１５）にイオン注入
した不純物の多拮晶シリコン膜中への拡散と同時に拡散
層（１８）及び（１９〉を形成したが、第１図Ｂの工程
の後にコンタクト部に対応する部分に先に拡散層（１８
）及び（１９）を形成して置き、その後、第１図Ｃ以下
の工程を経て、第１図Ｅに示す抵抗素子（２２）を形成
するようにしても良い。

前述のＬＳＩにおいては、外部からの帯電による静電破
壊を防止するために、回路上、外部ピンに直接接続され
る入力、出力端子（所謂ボンブイラグパッド）に対して
夫々すべて保護素子を設けている。具体的には、第４図
に示すように内部回路（３１）とその入力、出力端子（
ポンディングパッド）　（３２）間に正負保護ダイオー
ド（Ｄ、）　（Ｄ２）と保護抵抗Ｒの組合せを接続した
構造となっている。

しかし、近年の素子の微細化、浅い接合化に伴い内部回
路（３１）の静電強度の弱化により、ますます静電保護
回路の重要度が増しているが、必然的にその占有面積の
増大が問題となる。特に、保護抵抗Ｒに関しては単体強
度を確保する為にコンタクト部を大きく取る上に、拡散
抵抗素子の場合、島領域が必要となるので面積が増大す
る。

第３図は、上述の改善策の実施例を示す。本実施例は、
保護素子のうち保護抵抗を多結晶シリコン抵抗とするこ
とにより占有面積の低減化を図るものであり、図はバイ
ポーラトランジスタのポリシリコン・ウォシュドエミッ
タ構造におけるエミッタ取出し電極の多結晶シリコンと
同時形成した例である。

即ち、第３図Ａに示すように、通常の工程に伴い第１導
電形例えばｐ形のシリコン基板（３４）の主面にｎ形コ
レクタ埋込み層（３５〉、素子分離用ｐ゛層（３６）を
形成した後、ｎ形のエピタキシャル層（３７）を形成す
る。次いて選択酸化によりフィールド絶縁膜〈３８）を
形成し、このフィールド絶縁膜（３８）とｐ゛層（３６
）により素子分離領域（３９）を形成した後、エピタキ
ンヤル層によるｎ形コンタクト領域（４１）にｐ形ベー
ス領域（４２）を形成する。

次に、第３図Ｂに示すように、表面全面に３１０２等の
絶縁膜（４３）を形成し、エミッタ取出し電極及びコレ
クタ取出し電極を形成するべき位置に開口（４４）及び
（４５）を形成した後、全面にＣＶＤ　（化学気相成長
）法にて多結晶シリコン膜〈４６）を被着形成する。次
いでこの多結晶シリコン膜（４６）にイオン注入によっ
てｎ形不純物例えばＡｓ”　（４７）を導入する。

次に、第３図Ｃに示すように、熱処理し多結晶シリコン
膜（４６）からの不純物拡散でｎ形エミッタ領域（所謂
ウォッシュドエミッタ領域）　＜４ｇ＞を形成すると共
に、ｎ形コレクタ取出領域（４ｑ）を形成する。しかる
後、ｎ゛多結晶シリコン膜（４６）をバターニングして
ｎ゛多結晶シリコンによるエミッタ取出し電極（５０）
及びコレクタ取出し電極（５１）を形成すると共に、同
時にフィールド絶縁層（３６）。

（４３）上においてｎ゛多結晶シリコンによる抵抗体（
５２）を形成する。

次に、第３１９Ｄに示すように、３１０２等の絶縁膜（
５３）を形成後、コンタクトホールを形成し、Ｍによる
エミッタ電極（５５）、ペース電極（５６）及びコレク
タ電極（５７）を形成し、また抵抗体の両端に対のＭ電
極〈５８）及び（５９）を形成して目的とする、ポリシ
リコン・ウォッシュドエミッタ構造のバイポーラトラン
ジスタ（Ｔｒ）及び保護抵抗となる多結晶シリコン抵抗
（６０）を形成する。

このように、保護抵抗を多結晶シリコン抵抗（６０）に
て構成することにより、周辺静電保護ブロックの集積度
が向上する。また、ポンディングパッド部周辺の配線自
由度が増大する。さらに、ポリシリコン抵抗自身の静電
強度が大きいため、合計の静電強度の向上が図れるもの
である。

一方、半導体装置の製造においては、そのプロセス設計
上のルール決めを容易にするため、或は抵抗、配線の配
置等ウェハ上へのレイアウトを決める上で、基板表面例
えば絶縁膜表面の段差を知る必要がある。従来、表面段
差の評価方法としては、（ｉ＞光学的な膜厚測定器を用
いた比較測定法、（ｉｉ）スタイラスの走査による直接
計測法等が知られている。（ｉ）の方法は第８図に示す
シリコン基板（６２）上の膜厚ｘ１　及びＸ２　を有し
た絶縁膜（ＳｉＯｚ）　（６３）の表面段差を（ＸＩ−
Ｘ２）により評価するものであるが、膜厚Ｘ２　の領域
が微細であれば測定領域不足で精度の良い評価が不能と
なる。また（１１）の方法は第９図に示すようにスタイ
ラス（６４）を直接段差のある絶縁膜（６３）表面を接
触走査することによって実段差を直接測定できるが、ス
タイラス（６４）先端の曲率に対して段差部Ｗが小さい
と評価不能となる。

かかる点に鑑み、微細領域での５ｉ０２等の絶縁膜表面
の段差を評価可能にした評価方法の実施例を税目する。

本評価方法は多結晶シリコン抵抗を用い、その２つの多
結晶シリコン抵抗の抵抗比（所謂ベア比）で段差量を評
価するものである。本例においては、第５図〜第７図に
示すように、ンリコン半導体基板（７１）上に素子分離
領域（７２）に対応する部分が段差部（７３）となる絶
縁膜（７４）が形成される。この絶縁膜（７４）表面に
、その測定されるべき段差部（７３）上をまたぐように
第１の多結晶シリコン抵抗（７５）と、この第１の多結
晶シリコン抵抗（７５）の近傍、即ち段差部のない平坦
部において第１の多結晶シリコン抵抗（７５）と平行に
且つ之と同一パターンの第２の多結晶シリコン抵抗（７
６）とを形成する。なお（７７）は３１０２等の絶縁膜
、（７８）は多結晶シリコン抵抗（７５）及び（７６）
の夫々両端より導出された例えばＭ電極である。段差上
の第１の多結晶シリコン抵抗（７５）は第７図に示すよ
うに、段差部（７３）での長さが実効的に長くなるため
、第２の多結晶シリコン抵抗（７６）に比べて抵抗値が
大きくなる。また、抵抗値の変動量は段差の大きさに対
応する。従って、上記の一対の多結晶シリコン抵抗（７
５）及び（７６）の抵抗比を評価することにより段差部
（７３）での段差の程度を知ることができる。

また、予め同パターンの多結晶シリコン抵抗により評価
して較正曲線を採っておくことにより絶対段差量を得る
ことができる。このように本評価方法によれば、一対の
多結晶シリコン抵抗（７５）　（７６）の抵抗比によっ
て段差量を評価することにより、微細パターン部の段差
、或は（ＸＩ−Ｘ２）が２００Ａ以下の微少段差につい
ても評価可能となるものである。

〔発明の効果〕

本発明によれば、半導体装置特に絶縁膜上に形成する多
結晶半導体膜による抵抗素子において、そのコンタクト
部直下に対応する多結晶半導体膜を絶縁膜の開口を通し
て基体中の拡散層に接するように形成することにより、
抵抗素子の電極とのコンタクト抵抗を低減し微細化を可
能にすると共に、抵抗値を絶対値精度の改善を図ること
ができる。

【図面の簡単な説明】

第１図は本発明に係る多結晶シリコン抵抗素子を有する
半導体装置の実施例を示す製造工程順の断面図、第２図
は不純物ドーズ量とシート抵抗の関係を示すグラフ、第
３図は多結晶シリコン抵抗による保護抵抗を有する半導
体装置の実施例を示す製造工程順の断面図、第４図はＬ
ＳＩにおける静電保護素子の例を示す回路図、第５図は
表面段差の評価方法の実施例を示す平面図、第６図はそ
のＡ−Ａ線上の断面図、第７図はそのＢ−Ｂ線上の断面
図、第８図及び第９図は従来の評価方法の説明に供する
断面図、第１０図は従来の多結晶シリコン抵抗素子の例
を示す断面図である。〈１１〉は第１導電形の単結晶シリコン基体、（１２）
は絶縁膜、〈１５）は多結晶シリコン膜、（２０）　（
２１）はＭ電極、（２２）は抵抗素子である。代理人松隈秀盛Ｉ２絶ｔう膜ゝ１１！６鷺２４電形モ純側入Ｙ浄季δ＆シリコン膿ゝ１１２５２２多革ム晶ンソコ／抵抗禾す７９結晶シソコ）ＪΔ手ｔＬ幸チ第２図ＶｃｃＪＪｐ形シック／塵４反保ｕｌＪ氏仇乞有１ろ−１−４讐務０

Claims

【特許請求の範囲】第１導電形の半導体基体上に形成した絶縁膜上に多結晶
半導体膜による抵抗素子を有する半導体装置において、上記抵抗素子のコンタクト部直下に対応する上記多結晶
半導体膜が上記絶縁膜の開口を通して上記基体中の第２
導電形拡散層に接して成る半導体装置。