JPH03224366A - Still video camera control device - Google Patents

Still video camera control device

Info

Publication number
JPH03224366A
JPH03224366A JP2018063A JP1806390A JPH03224366A JP H03224366 A JPH03224366 A JP H03224366A JP 2018063 A JP2018063 A JP 2018063A JP 1806390 A JP1806390 A JP 1806390A JP H03224366 A JPH03224366 A JP H03224366A
Authority
JP
Japan
Prior art keywords
microcomputer
control
video camera
chip
still video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018063A
Other languages
Japanese (ja)
Inventor
Ryosuke Miyamoto
了介 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018063A priority Critical patent/JPH03224366A/en
Publication of JPH03224366A publication Critical patent/JPH03224366A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To reduce the cost of a board and to decrease number of connection members by incorporating plural control peripheral ICs interconnected with a data bus in common to a microcomputer into one-chip. CONSTITUTION:The controller consists of a microcomputer 1 and a single main control IC 2 of one chip. The main control IC 2 consists of an image sensor control block 3, a disk drive control block 4 and an input/output control block 5 and interconnected to each relevant control section with wires. Moreover, the microcomputer 1 and the main control IC 2 are mounted in a same board and they are interconnected with 4 CS, WR, AWR, RD and Data buses by using 8 wires at minimum.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、複数個のIC(集積回路)で構成されたスチ
ルビデオカメラの制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control device for a still video camera constituted by a plurality of ICs (integrated circuits).

〔従来の技術] 第2図は、従来から知られているスチルビデオカメラ全
体のブロック図である。本図を用いてスチルビデオカメ
ラ全体の動作について説明をする。まず図のスイッチS
W2のONをシステム制御ユニット20が検知すると、
決定されたシャッタースピードによってドライバ21を
介してシャッター22を駆動し、イメージセンサ23に
蓄積された電荷をシステム制御ユニット20の制御の下
に読み出して、その映像信号を信号処理回路24および
記録回路25を介してヘッド26によりビデオフロッピ
ーディスク27に記憶する。
[Prior Art] FIG. 2 is an overall block diagram of a conventionally known still video camera. The overall operation of the still video camera will be explained using this figure. First, switch S in the diagram
When the system control unit 20 detects that W2 is turned on,
The shutter 22 is driven via the driver 21 according to the determined shutter speed, the charge accumulated in the image sensor 23 is read out under the control of the system control unit 20, and the video signal is sent to the signal processing circuit 24 and the recording circuit 25. The data is stored on the video floppy disk 27 by the head 26 via the video floppy disk 27.

次に、第3図を用いて、これら各部の制御を行なうシス
テム制御ユニット20を形成するICの構成を説明する
。本図に示すとおり、マイクロコンピュータ30から、
イメージセンサ23のコントロールを行う同期信号発生
器SSG記録用シートモータの駆動回路のコントロール
を行なうDD (ディスクドライブ)I/F(インター
フェイス)、各スイッチ(SWI、5W2) ノ状態を
読み込むIlo I/F (インプット、アウトプット
 インターフェース)に対して、C8(チップセレクト
) 、 WR(ライトストローブ)、RD(リードスト
ローブ) 、 AWR(アドレスライトストローブ) 
、Data  (4ビツトデータバス)などの配線が必
要となる。
Next, with reference to FIG. 3, the configuration of an IC forming the system control unit 20 that controls each of these parts will be explained. As shown in this figure, from the microcomputer 30,
Synchronous signal generator that controls the image sensor 23 SSG DD (disk drive) I/F (interface) that controls the drive circuit of the recording sheet motor, Ilo I/F that reads the status of each switch (SWI, 5W2) (input, output interface), C8 (chip select), WR (write strobe), RD (read strobe), AWR (address write strobe)
, Data (4-bit data bus), etc. are required.

この場合、上記SSGは信号処理基板に実装される。ま
た、DD I/Fはディスクドライブ基板に、Ilo 
I/Fはスイッチ操作基板などに実装される。
In this case, the SSG is mounted on a signal processing board. In addition, the DD I/F is connected to the disk drive board.
The I/F is mounted on a switch operation board or the like.

そのため、各種の基板へ配線が多くなり、コネクタなど
の接続部材も必要となる。
Therefore, the number of wirings to various boards increases, and connection members such as connectors are also required.

【発明が解決しようとする課題〕[Problem to be solved by the invention]

このように上記従来例では、ICの個数が増加するに伴
って配線も増え、殊に、それが他の基板間にまたがる場
合にはコネクタなどの接続部材も併せて増えるため、I
C単価の増加によるコストアップに加えて、基板および
コネクタなどのコストアップも大幅なものとなり、製品
設計の際の問題となっていた。
In this way, in the above-mentioned conventional example, as the number of ICs increases, the number of wiring also increases, and especially when the wiring spans between other boards, the number of connecting members such as connectors also increases.
In addition to the cost increase due to the increase in the C unit price, the cost of the board, connector, etc. also increased significantly, which became a problem in product design.

よって本発明の目的は上述の点に鑑み、基板のコストダ
ウンならびに接続部材の個数逓減を図ったスチルビデオ
カメラの制御装置を提供することにある。
SUMMARY OF THE INVENTION In view of the above-mentioned points, an object of the present invention is to provide a control device for a still video camera that reduces the cost of the board and the number of connecting members.

〔課題を解決するための手段j 本発明に係るスチルビデオカメラの制御装置は、マイク
ロコンピュータと共通のデータバスで接続された複数個
の制御用周辺ICを、1チツプに納めたことを特徴とす
るものである。
[Means for Solving the Problems j] A control device for a still video camera according to the present invention is characterized in that a plurality of control peripheral ICs connected to a microcomputer through a common data bus are housed in one chip. It is something to do.

[作 用] 本発明によれば、機能の全く異なった複数個のICを1
チツプにすることによって、IC間の配線を減らし、か
つ基板間のコネクタなどの接続部材をなくして、コスト
ダウンを図ることができる。
[Function] According to the present invention, a plurality of ICs with completely different functions can be integrated into one
By using a chip, it is possible to reduce wiring between ICs and eliminate connecting members such as connectors between boards, thereby reducing costs.

〔実施例〕〔Example〕

見立±ユ 第1図は、本発明の一実施例であるシステム制御ユニッ
トの構成図である。本実施例は、マイクロコンピュータ
1と、1チツプ化された単一のメインコントロールIC
2で構成される。このメインコントロールIC2は、イ
メージセンサ−コントロールブロック3.ディスクドラ
イブコントロールブロック4.インプット/アウトプッ
トコントロールブロック5よりなり、対応する各々のコ
ントロール部(図示せず)へ配線が施されている。
FIG. 1 is a block diagram of a system control unit that is an embodiment of the present invention. This embodiment consists of a microcomputer 1 and a single main control IC integrated into one chip.
Consists of 2. This main control IC2 includes an image sensor control block 3. Disk drive control block 4. It consists of an input/output control block 5, and wiring is provided to each corresponding control section (not shown).

また、マイクロコンピュータ1とメインコントロールI
C2とは同一基板内に実装され、その相互は第3図にお
いて述べたCS、 WR,AWR,RD、 Dataバ
ス(4本)と最小の8本で結ばれている。
In addition, microcomputer 1 and main control I
C2 and C2 are mounted on the same board, and are interconnected with the CS, WR, AWR, RD, and Data buses (4 lines) described in FIG. 3 by a minimum of 8 lines.

夫路奥ユ 上述した実施例1では、イメージセンサ−コントロール
のSSG (同期信号発生器)、ディスクドライブコン
トロールのためDD I/F、スイッチ状態検知のため
のIlo I/Fについてlチップ化したが、例えばシ
ャッタドライバ、 LCD  (液晶表示器)ドライバ
、再生回路のSSGなどについてlチップで構成するこ
とにより、マイクロコンピュータとの配線量を激減させ
ることができる。
In the first embodiment described above, the SSG (synchronization signal generator) for image sensor control, the DD I/F for disk drive control, and the Ilo I/F for switch state detection were implemented on a single chip. For example, by configuring the shutter driver, LCD (liquid crystal display) driver, SSG of the reproduction circuit, etc. with one chip, the amount of wiring with the microcomputer can be drastically reduced.

[発明の効果〕 以上説明したとおり本発明によれば、各種の異なった機
能を有するICについて1チツプで構成することにより
、マイクロコンピュータからの配線を減らすことが可能
となり、その結果として基板のコストダウン、ならびに
、基板間の接続部材の削除が可能となる。
[Effects of the Invention] As explained above, according to the present invention, by configuring ICs with various different functions on one chip, it is possible to reduce wiring from the microcomputer, and as a result, the cost of the board can be reduced. It becomes possible to remove the connection member between the boards.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用したシステム制御ユニットの一実
施例を示す構成図、 第2図は従来から知られているスチルビデオカメラの全
体を示すブロック図、 第3図は第2図に示したシステム制御ユニットの詳細な
構成図である。 1・・・マイクロコンピュータ、 2・・・メインコントロールICl 3・・・イメージセンサ・コントロールブロック、 4・・・ディスクドライブ・コントロールブロック、 5・・・インプット/アウトプット・インターフェース
ブロック。
Fig. 1 is a block diagram showing an embodiment of a system control unit to which the present invention is applied, Fig. 2 is a block diagram showing the entire conventional still video camera, and Fig. 3 is shown in Fig. 2. FIG. 2 is a detailed configuration diagram of a system control unit. DESCRIPTION OF SYMBOLS 1... Microcomputer, 2... Main control ICl, 3... Image sensor control block, 4... Disk drive control block, 5... Input/output interface block.

Claims (1)

【特許請求の範囲】[Claims] 1)マイクロコンピュータと共通のデータバスで接続さ
れた複数個の制御用周辺ICを、1チップに納めたこと
を特徴とするスチルビデオカメラの制御装置。
1) A control device for a still video camera characterized in that a plurality of control peripheral ICs connected to a microcomputer via a common data bus are housed in one chip.
JP2018063A 1990-01-30 1990-01-30 Still video camera control device Pending JPH03224366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018063A JPH03224366A (en) 1990-01-30 1990-01-30 Still video camera control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018063A JPH03224366A (en) 1990-01-30 1990-01-30 Still video camera control device

Publications (1)

Publication Number Publication Date
JPH03224366A true JPH03224366A (en) 1991-10-03

Family

ID=11961227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018063A Pending JPH03224366A (en) 1990-01-30 1990-01-30 Still video camera control device

Country Status (1)

Country Link
JP (1) JPH03224366A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996038773A3 (en) * 1995-05-26 1997-03-13 Nat Semiconductor Corp Integrated primary bus and secondary bus controller with reduced pin count

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01174075A (en) * 1987-12-28 1989-07-10 Stanley Electric Co Ltd image processing system
JPH01174074A (en) * 1987-12-28 1989-07-10 Stanley Electric Co Ltd image processing system
JPH01220935A (en) * 1988-02-29 1989-09-04 Fuji Photo Film Co Ltd Serial communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01174075A (en) * 1987-12-28 1989-07-10 Stanley Electric Co Ltd image processing system
JPH01174074A (en) * 1987-12-28 1989-07-10 Stanley Electric Co Ltd image processing system
JPH01220935A (en) * 1988-02-29 1989-09-04 Fuji Photo Film Co Ltd Serial communication system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996038773A3 (en) * 1995-05-26 1997-03-13 Nat Semiconductor Corp Integrated primary bus and secondary bus controller with reduced pin count
US5790884A (en) * 1995-05-26 1998-08-04 National Semiconductor Corporation Integrated controller with first and second controller controlling information transfers when the input address ranges falls within ranges controlled by first and second controller respectively

Similar Documents

Publication Publication Date Title
JP2554769B2 (en) Liquid crystal display
US4322794A (en) Bus connection system
JP3671237B2 (en) Display device
JPH03224366A (en) Still video camera control device
JP2776051B2 (en) Semiconductor device
JPH0648541Y2 (en) Liquid crystal display
JPH0695067A (en) Liquid crystal display
JPH07210499A (en) Bus driver selecting circuit
JP3206910B2 (en) DMA transfer method
JPH02245811A (en) information processing equipment
JPH0337073Y2 (en)
US6434646B1 (en) Signal distribution system and method based on bus arrangement
JPS63313187A (en) liquid crystal display device
KR930004201Y1 (en) IC (IC) mounting structure for LCD panel drive
JPS6398725A (en) Display circuit for compact computer
JPH09204354A (en) Memory device
JPH0588781A (en) Computer wiring device
JPH07162749A (en) Video system controller
JPH01109457A (en) Multi-master bus system
JPH04372987A (en) liquid crystal display device
JPH0221306A (en) Programmable controller
JPS63304358A (en) Bus control system
JPS62123548A (en) Input and output unit
JPH038001A (en) Programmable controller
JPS60111595A (en) multipoint control device