JPH03224366A - スチルビデオカメラの制御装置 - Google Patents
スチルビデオカメラの制御装置Info
- Publication number
- JPH03224366A JPH03224366A JP2018063A JP1806390A JPH03224366A JP H03224366 A JPH03224366 A JP H03224366A JP 2018063 A JP2018063 A JP 2018063A JP 1806390 A JP1806390 A JP 1806390A JP H03224366 A JPH03224366 A JP H03224366A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- control
- video camera
- chip
- still video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、複数個のＩＣ（集積回路）で構成されたスチ
ルビデオカメラの制御装置に関するものである。
ルビデオカメラの制御装置に関するものである。
〔従来の技術］
第２図は、従来から知られているスチルビデオカメラ全
体のブロック図である。本図を用いてスチルビデオカメ
ラ全体の動作について説明をする。まず図のスイッチＳ
Ｗ２のＯＮをシステム制御ユニット２０が検知すると、
決定されたシャッタースピードによってドライバ２１を
介してシャッター２２を駆動し、イメージセンサ２３に
蓄積された電荷をシステム制御ユニット２０の制御の下
に読み出して、その映像信号を信号処理回路２４および
記録回路２５を介してヘッド２６によりビデオフロッピ
ーディスク２７に記憶する。
体のブロック図である。本図を用いてスチルビデオカメ
ラ全体の動作について説明をする。まず図のスイッチＳ
Ｗ２のＯＮをシステム制御ユニット２０が検知すると、
決定されたシャッタースピードによってドライバ２１を
介してシャッター２２を駆動し、イメージセンサ２３に
蓄積された電荷をシステム制御ユニット２０の制御の下
に読み出して、その映像信号を信号処理回路２４および
記録回路２５を介してヘッド２６によりビデオフロッピ
ーディスク２７に記憶する。
次に、第３図を用いて、これら各部の制御を行なうシス
テム制御ユニット２０を形成するＩＣの構成を説明する
。本図に示すとおり、マイクロコンピュータ３０から、
イメージセンサ２３のコントロールを行う同期信号発生
器ＳＳＧ記録用シートモータの駆動回路のコントロール
を行なうＤＤ （ディスクドライブ）Ｉ／Ｆ（インター
フェイス）、各スイッチ（ＳＷＩ、５Ｗ２） ノ状態を
読み込むＩｌｏ Ｉ／Ｆ （インプット、アウトプット
インターフェース）に対して、Ｃ８（チップセレクト
） 、 ＷＲ（ライトストローブ）、ＲＤ（リードスト
ローブ） 、 ＡＷＲ（アドレスライトストローブ）
、Ｄａｔａ （４ビツトデータバス）などの配線が必
要となる。
テム制御ユニット２０を形成するＩＣの構成を説明する
。本図に示すとおり、マイクロコンピュータ３０から、
イメージセンサ２３のコントロールを行う同期信号発生
器ＳＳＧ記録用シートモータの駆動回路のコントロール
を行なうＤＤ （ディスクドライブ）Ｉ／Ｆ（インター
フェイス）、各スイッチ（ＳＷＩ、５Ｗ２） ノ状態を
読み込むＩｌｏ Ｉ／Ｆ （インプット、アウトプット
インターフェース）に対して、Ｃ８（チップセレクト
） 、 ＷＲ（ライトストローブ）、ＲＤ（リードスト
ローブ） 、 ＡＷＲ（アドレスライトストローブ）
、Ｄａｔａ （４ビツトデータバス）などの配線が必
要となる。
この場合、上記ＳＳＧは信号処理基板に実装される。ま
た、ＤＤ Ｉ／Ｆはディスクドライブ基板に、Ｉｌｏ
Ｉ／Ｆはスイッチ操作基板などに実装される。
た、ＤＤ Ｉ／Ｆはディスクドライブ基板に、Ｉｌｏ
Ｉ／Ｆはスイッチ操作基板などに実装される。
そのため、各種の基板へ配線が多くなり、コネクタなど
の接続部材も必要となる。
の接続部材も必要となる。
このように上記従来例では、ＩＣの個数が増加するに伴
って配線も増え、殊に、それが他の基板間にまたがる場
合にはコネクタなどの接続部材も併せて増えるため、Ｉ
Ｃ単価の増加によるコストアップに加えて、基板および
コネクタなどのコストアップも大幅なものとなり、製品
設計の際の問題となっていた。
って配線も増え、殊に、それが他の基板間にまたがる場
合にはコネクタなどの接続部材も併せて増えるため、Ｉ
Ｃ単価の増加によるコストアップに加えて、基板および
コネクタなどのコストアップも大幅なものとなり、製品
設計の際の問題となっていた。
よって本発明の目的は上述の点に鑑み、基板のコストダ
ウンならびに接続部材の個数逓減を図ったスチルビデオ
カメラの制御装置を提供することにある。
ウンならびに接続部材の個数逓減を図ったスチルビデオ
カメラの制御装置を提供することにある。
〔課題を解決するための手段ｊ
本発明に係るスチルビデオカメラの制御装置は、マイク
ロコンピュータと共通のデータバスで接続された複数個
の制御用周辺ＩＣを、１チツプに納めたことを特徴とす
るものである。
ロコンピュータと共通のデータバスで接続された複数個
の制御用周辺ＩＣを、１チツプに納めたことを特徴とす
るものである。
［作 用］
本発明によれば、機能の全く異なった複数個のＩＣを１
チツプにすることによって、ＩＣ間の配線を減らし、か
つ基板間のコネクタなどの接続部材をなくして、コスト
ダウンを図ることができる。
チツプにすることによって、ＩＣ間の配線を減らし、か
つ基板間のコネクタなどの接続部材をなくして、コスト
ダウンを図ることができる。
見立±ユ
第１図は、本発明の一実施例であるシステム制御ユニッ
トの構成図である。本実施例は、マイクロコンピュータ
１と、１チツプ化された単一のメインコントロールＩＣ
２で構成される。このメインコントロールＩＣ２は、イ
メージセンサ−コントロールブロック３．ディスクドラ
イブコントロールブロック４．インプット／アウトプッ
トコントロールブロック５よりなり、対応する各々のコ
ントロール部（図示せず）へ配線が施されている。
トの構成図である。本実施例は、マイクロコンピュータ
１と、１チツプ化された単一のメインコントロールＩＣ
２で構成される。このメインコントロールＩＣ２は、イ
メージセンサ−コントロールブロック３．ディスクドラ
イブコントロールブロック４．インプット／アウトプッ
トコントロールブロック５よりなり、対応する各々のコ
ントロール部（図示せず）へ配線が施されている。
また、マイクロコンピュータ１とメインコントロールＩ
Ｃ２とは同一基板内に実装され、その相互は第３図にお
いて述べたＣＳ、 ＷＲ，ＡＷＲ，ＲＤ、 Ｄａｔａバ
ス（４本）と最小の８本で結ばれている。
Ｃ２とは同一基板内に実装され、その相互は第３図にお
いて述べたＣＳ、 ＷＲ，ＡＷＲ，ＲＤ、 Ｄａｔａバ
ス（４本）と最小の８本で結ばれている。
夫路奥ユ
上述した実施例１では、イメージセンサ−コントロール
のＳＳＧ （同期信号発生器）、ディスクドライブコン
トロールのためＤＤ Ｉ／Ｆ、スイッチ状態検知のため
のＩｌｏ Ｉ／Ｆについてｌチップ化したが、例えばシ
ャッタドライバ、 ＬＣＤ （液晶表示器）ドライバ
、再生回路のＳＳＧなどについてｌチップで構成するこ
とにより、マイクロコンピュータとの配線量を激減させ
ることができる。
のＳＳＧ （同期信号発生器）、ディスクドライブコン
トロールのためＤＤ Ｉ／Ｆ、スイッチ状態検知のため
のＩｌｏ Ｉ／Ｆについてｌチップ化したが、例えばシ
ャッタドライバ、 ＬＣＤ （液晶表示器）ドライバ
、再生回路のＳＳＧなどについてｌチップで構成するこ
とにより、マイクロコンピュータとの配線量を激減させ
ることができる。
［発明の効果〕
以上説明したとおり本発明によれば、各種の異なった機
能を有するＩＣについて１チツプで構成することにより
、マイクロコンピュータからの配線を減らすことが可能
となり、その結果として基板のコストダウン、ならびに
、基板間の接続部材の削除が可能となる。
能を有するＩＣについて１チツプで構成することにより
、マイクロコンピュータからの配線を減らすことが可能
となり、その結果として基板のコストダウン、ならびに
、基板間の接続部材の削除が可能となる。
第１図は本発明を適用したシステム制御ユニットの一実
施例を示す構成図、 第２図は従来から知られているスチルビデオカメラの全
体を示すブロック図、 第３図は第２図に示したシステム制御ユニットの詳細な
構成図である。 １・・・マイクロコンピュータ、 ２・・・メインコントロールＩＣｌ ３・・・イメージセンサ・コントロールブロック、 ４・・・ディスクドライブ・コントロールブロック、 ５・・・インプット／アウトプット・インターフェース
ブロック。
施例を示す構成図、 第２図は従来から知られているスチルビデオカメラの全
体を示すブロック図、 第３図は第２図に示したシステム制御ユニットの詳細な
構成図である。 １・・・マイクロコンピュータ、 ２・・・メインコントロールＩＣｌ ３・・・イメージセンサ・コントロールブロック、 ４・・・ディスクドライブ・コントロールブロック、 ５・・・インプット／アウトプット・インターフェース
ブロック。
Claims (1)
- １）マイクロコンピュータと共通のデータバスで接続さ
れた複数個の制御用周辺ＩＣを、１チップに納めたこと
を特徴とするスチルビデオカメラの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018063A JPH03224366A (ja) | 1990-01-30 | 1990-01-30 | スチルビデオカメラの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018063A JPH03224366A (ja) | 1990-01-30 | 1990-01-30 | スチルビデオカメラの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03224366A true JPH03224366A (ja) | 1991-10-03 |
Family
ID=11961227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018063A Pending JPH03224366A (ja) | 1990-01-30 | 1990-01-30 | スチルビデオカメラの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03224366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996038773A3 (en) * | 1995-05-26 | 1997-03-13 | Nat Semiconductor Corp | Integrated primary bus and secondary bus controller with reduced pin count |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174075A (ja) * | 1987-12-28 | 1989-07-10 | Stanley Electric Co Ltd | 画像処理システム |
| JPH01174074A (ja) * | 1987-12-28 | 1989-07-10 | Stanley Electric Co Ltd | 画像処理システム |
| JPH01220935A (ja) * | 1988-02-29 | 1989-09-04 | Fuji Photo Film Co Ltd | シリアル通信方式 |
-
1990
- 1990-01-30 JP JP2018063A patent/JPH03224366A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174075A (ja) * | 1987-12-28 | 1989-07-10 | Stanley Electric Co Ltd | 画像処理システム |
| JPH01174074A (ja) * | 1987-12-28 | 1989-07-10 | Stanley Electric Co Ltd | 画像処理システム |
| JPH01220935A (ja) * | 1988-02-29 | 1989-09-04 | Fuji Photo Film Co Ltd | シリアル通信方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996038773A3 (en) * | 1995-05-26 | 1997-03-13 | Nat Semiconductor Corp | Integrated primary bus and secondary bus controller with reduced pin count |
| US5790884A (en) * | 1995-05-26 | 1998-08-04 | National Semiconductor Corporation | Integrated controller with first and second controller controlling information transfers when the input address ranges falls within ranges controlled by first and second controller respectively |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554769B2 (ja) | 液晶表示装置 | |
| US4322794A (en) | Bus connection system | |
| JP3671237B2 (ja) | 表示装置 | |
| JPH03224366A (ja) | スチルビデオカメラの制御装置 | |
| JP2776051B2 (ja) | 半導体装置 | |
| JPH0648541Y2 (ja) | 液晶表示装置 | |
| JPH0695067A (ja) | 液晶表示装置 | |
| JPH07210499A (ja) | バスドライバ選択方式 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPH02245811A (ja) | 情報処理装置 | |
| JPH0337073Y2 (ja) | ||
| US6434646B1 (en) | Signal distribution system and method based on bus arrangement | |
| JPS63313187A (ja) | 液晶表示装置 | |
| KR930004201Y1 (ko) | 엘씨디(lcd) 판넬 구동용 아이씨(ic) 실장 구조 | |
| JPS6398725A (ja) | 小型コンピユ−タのデイスプレイ回路 | |
| JPH09204354A (ja) | メモリ装置 | |
| JPH0588781A (ja) | 計算機配線装置 | |
| JPH07162749A (ja) | ビデオシステム制御装置 | |
| JPH01109457A (ja) | マルチマスターバス方式 | |
| JPH04372987A (ja) | 液晶表示装置 | |
| JPH0221306A (ja) | プログラマブルコントローラ | |
| JPS63304358A (ja) | バス制御方式 | |
| JPS62123548A (ja) | Ｉ／ｏユニツト | |
| JPH038001A (ja) | プログラマブル コントローラ | |
| JPS60111595A (ja) | 多点制御装置 |