JPH03225545A - Information processor - Google Patents

Information processor

Info

Publication number
JPH03225545A
JPH03225545A JP1931990A JP1931990A JPH03225545A JP H03225545 A JPH03225545 A JP H03225545A JP 1931990 A JP1931990 A JP 1931990A JP 1931990 A JP1931990 A JP 1931990A JP H03225545 A JPH03225545 A JP H03225545A
Authority
JP
Japan
Prior art keywords
address
read
constitution
information
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1931990A
Other languages
Japanese (ja)
Inventor
Nobuyuki Kasuga
信之 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1931990A priority Critical patent/JPH03225545A/en
Publication of JPH03225545A publication Critical patent/JPH03225545A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the need to update constitution information when an extended equipment is connected by a user unlike before by switching read objects of a storage means stored with constitution information automatically between when a system is put in basic constitution and in extended constitution. CONSTITUTION:When the information processor is used in transportation state, only the main body side is used. At this time, when a CPU 1 generates a read address so as to read the system constitution information, an address decoder 3 generates a CS signal in response to the address. Further, a switch 5 is turned off, so a gate circuit 4 sends the CS signal from the decoder 3 to a nonvolatile memory A2 as it is. Thus, a memory A2 is selected and read and written by the CPU 1. When this information processor is used by expansion at an installa tion, the processors is constituted as shown in the entire figure. At this time, when the CPU 1 generates an address to read system constitution information, the decoder 3 and an address decoder 7 react to generate CS signals respective ly. The switch 5 is on, so the CD signal generated by the decoder 3 is cut off by the circuit 4.

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は、システム構成の内容を示す情報を記憶する情
報処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device that stores information indicating the contents of a system configuration.

〔従来の技術〕[Conventional technology]

従来、システム内の制御のためにシステムを構成する機
器たとえばメモリの個数や割り当てアドレス、メモリ容
量などのシステム構成内容を示す情報を不揮発性メモリ
に格納し、動作時にその情報を利用するコンピュータ装
置が知られている。
Conventionally, there have been computer devices that store information indicating the system configuration contents such as the number of memories, assigned addresses, memory capacity, etc. in nonvolatile memory and use this information during operation. Are known.

たとえば可搬型のコンピュータ装置ではシステム構成情
報を用いて運搬時は内部メモリのみを使用し、据置き時
には固定ディスク装置などを拡張した構成で記憶装置を
使用している。
For example, in a portable computer device, system configuration information is used to use only the internal memory when being transported, and when the computer is being left stationary, the storage device is used in an expanded configuration such as a fixed disk device.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来この種情報処理装置ではシステム構
成に変更があるごとにユーザーは不揮発メモリの記憶内
容を更新しなければならず、その指示操作が煩雑である
という不具合があった。
However, conventional information processing apparatuses of this type have had the disadvantage that the user has to update the stored contents of the nonvolatile memory every time there is a change in the system configuration, and the instruction operation is complicated.

そこで、本発明の目的は、上述の点に鑑みて、ユーザー
のメモリの記憶内容の更新処理を簡略化することの可能
な情報処理装置を提供することにある。
SUMMARY OF THE INVENTION In view of the above-mentioned problems, an object of the present invention is to provide an information processing device that can simplify the process of updating the contents of a user's memory.

〔課題を解決するための手段〕[Means to solve the problem]

このような目的を達成するために、本発明は、情報処理
装置を構成する機器の内容を示す構成情報を用いて前記
機器の動作制御を行う情報処理装置において、拡張機器
を接続した場合の前記構成情報を記憶しておく第1記憶
手段と前記拡張機器を接続しない場合の前記構成情報を
記憶しておく第2記憶手段と、前記拡張機器の接続の有
無を検知する検知手段と、該検知手段により前記拡張機
器の接続が検知されたときは第1記憶手段の構成情報の
読出しを許可し、前記検知手段により前記拡張機器の接
続無しが検知されたときは第2記憶手段の構成情報の読
出しを許可する記憶制御手段とを具えたことを特徴とす
る。
In order to achieve such an object, the present invention provides an information processing apparatus that uses configuration information indicating the contents of the equipment constituting the information processing apparatus to control the operation of the equipment, when an expansion equipment is connected. a first storage means for storing configuration information; a second storage means for storing the configuration information when the expansion device is not connected; a detection means for detecting whether or not the expansion device is connected; When the means detects the connection of the expansion device, reading of the configuration information of the first storage means is permitted, and when the detection means detects that the expansion device is not connected, the configuration information of the second storage means is read. It is characterized by comprising a storage control means for permitting reading.

(作 用1 本発明によれば、拡張機器の接続の有無に応じて、第1
.第2の記憶手段の中の構成情報の読取り対象の記憶手
段が切替えられる。
(Function 1 According to the present invention, the first
.. The storage means from which the configuration information in the second storage means is to be read is switched.

このため、ユーザーは従来のように拡張機器の接続に際
して、構成情報を更新する必要がない。
Therefore, the user does not need to update the configuration information when connecting an expansion device, unlike in the past.

[実施例] 以下、図面を参照して本発明実施例を詳細に説明する。[Example] Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明を採用したコンピュータ装置の回路構成
を示す。
FIG. 1 shows the circuit configuration of a computer device employing the present invention.

第1図において、1は中央演算装置(CPU)であり、
システム・バス9に接続された各デバイスを総括的に制
御する。
In FIG. 1, 1 is a central processing unit (CPU),
Each device connected to the system bus 9 is generally controlled.

2は不揮発性メモリ(第2記憶手段)であり、CP旧に
よって書き込まれる基本のシステム構成情報を格納する
A non-volatile memory (second storage means) 2 stores basic system configuration information written by the old CP.

3はアドレス・デコーダであり、CPUIによって発生
したアドレスが、不揮発性メモリAに相当する場合に、
チップ・セレクト信号(CS)を発生する。
3 is an address decoder, and when the address generated by the CPUI corresponds to nonvolatile memory A,
Generates chip select signal (CS).

4は、論理回路を組み合わせたゲート回路であり、スイ
ッチ5の状態に応じて、第2図の論理条件に基き、CS
の信号線を記憶制御手段として開閉する。
4 is a gate circuit that combines logic circuits, and depending on the state of the switch 5, CS
The signal line is opened and closed as a storage control means.

スイッチ5は、拡張機器の装着の有無を検出する。スイ
ッチ5には接続時にオンされるメカニカル・スイッチま
たはコネクタの電位差に基き拡張機器の装着を検知する
電気的スイッチを用いる。
The switch 5 detects whether or not an expansion device is attached. The switch 5 is a mechanical switch that is turned on when connected, or an electrical switch that detects attachment of the expansion device based on the potential difference between the connectors.

6は不揮発性メモリ(第1記憶手段)であり、システム
拡張時のシステム構成情報を格納する。
A non-volatile memory (first storage means) 6 stores system configuration information at the time of system expansion.

7はアドレス・デコーダであり、CPUIが発生するア
ドレスが不揮発性メモリB6に相当する場合にCS信号
を発生する。ただし、本実施例の場合、不揮発性メモリ
A2と不揮発性メモリB6は同アドレスに割当られてい
る。
Reference numeral 7 denotes an address decoder, which generates a CS signal when the address generated by the CPUI corresponds to the nonvolatile memory B6. However, in the case of this embodiment, nonvolatile memory A2 and nonvolatile memory B6 are assigned to the same address.

8は、各種拡張機器であり拡張システム・バス10によ
って、本体側のシステム・バス9に接続される。
Reference numeral 8 denotes various expansion devices, which are connected to the system bus 9 on the main body side through an expansion system bus 10.

このように構成されたコンピュータ装置において、運搬
時には本体側の基本部分のみの構成で使用する。この時
、CPUIがシステム構成情報を読もうとして読出しア
ドレスを発生するとアドレス・デコーダ3がこのアドレ
スに反応してC5信号を発生する。またスイッチ5はオ
フになっているので、ゲート回路4は、アドレス・デコ
ーダ3からのC3信号を、そのまま不揮発性メモリA2
に送る。
In a computer device configured in this manner, only the basic part of the main body side is used during transportation. At this time, when the CPU generates a read address in an attempt to read system configuration information, the address decoder 3 generates a C5 signal in response to this address. Also, since the switch 5 is off, the gate circuit 4 directly transfers the C3 signal from the address decoder 3 to the nonvolatile memory A2.
send to

これで不揮発性メモリA2が選択され、CPUIとの間
で読み書きが行われる。
The nonvolatile memory A2 is now selected, and reading and writing from and to the CPUI is performed.

一方、据置き時に拡張して使用する場合、第1図全体の
構成となる。この時、CPLIIがシステム構成情報を
読もうとしてアドレスを発生すると、今度は、アドレス
・デコーダ3とアドレス・デコーダ7の両方が反応して
各々CS信号を発生する。ただし、スイッチ5がオンと
なっているため、アドレス・デコーダ3の発生したC3
信号は、ゲート回路4によって阻止される。そこでアド
レス・デコーダ7の発生したC5信号によって、不揮発
性メモリB6が選択され、CPUIとの間で読み書きが
行われることとなる。
On the other hand, when the system is expanded and used when it is stationary, the entire configuration shown in FIG. 1 is used. At this time, when the CPLII attempts to read the system configuration information and generates an address, both address decoder 3 and address decoder 7 respond and each generate a CS signal. However, since switch 5 is on, C3 generated by address decoder 3
The signal is blocked by gate circuit 4. Then, the C5 signal generated by the address decoder 7 selects the nonvolatile memory B6, and reads and writes from and to the CPUI.

第2図は、ゲート回路4のC3信号に対する制御手順を
示したフローチャート図である。第2図のステップS1
では、アドレス・デコーダ3からのC3信号線の状態を
読み取り、ステップS2においてC8信号がなければ本
手順を終了する。次にステップS3ではスイッチ5の状
態を読み取り、ステップS4において、スイッチがオン
ならば拡張構成状態にあるので、そのまま本手順を終了
する。逆にスイッチがオフならば基本構成状態にあるの
で―ステップS5において、不揮発性メモリA2にC8
信号を送り、lサイクルを終了する。
FIG. 2 is a flowchart showing a control procedure for the C3 signal of the gate circuit 4. Step S1 in Figure 2
Now, the state of the C3 signal line from the address decoder 3 is read, and if there is no C8 signal in step S2, this procedure ends. Next, in step S3, the state of the switch 5 is read, and in step S4, if the switch is on, it is in the extended configuration state, so this procedure is immediately terminated. Conversely, if the switch is off, it is in the basic configuration state - in step S5, C8 is stored in the nonvolatile memory A2.
Send a signal and end the l cycle.

以上、説明したように、本実施例では拡張装置の有無に
応じて、構成情報を切換えるので、ユーザーの構成情報
の書き換え処理が必要なくなる。
As described above, in this embodiment, the configuration information is switched depending on the presence or absence of the expansion device, so there is no need for the process of rewriting the user's configuration information.

また、従来では内部メモリと拡張用メモリの割当てアド
レスを別個に行っていたが、本実施例では構成情報の自
動切換えが可能となるので、拡張用メモリの割当てアド
レスに拡張用メモリを接続しないときのアドレス空間を
使用することも可能であり、アドレス空間を有効使用す
ることができる。
Additionally, in the past, addresses for internal memory and expansion memory were assigned separately, but in this embodiment, configuration information can be automatically switched, so when expansion memory is not connected to the expansion memory allocation address, It is also possible to use the address space of 1, and the address space can be used effectively.

C発明の効果〕 以上説明したように、本発明によれば、システムの基本
構成時と拡張構成時とで構成情報を格納した記憶手段の
読出し対象を自動的に切替えることによりユーザーの指
示操作を簡単にすることが可能となる。
C. Effects of the Invention] As explained above, according to the present invention, the user's instruction operation can be controlled by automatically switching the reading target of the storage means storing the configuration information between the basic configuration and the expanded configuration of the system. It is possible to simplify it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明実施例のコンピュータ装置の回路構成
を示すブロック図、 第2図は第1図のゲート回路4の動作手順を示すフロー
チャートである。 l・・・CPU 、 2・・・不揮発性メモリ、 3・・・アドレス・デコーダ、 4・・・ゲート回路、 5・・・スイッチ、 6・・・不揮発性メモリ、 7・・・アドレス・デコーダ、 8・・・各種拡張機器、 9・・・システム・バス、 lO・・・拡張システム・バス。
FIG. 1 is a block diagram showing the circuit configuration of a computer device according to an embodiment of the present invention, and FIG. 2 is a flowchart showing the operating procedure of the gate circuit 4 of FIG. 1. 1...CPU, 2...Nonvolatile memory, 3...Address decoder, 4...Gate circuit, 5...Switch, 6...Nonvolatile memory, 7...Address decoder , 8...Various expansion devices, 9...System bus, IO...Extension system bus.

Claims (1)

【特許請求の範囲】 情報処理装置を構成する機器の内容を示す構成情報を用
いて前記機器の動作制御を行う情報処理装置において、 拡張機器を接続した場合の前記構成情報を記憶しておく
第1記憶手段と、 前記拡張機器を接続しない場合の前記構成情報を記憶し
ておく第2記憶手段と、 前記拡張機器の接続の有無を検知する検知手段と、 該検知手段により前記拡張機器の接続が検知されたとき
は第1記憶手段の構成情報の読出しを許可し、 前記検知手段により前記拡張機器の接続無しが検知され
たときは第2記憶手段の構成情報の読出しを許可する記
憶制御手段と を具えたことを特徴とする情報処理装置。
[Scope of Claims] In an information processing device that controls the operation of devices using configuration information indicating the contents of the devices constituting the information processing device, there is provided an information processing device that stores the configuration information when an expansion device is connected. a second storage means for storing the configuration information when the expansion device is not connected; a detection device for detecting whether or not the expansion device is connected; and a second storage device for storing the configuration information when the expansion device is not connected; storage control means that permits reading of the configuration information of the first storage means when the detection means detects that the expansion device is not connected; and storage control means that permits the reading of the configuration information of the second storage means when the detection means detects that the expansion device is not connected An information processing device characterized by comprising:
JP1931990A 1990-01-31 1990-01-31 Information processor Pending JPH03225545A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1931990A JPH03225545A (en) 1990-01-31 1990-01-31 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1931990A JPH03225545A (en) 1990-01-31 1990-01-31 Information processor

Publications (1)

Publication Number Publication Date
JPH03225545A true JPH03225545A (en) 1991-10-04

Family

ID=11996089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1931990A Pending JPH03225545A (en) 1990-01-31 1990-01-31 Information processor

Country Status (1)

Country Link
JP (1) JPH03225545A (en)

Similar Documents

Publication Publication Date Title
US5915080A (en) Reprogramming device of a flash memory
JPH03225545A (en) Information processor
JP3956305B2 (en) Nonvolatile semiconductor memory device and data processing device
JPH0554009A (en) Program load system
JPH0581145A (en) Data writing circuit to EEPROM
JP4123345B2 (en) Microcomputer with built-in nonvolatile memory
JPH03231342A (en) Information processor
JPS607529A (en) Buffer memory device
US5151980A (en) Buffer control circuit for data processor
JP2000003307A (en) Memory controller and control method
JP3190735B2 (en) Memory chip select switching circuit
JPH06103056A (en) Address controller
JP2000250759A (en) Flash memory boot block writing method
JP2847729B2 (en) Information processing device
JPH03127126A (en) Information processor
JPH0934776A (en) Device and method for processing information
JPS63317857A (en) Memory access circuit
JPS61131049A (en) System for preserving contents in storage device from being swept out
JPS5914061A (en) Switching circuit of memory bank
JPH0232440A (en) Storage device
JPH0341538A (en) Main storage device
JPH04263198A (en) memory device
JPH08195098A (en) Flash memory device
JPH08166905A (en) Cache memory control method
JPH0340148A (en) Instruction cache memory device