JPH03227111A - ドライバ出力回路 - Google Patents
ドライバ出力回路Info
- Publication number
- JPH03227111A JPH03227111A JP2022633A JP2263390A JPH03227111A JP H03227111 A JPH03227111 A JP H03227111A JP 2022633 A JP2022633 A JP 2022633A JP 2263390 A JP2263390 A JP 2263390A JP H03227111 A JPH03227111 A JP H03227111A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- section
- pulse
- final stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 2
- 230000000737 periodic effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はドライバ出力回路に関し、特にマイクロプロセ
ッサのクロック・ドライバ出力回路に関する。
ッサのクロック・ドライバ出力回路に関する。
従来、この種のドライバ出力回路としては、第４図に示
される様な複数のインバータ回路１１〜Ｉ３のドライバ
出力部３で構成されているのが一般的であった。
される様な複数のインバータ回路１１〜Ｉ３のドライバ
出力部３で構成されているのが一般的であった。
この従来のドライバ出力部３では出力端子Ｔ。
に例えばメモリのワード配線のような外部負荷等価回路
４に示すような外部負荷を接続すると第３図に示すよう
に立上り及び立下り期間Ｔ Ｒ、Ｔ Ｆにオーバーシュ
ート及びアンダーシュー）ＱＰを有する波形の出力信号
ＳｏＢとなる。
４に示すような外部負荷を接続すると第３図に示すよう
に立上り及び立下り期間Ｔ Ｒ、Ｔ Ｆにオーバーシュ
ート及びアンダーシュー）ＱＰを有する波形の出力信号
ＳｏＢとなる。
上述した従来のドライバ出力回路は、Ｌ、Ｃなどの外部
負荷のため高速で“Ｈ”、“Ｌ”の信号出力をくり返す
と、出力信号が“Ｌ”から“Ｈ”に変化する時ＴＲのオ
ーバーシュートＰと、出力信号が“ＨＩＩから°“Ｌ″
へ変化する時Ｔ、のアンダーシュートＱが大きく、出力
信号の波形が乱れてし−まい次段の論理演算の誤動作の
原因となってしまうという欠点があった。
負荷のため高速で“Ｈ”、“Ｌ”の信号出力をくり返す
と、出力信号が“Ｌ”から“Ｈ”に変化する時ＴＲのオ
ーバーシュートＰと、出力信号が“ＨＩＩから°“Ｌ″
へ変化する時Ｔ、のアンダーシュートＱが大きく、出力
信号の波形が乱れてし−まい次段の論理演算の誤動作の
原因となってしまうという欠点があった。
本発明のドライバ出力回路は、入力信号を複数段のイン
バータを介して出力端子に供給するドライバ出力部と、
前記複数段のインバータの最終段のインバータの入力・
出力端間に接続する帰還抵抗とゲートスイッチを有する
期間フィードバック部と、前記入力信号の論理変化に同
期して所定幅を有するパルスゲート信号を前記ゲートス
イッチのゲートに供給する同期パルス発生部とを含んで
構成されている。
バータを介して出力端子に供給するドライバ出力部と、
前記複数段のインバータの最終段のインバータの入力・
出力端間に接続する帰還抵抗とゲートスイッチを有する
期間フィードバック部と、前記入力信号の論理変化に同
期して所定幅を有するパルスゲート信号を前記ゲートス
イッチのゲートに供給する同期パルス発生部とを含んで
構成されている。
第１図は本発明の一実施例と外部負荷の回路図、第２図
は第１図の回路の動作を説明するための入力信号及びパ
ルスゲート信号のタイムチャートである。
は第１図の回路の動作を説明するための入力信号及びパ
ルスゲート信号のタイムチャートである。
第１図に示すようにドライバ出力回路は、第４図のドラ
イバ出力部３の最終段インバータ３の入力・出力端間に
接続するトランスミッションゲートＴＧを有する期間フ
ィードバック部２と、入力信号Ｓ＋を入力して遅延素子
りを用いて出力信号ＳＯＡの立上り及び立下り期間ＴＲ
、ＴＦ程度の幅Ｔのパルスゲート信号ＳＰを出力してト
ランスミッションゲートＴＧをゲートする同期パルス発
生部２とを有している。
イバ出力部３の最終段インバータ３の入力・出力端間に
接続するトランスミッションゲートＴＧを有する期間フ
ィードバック部２と、入力信号Ｓ＋を入力して遅延素子
りを用いて出力信号ＳＯＡの立上り及び立下り期間ＴＲ
、ＴＦ程度の幅Ｔのパルスゲート信号ＳＰを出力してト
ランスミッションゲートＴＧをゲートする同期パルス発
生部２とを有している。
第２図に示すように、入力信号Ｓ夏の波形が同期パルス
発生部１の論理回路で演算されて、入力が“Ｈ′“から
′Ｌ”へ変化する時点ｔ１もしくは１１ Ｌ １１から
“′Ｈ″へ変化する時点ｔ２にパルス幅Ｔのパルスがパ
ルスゲート信号Ｓｐとして出力される。
発生部１の論理回路で演算されて、入力が“Ｈ′“から
′Ｌ”へ変化する時点ｔ１もしくは１１ Ｌ １１から
“′Ｈ″へ変化する時点ｔ２にパルス幅Ｔのパルスがパ
ルスゲート信号Ｓｐとして出力される。
このゲート信号Ｓｐが期間フィードバック回路２のトラ
ンスミッションゲートＴＧをオンして、ドライバ出力部
３の最終段の出力信号Ｓ。Ａが最終段のインバータ■３
の入力端へフィードバックされる。
ンスミッションゲートＴＧをオンして、ドライバ出力部
３の最終段の出力信号Ｓ。Ａが最終段のインバータ■３
の入力端へフィードバックされる。
つまり出力信号ＳＯＡがオーバーシュートしている期間
ＴＲは最終段のインバータ■３の入力へ°゛Ｈ“信号が
トランスミッションゲートＴＧのオン抵抗を介してフィ
ードバックされ、また出力がアンダーシュートしている
期間Ｔｐも同様に“Ｌ゛信号フィーバツクされて、第３
図に示すように従来例の出力信号ＳｏＢに比べてパルス
ノイズの小さい波形の出力信号ＳｏＡが得られる。
ＴＲは最終段のインバータ■３の入力へ°゛Ｈ“信号が
トランスミッションゲートＴＧのオン抵抗を介してフィ
ードバックされ、また出力がアンダーシュートしている
期間Ｔｐも同様に“Ｌ゛信号フィーバツクされて、第３
図に示すように従来例の出力信号ＳｏＢに比べてパルス
ノイズの小さい波形の出力信号ＳｏＡが得られる。
なお、期間フィードバック部２のトランスミッションゲ
ートＴＧの代りに他の素子スイッチ又はゲートを用いて
、直列に帰還抵抗Ｒを設けてもよい。
ートＴＧの代りに他の素子スイッチ又はゲートを用いて
、直列に帰還抵抗Ｒを設けてもよい。
以上説明したように本発明は、ドライバ出力部の最終段
のインバータの入力・出力間に初期期間フィードバック
部を設けることにより、出力波形を整形できる効果があ
る。
のインバータの入力・出力間に初期期間フィードバック
部を設けることにより、出力波形を整形できる効果があ
る。
第１図は本発明の一例と負荷回路の回路図、第２図及び
第３図は第１図の回路の動作を説明するための入力信号
とパルスゲート信号のタイムチャート及び入力・出力信
号の波形図、第４図は従来のドライバ出力部の一例と負
荷回路の回路図である。 １・・・同期パルス発生部、２・・・期間フィードバッ
ク部、３・・・ドライバ出力部、４・・・外部負荷等価
回路、■１〜■３・・・インバータ、Ｓ＋・・・入力信
号、ＳＯＡ・・・出力信号、Ｓｐ・・・パルスゲート信
号、ＴＧ・・・トランスミッションゲート。
第３図は第１図の回路の動作を説明するための入力信号
とパルスゲート信号のタイムチャート及び入力・出力信
号の波形図、第４図は従来のドライバ出力部の一例と負
荷回路の回路図である。 １・・・同期パルス発生部、２・・・期間フィードバッ
ク部、３・・・ドライバ出力部、４・・・外部負荷等価
回路、■１〜■３・・・インバータ、Ｓ＋・・・入力信
号、ＳＯＡ・・・出力信号、Ｓｐ・・・パルスゲート信
号、ＴＧ・・・トランスミッションゲート。
Claims (1)
- 入力信号を複数段のインバータを介して出力端子に供給
するドライバ出力部と、前記複数段のインバータの最終
段のインバータの入力・出力端間に接続する帰還抵抗と
ゲートスイッチを有する期間フィードバック部と、前記
入力信号の論理変化に同期して所定幅を有するパルスゲ
ート信号を前記ゲートスイッチのゲートに供給する同期
パルス発生部とを含むことを特徴とするドライバ出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022633A JP2814647B2 (ja) | 1990-01-31 | 1990-01-31 | ドライバ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022633A JP2814647B2 (ja) | 1990-01-31 | 1990-01-31 | ドライバ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03227111A true JPH03227111A (ja) | 1991-10-08 |
| JP2814647B2 JP2814647B2 (ja) | 1998-10-27 |
Family
ID=12088237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022633A Expired - Lifetime JP2814647B2 (ja) | 1990-01-31 | 1990-01-31 | ドライバ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814647B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108242886A (zh) * | 2018-03-12 | 2018-07-03 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
| CN111064450A (zh) * | 2019-12-11 | 2020-04-24 | 北京航天控制仪器研究所 | 一种纳秒级soa驱动电路及控制方法 |
-
1990
- 1990-01-31 JP JP2022633A patent/JP2814647B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108242886A (zh) * | 2018-03-12 | 2018-07-03 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
| CN108242886B (zh) * | 2018-03-12 | 2024-04-02 | 无锡安趋电子有限公司 | 一种防直通保护自适应死区电路及包含该电路的驱动电路 |
| CN111064450A (zh) * | 2019-12-11 | 2020-04-24 | 北京航天控制仪器研究所 | 一种纳秒级soa驱动电路及控制方法 |
| CN111064450B (zh) * | 2019-12-11 | 2023-07-14 | 北京航天控制仪器研究所 | 一种纳秒级soa驱动电路及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2814647B2 (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619170A (en) | PLL timing generator with voltage controlled oscillator | |
| EP0803791A1 (en) | Clock Generation | |
| US5687134A (en) | Synchronous semiconductor memory capable of saving a latency with a reduced circuit scale | |
| US7609103B2 (en) | Delay circuit with reference pulse generator to reduce variation in delay time | |
| US5955906A (en) | Non-overlapping two-phase signal generator | |
| US4209715A (en) | Logic circuit | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
| KR890005233B1 (ko) | 위상 변경 회로 | |
| DE3884936T2 (de) | Asymmetrischer Verzögerungsgenerator für einen Taktzerhacker. | |
| JPH03227111A (ja) | ドライバ出力回路 | |
| JP2969723B2 (ja) | ドライバ出力回路 | |
| EP1618660B1 (en) | Enabling method to prevent glitches in waveform | |
| JPS6244727B2 (ja) | ||
| US3510784A (en) | Convertible timing circuit | |
| JP2969732B2 (ja) | 半導体集積回路 | |
| JPH04361418A (ja) | リングオシレータ | |
| JPH1084277A (ja) | クロック生成回路 | |
| KR930008421B1 (ko) | 동기회로 | |
| KR200296046Y1 (ko) | 주파수분주장치 | |
| JPS63229917A (ja) | 奇数分の１分周器 | |
| JPH05268020A (ja) | クロック切換回路 | |
| KR930008659B1 (ko) | 초기값을 갖는 리플 카운터 | |
| JPS62191910A (ja) | クロツク制御方式 | |
| KR100206888B1 (ko) | 마스크롬의 내부제어신호 발생회로 |