JPH03227165A - Scanner circuit device - Google Patents

Scanner circuit device

Info

Publication number
JPH03227165A
JPH03227165A JP2021497A JP2149790A JPH03227165A JP H03227165 A JPH03227165 A JP H03227165A JP 2021497 A JP2021497 A JP 2021497A JP 2149790 A JP2149790 A JP 2149790A JP H03227165 A JPH03227165 A JP H03227165A
Authority
JP
Japan
Prior art keywords
circuit
voltage
diodes
voltage source
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021497A
Other languages
Japanese (ja)
Inventor
Kazuyuki Hirooka
広岡 和幸
Sadaaki Kurata
倉田 定明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021497A priority Critical patent/JPH03227165A/en
Publication of JPH03227165A publication Critical patent/JPH03227165A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PURPOSE:To obtain an output corresponding accurately to scanning by connecting photoelectric conversion circuit elements in common, using one signal string to scan the elements, extracting an output of each element, using a differentiating circuit to detect a level change at a connecting point and controlling the scanner circuit based thereupon. CONSTITUTION:A voltage V0 of a power supply 1 is increased linearly, a voltage at points P0-P3 is increased and photoelectric conversion elements S0-S3 are sequentially reverse-biased. A charge current flows to an element whose equivalent capacitance is discharged by optical input through block diodes Dc0-Dc3 and a capacitor 10 of an IV conversion circuit 3. The capacitor 10 is charged by an output Iout of unit circuits K1-K3 and a switch 11 is periodically closed to divide a current change in the elements S0-S3 to output a voltage V0. A change in levels Vp0-Vp3 of the points P0-P3 is detected by differentiating circuits F0-F3 from a control signal Vr of the switch 11 and a control signal Vs of a sampling circuit 4 and the control signals are formed based thereon. Thus, even when the mutual time width at ON time of diodes Db0-Db3 is changed, since a read point of time is changed, the output of the elements S0-S3 is read accurately.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、複数の回路素子に順次に電圧を供給するた
めの走査回路装置に関し、更に#細には、−次元イメー
ジセンサに好適な走査回路装置に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a scanning circuit device for sequentially supplying voltage to a plurality of circuit elements, and more particularly, to a scanning circuit device suitable for a -dimensional image sensor. Related to circuit devices.

[従来の技術と発明が解決しようとする課′u]イメー
ジセンサは、光情報を電気信号に変換するための複数の
光電変換素子と、複数の光電変換素子を電気的に走査し
て電気信号を選択的に得るためのアナログスイッチとを
有している。アナログスイッチは例えば、特開昭63−
2377号公報に開示されているように電界効果トラン
ジスタ(FET)から成り、複数の光電変換素子の近傍
に配置されている。
[Issues to be solved by the prior art and the invention] An image sensor includes a plurality of photoelectric conversion elements for converting optical information into electrical signals, and electrical signals are generated by electrically scanning the plurality of photoelectric conversion elements. It has an analog switch for selectively obtaining. For example, an analog switch is disclosed in Japanese Patent Application Laid-open No. 63-
As disclosed in Japanese Patent No. 2377, it is made of a field effect transistor (FET) and is arranged near a plurality of photoelectric conversion elements.

ところで、集積回路構成のイメージセンサにおいては、
1つの充電変換素子即ち1つの画素の幅(例えば125
μm)に収まるように1つの電界効果トランジスタが配
置されなければならない。
By the way, in an image sensor with an integrated circuit configuration,
The width of one charging conversion element, that is, one pixel (for example, 125
One field effect transistor must be placed to fit within .mu.m).

しかし、このように極めて狭い幅に収まるように電界効
果トランジスタを形成することは容易でない、また、電
界効果トランジスタのドレインとソースとゲートのため
の3つの配線導体層を基板上の予め決められた幅の中に
設ける時には、3つの配線導体層の幅が必然的に狭くな
り、イメージセンサの製造の歩留まりが低くなった。こ
の種の問題を解決するために、本件出願人は、特願昭6
3−190848号及び上記の国内優先権主張出願であ
る特願平1−198279号によってダイオードの直列
回路を利用した走査回路装置を提案しな、しかし、ここ
には走査出力の読み取り方式の詳細は開示されていない
。
However, it is not easy to form a field effect transistor to fit within such an extremely narrow width, and the three wiring conductor layers for the drain, source, and gate of the field effect transistor are placed in predetermined locations on the substrate. When the three wiring conductor layers are provided within the same width, the width of the three wiring conductor layers inevitably becomes narrower, and the yield of manufacturing the image sensor becomes lower. In order to solve this kind of problem, the applicant filed a patent application in
No. 3-190848 and Japanese Patent Application No. 1-198279, which is the above-mentioned application claiming domestic priority, propose a scanning circuit device using a series circuit of diodes. Not disclosed.

そこで、本発明の目的は、トランジスタよりも電極の数
が少ないダイオードを使用した走査回路装置において正
確に且つ容易に出力を取り出す方式を提供することにあ
る。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a method for accurately and easily extracting an output from a scanning circuit device using a diode having fewer electrodes than a transistor.

[課題を解決するための手段] 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、のこぎり波を供給するた
めの電圧源1と、第1の電極と第2の電極とをそれぞれ
有する複数個の第1のダイオードDa1〜Da3が直列
に接続された回路であり、その一端が前記電圧源lに接
続され、且つそれぞれの第1のダイオードDa1〜Da
3の順方向電流が前記のこぎり波に基づいて流れるよう
な方向性をそれぞれの第1のダイオードDa1〜Da3
が有し、且つそれぞれの第1のダイオードDa1〜Da
3の前記第1の電極が前記電圧源1の側に配置されてい
る第1の直列回路と、それぞれが第1の抵抗又はコンデ
ンサRa1〜Ra3又はCa1〜Ca3と第2のダイオ
ードDbl〜Db3とを直列に接続した回路から成り、
それぞれの第1のダイオードDa1〜Da3の前記第2
の電極と前記電圧源1の他端との間にそれぞれ接続され
、且つそれぞれの第2のダイオードDb1〜Db3の順
方向電流が前記のこぎり波に基づいて流れるような方向
性をそれぞれの第2のダイオードDb1〜Db3が有し
ている複数の第2の直列回路と、それぞれの第1のダイ
オードDa1〜Da3の前記第2の電極と前記電圧源1
の他端との間にそれぞれ接続された複数の第2の抵抗又
はコンデンサRb1〜Rb3又はCa1〜Ca3と、前
記第1の抵抗又はコンデンサRa1〜Ra3又はCa1
〜Ca3と前記第2のダイオードDbl〜Db3との接
続点P。
[Means for Solving the Problems] To achieve the above object, the present invention will be described with reference to the reference numerals in the drawings showing the embodiments. A circuit in which a plurality of first diodes Da1 to Da3 each having a second electrode and a second electrode are connected in series, one end of which is connected to the voltage source l, and each of the first diodes Da1 to Da3
Each of the first diodes Da1 to Da3 has a directionality such that a forward current of 3 flows based on the sawtooth wave.
has, and each first diode Da1 to Da
a first series circuit in which the first electrodes of No. 3 are arranged on the side of the voltage source 1, each of which has a first resistor or capacitor Ra1 to Ra3 or Ca1 to Ca3 and a second diode Dbl to Db3; It consists of a circuit connected in series,
The second diode of each of the first diodes Da1 to Da3
and the other end of the voltage source 1, and each of the second diodes Db1 to Db3 has a directionality such that the forward current of the second diode Db1 to Db3 flows based on the sawtooth wave. a plurality of second series circuits included in the diodes Db1 to Db3, the second electrodes of the respective first diodes Da1 to Da3, and the voltage source 1;
a plurality of second resistors or capacitors Rb1 to Rb3 or Ca1 to Ca3 respectively connected to the other end thereof, and the first resistor or capacitor Ra1 to Ra3 or Ca1;
A connection point P between ~Ca3 and the second diodes Dbl~Db3.

〜P、と共通電流出力線2との間にそれぞれ接続されて
いる複数の走査される回路素子SI〜Ssと、前記共通
電流出力線2と前記電圧源1の他端との間に接続されて
いる共通の電流電圧変換回路3と、前記電流電圧変換回
路3もしくはこの出力を制御して前記走査される回路素
子S、〜S3の読み取り出力を得るための信号処理回路
と、前記接続点P1〜P、にそれぞれ接続された複数の
タイミング検出用微分回路F1〜F、と、前記微分回路
F1〜F、の出力に基づいて前記信号処理回路を制御す
る信号を形成する制御信号形成回路5とから成る走査回
路装置に係わるものである。
A plurality of circuit elements SI to Ss to be scanned are connected between the common current output line 2 and the common current output line 2, respectively, and the other end of the voltage source 1 is connected between the common current output line 2 and the other end of the voltage source 1. a common current-voltage conversion circuit 3, a signal processing circuit for controlling the current-voltage conversion circuit 3 or its output to obtain readout outputs of the scanned circuit elements S, ~S3, and the connection point P1. -P, a plurality of differentiating circuits F1-F for timing detection connected to P, respectively, and a control signal forming circuit 5 forming a signal for controlling the signal processing circuit based on the outputs of the differentiating circuits F1-F. The present invention relates to a scanning circuit device consisting of.

また、請求項2に示すように、請求項1の第1の抵抗R
a1〜Ra3の代わりにコンデンサ01〜C3又はこれ
と等価な働きをするダイオードを接続し、また第2のダ
イオードDb1〜Db3の代わりに抵抗R1〜R3を接
続することができる。
Further, as shown in claim 2, the first resistor R of claim 1
It is possible to connect capacitors 01 to C3 or diodes having an equivalent function in place of a1 to Ra3, and to connect resistors R1 to R3 in place of second diodes Db1 to Db3.

なお信号処理回路は、実施例の電流電圧変換回路とサン
プルホールド回路との内の少なくとも一方又は出力電流
Ioutのピークホールド回路(図示せず)等に対応し
ている。
Note that the signal processing circuit corresponds to at least one of the current-voltage conversion circuit and the sample-hold circuit of the embodiment, or a peak-hold circuit (not shown) for the output current Iout.

[作用] 請求項1及び2の複数の走査される回路素子81〜S3
は共通に接続されているので、複数の走査される回路素
子81〜S3の出力は1つの信号列で取り出される。信
号処理回路は、接続点P1〜P3の電位変化を微分回路
F1〜F3で検出し、これに基づいて決定された制御信
号で制御されるので、走査に正確に対応した出力を得る
ことができる。
[Operation] A plurality of scanned circuit elements 81 to S3 according to claims 1 and 2.
are connected in common, so the outputs of the plurality of scanned circuit elements 81 to S3 are taken out as one signal train. The signal processing circuit detects potential changes at the connection points P1 to P3 using differentiating circuits F1 to F3, and is controlled by a control signal determined based on this, so it is possible to obtain an output that accurately corresponds to scanning. .

[実施例] 第1図に示されている本発明の実施例に従う一次元イメ
ージセンサは、電圧源1と、4つの画素即ちビットに対
応した4つの単位回路Ko、K+、Kt、K)と、共通
電流出力線2に接続された電流電圧変換口l#33と、
サンプルホールド回路4と、タイミング検出用微分回路
FO〜F3と、波形整形回路Go〜G3と、制御信号形
成回路5とから成る。この−次元イメージセンサは4つ
よりも多い数の画素を検出することができるように構成
されている。しかし、この−次元イメージセンサの全部
の構成を図面に示すことは困難であるので、その一部の
みが第1図に示されている。
[Embodiment] A one-dimensional image sensor according to an embodiment of the present invention shown in FIG. , a current voltage conversion port l#33 connected to the common current output line 2,
It consists of a sample hold circuit 4, differentiating circuits FO to F3 for timing detection, waveform shaping circuits Go to G3, and a control signal forming circuit 5. This -dimensional image sensor is configured to be able to detect more than four pixels. However, since it is difficult to show the entire configuration of this one-dimensional image sensor in the drawing, only a part of it is shown in FIG.

互いに同一の3つの単位回路に+ 、Kt 、Ksは、
第1のダイオードDal、Ca2、Ca3と、第2のダ
イオードDb1、Db2、Db3と、第1の抵抗Ra1
、Ra2、Ra3と、第2の抵抗Rb1、Rb2、Rb
3と、走査される回路素子としての光電変換素子S亀、
S2、Ssと、ブロッキングダイオードDc1、Ca2
、Ca3とから成る。電圧源1と単位回路に1との匍に
配置されたもう1つの単位回路に・は、第2のダイオー
ドDbO5第1の抵抗Ra01光電変換素子So、ブロ
ッキングダイオードDCOとから成る。単位回路に0は
、別の単位回路に+、に2、K、における第1のダイオ
−)eDal、Da2、Da3、及び第2の抵抗RbO
に対応するものを有していない、しかし、単位回路Ko
にも別の単位回路に1、K、 、K、の第1のダイオー
ド及び第2の抵抗に対応するものを接続することができ
る。また、必要に応じて第1図のイメージセンサから初
段の単位回路に0を省くことができる。
For three unit circuits that are the same, +, Kt, and Ks are
First diodes Dal, Ca2, Ca3, second diodes Db1, Db2, Db3, and first resistor Ra1
, Ra2, Ra3 and second resistors Rb1, Rb2, Rb
3, a photoelectric conversion element S turtle as a scanned circuit element,
S2, Ss and blocking diodes Dc1, Ca2
, Ca3. Another unit circuit arranged between the voltage source 1 and the unit circuit 1 includes a second diode DbO5, a first resistor Ra01, a photoelectric conversion element So, and a blocking diode DCO. 0 in the unit circuit, + in another unit circuit, 2 in the first diode in K, eDal, Da2, Da3, and the second resistor RbO.
However, the unit circuit Ko
It is also possible to connect to another unit circuit 1, K, , K, corresponding to the first diode and the second resistor. Further, if necessary, 0 can be omitted from the first-stage unit circuit of the image sensor shown in FIG.

アノード(第1の電極)とカソード(第2の電極)とを
有する3つの第1のダイオードDa1、Da2、Da3
が互いに直列に接続された回路(第1の直列回路)の一
端(左端)は電圧源1の一端に接続されている。第1の
ダイオードDa1、Da2、Da3は電圧源1の電圧に
よって順方向にバイアスされる方向性を有している。即
ち、第1のダイオードD81〜Da3のアノード(第1
の電極)が電圧源1の側に配置されている。なお、電圧
源1の上側の端子がマイナスの時には、第1のダイオー
ドDa1〜Da3のカソードが電圧源1の側に配置され
る。
Three first diodes Da1, Da2, Da3 having an anode (first electrode) and a cathode (second electrode)
One end (left end) of a circuit in which these are connected in series with each other (first series circuit) is connected to one end of a voltage source 1. The first diodes Da1, Da2, and Da3 have directionality that is biased in the forward direction by the voltage of the voltage source 1. That is, the anodes of the first diodes D81 to Da3 (the first
electrodes) are arranged on the voltage source 1 side. Note that when the upper terminal of the voltage source 1 is negative, the cathodes of the first diodes Da1 to Da3 are arranged on the voltage source 1 side.

第1のダイオードDa1、Da2、D a3ツカソード
(第2の電極)と電圧源1の他端(グランド)との間に
は第1の抵抗Ra1、Ra2、Ra3と第2のダイオー
ドDbl、Db2、Db3とを直列にそれぞれ接続した
回路(第2の直列回路)がそれぞれ接続されている。単
位回路に0においては、電圧源1の一端と他端との間に
第1の・抵抗RaOと第2のダイオードDbOとの直列
回路が接続されている。第2のダイオードDbO1Db
1、Db2、Db3は電圧源1の電圧によって順方向に
バイアスされる方向性を有している。
First resistors Ra1, Ra2, Ra3 and second diodes Dbl, Db2, A circuit (second series circuit) in which Db3 is connected in series is connected to each other. In the unit circuit 0, a series circuit including a first resistor RaO and a second diode DbO is connected between one end and the other end of the voltage source 1. Second diode DbO1Db
1, Db2, and Db3 have the directionality of being biased in the forward direction by the voltage of the voltage source 1.

各単位回#lKo 、Kt 、に2 、Ksにおける第
1の抵抗Rag、 Ra1、Ra2、Ra3と第2のダ
イオードDbO1Db1、Db2、Db3の相互接続点
P0、Pl、P2 、Psにフォトダイオードから成る
光電変換素子So 、St 、St 、Ssのカソード
がそれぞれ接続されている。光電変換素子S、、Sl、
St、S、のアノードは光電変換素子S0〜S、の相互
干渉を防ぐためのブロッキングダイオードDcO1Dc
l、Dc2、Dc3を介して共通!流出力線2に接続さ
れている。共通電流出力線2とグランドとの間に接続さ
れた電流電圧変換回路3は出力電流1 outに対応し
た電圧を得る回路である。
Each unit #l consists of a photodiode at the interconnection point P0, Pl, P2, Ps of the first resistor Rag, Ra1, Ra2, Ra3 in Ko, Kt, 2, Ks and the second diode DbO1, Db1, Db2, Db3. The cathodes of the photoelectric conversion elements So, St, St, and Ss are connected to each other. Photoelectric conversion element S,, Sl,
The anodes of St, S, are blocking diodes DcO1Dc to prevent mutual interference of photoelectric conversion elements S0 to S.
Common via l, Dc2, and Dc3! It is connected to the outflow output line 2. A current-voltage conversion circuit 3 connected between the common current output line 2 and the ground is a circuit that obtains a voltage corresponding to the output current 1 out.

なお、各光電変換素子So〜Sjは各部2のダイオード
DbO〜Db3に実質的に並列接続されている。
Note that each of the photoelectric conversion elements So to Sj is substantially connected in parallel to the diodes DbO to Db3 of each part 2.

光電変換素子So 、St 、St 、Sjとしてのフ
ォトダイオードは、電圧源lの電圧で逆バイアスされる
ように接続されているので、ここに流れる電流は極めて
小さい。
The photodiodes serving as the photoelectric conversion elements So, St, St, and Sj are connected so as to be reverse biased by the voltage of the voltage source 1, so the current flowing therein is extremely small.

微分回路FO−,−F3の出力ラインに接続された波形
整形回路Go〜G3は、シュミットトリガ回路と単安定
マルチバイブレータとを含み、微分出力に対応した幅狭
なタイミングパルスを形成し、制御信号形成回路5に与
える。
The waveform shaping circuits Go to G3 connected to the output lines of the differentiating circuits FO- and -F3 include a Schmitt trigger circuit and a monostable multivibrator, and form narrow timing pulses corresponding to the differential output, and control signals. to the formation circuit 5.

制御信号形成回路5は、ライン6によって電流電圧変換
回路3に制#信号を供給し、ライン7によってサンプル
ホールド回路4にfilJ#信号を供給する。
The control signal forming circuit 5 supplies a control # signal to the current-voltage conversion circuit 3 via a line 6, and supplies a filJ# signal to the sample hold circuit 4 via a line 7.

第1図のイメージセンサの各部の詳細は次の通りである
。
Details of each part of the image sensor shown in FIG. 1 are as follows.

電圧源1はのこぎり波を発生する回路から成り、第4図
(A)に示す傾斜電圧を有するのこぎり波即ち掃引信号
を周期的に発生する。第4図(A)ののこぎり波の最大
振幅値は第1図の全部の第1及び第2のダイオードDa
1〜Da3、DbO〜Db3をオン状態にすることがで
きる値に設定されている。
The voltage source 1 consists of a circuit that generates a sawtooth wave, and periodically generates a sawtooth wave or sweep signal having a ramped voltage as shown in FIG. 4(A). The maximum amplitude value of the sawtooth wave in FIG. 4(A) is
1 to Da3 and DbO to Db3 are set to values that can turn them on.

なお、のこぎり波の立上り速度は第1及び第2のダイオ
ードDa1〜Da3、DbO〜Db3の立上り速度より
も遅い、第4図(A)の縦軸(電圧)は第4図(B)に
、比べて圧縮している。
Note that the rising speed of the sawtooth wave is slower than the rising speed of the first and second diodes Da1 to Da3 and DbO to Db3, and the vertical axis (voltage) in FIG. 4(A) is shown in FIG. 4(B). It is compressed by comparison.

光電変換素子Sa〜Sj、第1のダイオードDa1〜D
a3、第2のダイオードDbO〜Db3、ブOッキング
ダイオードDcO〜Dc3は、それぞれPIN接合ダイ
オードであって、水素化アモルファスシリコン半導体層
と、この半導、体層の下側に設けられた一方の電極層と
、半導体層の上側に設けられた他方の電極層とからなり
、共通の絶縁基板(図示せず)上に設けられている。集
積回路で形成される各単位回路KO〜に3に与えられた
幅が125μmの場合において、第1及び第2のダイオ
ードDa1〜Da3、DbO〜Db3の配線導体層の幅
を約20μmにすることができる。もし、光電変換素子
S0〜S、の走査のために電界効果トランジスタを使用
する場合には、配線導体層の幅が約10μmとなり、本
実施例に比べて狭いためにイメージセンサの製造の歩留
まりが悪くなる。
Photoelectric conversion elements Sa to Sj, first diodes Da1 to D
a3, the second diodes DbO to Db3, and the booking diodes DcO to Dc3 are PIN junction diodes, respectively, and are connected to the hydrogenated amorphous silicon semiconductor layer and the semiconductor layer provided below the semiconductor layer. and the other electrode layer provided above the semiconductor layer, and are provided on a common insulating substrate (not shown). When the width given to each unit circuit KO~ formed by an integrated circuit is 125 μm, the width of the wiring conductor layer of the first and second diodes Da1~Da3 and DbO~Db3 is about 20 μm. I can do it. If a field effect transistor is used for scanning the photoelectric conversion elements S0 to S, the width of the wiring conductor layer will be approximately 10 μm, which is narrower than in this example, and thus the yield of image sensor manufacturing will be reduced. Deteriorate.

光電変換素子S0〜Ssは逆バイアスされているので、
第2図に示すキャパシタンスCsと光強度に比例する電
流源Isとの並列回路で等価的に示される。なお、光電
変換素子S0〜S、の等価キャパシタンスCsに流れる
電流の値は極めて小さい、第1のダイオードDa1〜D
a3及び第2のダイオードのDbO〜Db3がオン状態
になった時の両端電圧即ち順方向電圧Vfはほぼ1vで
ある。第1の抵抗RaO〜Ra3はそれぞれ100にΩ
であり、第2の抵抗Rb1〜Rb3はそれぞれ1にΩで
あり、これ等は、T i 02 、Ta  S I O
x又はNiCr等の物質で形成されている。
Since the photoelectric conversion elements S0 to Ss are reverse biased,
This is equivalently represented by a parallel circuit of a capacitance Cs and a current source Is proportional to the light intensity shown in FIG. Note that the value of the current flowing through the equivalent capacitance Cs of the photoelectric conversion elements S0 to S is extremely small, and the value of the current flowing through the first diodes Da1 to D
When a3 and the second diodes DbO to Db3 are turned on, the voltage across them, that is, the forward voltage Vf, is approximately 1V. The first resistors RaO to Ra3 are each 100Ω
The second resistors Rb1 to Rb3 are each 1 to Ω, and these are T i 02 , Ta S I O
It is made of a material such as x or NiCr.

電流電圧変換回路3は光電変換素子S0〜S。The current-voltage conversion circuit 3 includes photoelectric conversion elements S0 to S.

の電流を電圧に変換する回路であって、この実施例では
、積分回路から成り、コンデンサ10と、放電用(リセ
ット)スイッチ11と、増幅器12とから成る。コンデ
ンサ10は光電変換素子S0〜S、のアノードとグラン
ドとの間に接続されているので、光電変換素子S0〜S
、に流れる電流によって充電される。
This circuit converts the current into a voltage, and in this embodiment, it is made up of an integrating circuit, and is made up of a capacitor 10, a discharge (reset) switch 11, and an amplifier 12. Since the capacitor 10 is connected between the anodes of the photoelectric conversion elements S0 to S, and the ground, the capacitor 10 is connected between the anodes of the photoelectric conversion elements S0 to S,
, is charged by the current flowing through it.

コンデンサ10に並列に接続されたスイッチ11は、光
電変換素子S0〜S、の出力電流を分離して検出するた
めに、各光電変換素子So〜S。
A switch 11 connected in parallel to the capacitor 10 separates and detects the output currents of the photoelectric conversion elements So to S, respectively.

によるコンデンサ10の充電完了時点又はこの近傍でオ
ンになってコンデンサ10を放電状態にするものである
。コンデンサ10の一端は増幅器12を介して第1図の
サンプルホールド回路5に接続されている。サンプルホ
ールド回路5は、電流電圧変換回路3の出力を放電用ス
イッチ11のオン開始時点の直前でサンプリングし、ホ
ールドする。
The capacitor 10 is turned on at or near the time when charging of the capacitor 10 is completed, and the capacitor 10 is placed in a discharge state. One end of the capacitor 10 is connected to the sample and hold circuit 5 of FIG. 1 via an amplifier 12. The sample and hold circuit 5 samples the output of the current-voltage conversion circuit 3 immediately before the discharge switch 11 starts to turn on, and holds the sample.

各微分回路FO〜F3は接続点P0〜P、に接続された
コンデンサCと、このコンデンサCの出力ラインとグラ
ンドとの間に接続された抵抗Rとから成り、第4図(A
)に示すのこぎり波電圧Vdの変化に追従した第4図(
B)に示す接続点Po、 p 、の電位■pO〜Vp3
の変化に応答して第4図(C)〜(F)に示すように微
分出力HO〜H3を発生する。
Each of the differentiating circuits FO to F3 consists of a capacitor C connected to connection points P0 to P, and a resistor R connected between the output line of this capacitor C and the ground.
Figure 4 (
The potential of the connection point Po, p shown in B) ■ pO ~ Vp3
In response to changes in , differential outputs HO to H3 are generated as shown in FIGS. 4(C) to 4(F).

波形整形回路GO〜G3は、微分出力HO〜H3に基づ
いて第4図(C)〜(F)で点線で示すようにtl、t
2、t6、t7の時点でタイミング信号を出力する。
The waveform shaping circuits GO~G3 adjust tl and t based on the differential outputs HO~H3 as shown by dotted lines in FIG. 4(C)~(F).
Timing signals are output at times 2, t6, and t7.

制御信号発生回路5は複数の単安定マルチバイブレータ
の組み合せから成り、第4図(G)に示すサンプルホー
ルド制御信号Vsと第4図(H)に示す放電制御信号V
rとを発生する。第4図(G)のサンプルホールド制御
信号Vsは第4図(C)〜(F)で点線で示すタイミン
グ信号の前縁に同期して立ち上がって一定時間継続する
。第4図(H)の放電制御信号vrは第4図(G)のサ
ンプルホールド制御信号の前縁よりも少し遅れて立ち上
がって比較的短時間後に立下る。
The control signal generation circuit 5 is composed of a combination of a plurality of monostable multivibrators, and generates a sample hold control signal Vs shown in FIG. 4(G) and a discharge control signal Vs shown in FIG. 4(H).
generate r. The sample hold control signal Vs in FIG. 4(G) rises in synchronization with the leading edge of the timing signal shown by the dotted line in FIGS. 4(C) to (F) and continues for a certain period of time. The discharge control signal vr in FIG. 4(H) rises a little later than the leading edge of the sample-and-hold control signal in FIG. 4(G), and falls after a relatively short period of time.

[動作] 第1図のイメージセンサにおいて、電圧源1から第4図
(A)に示すのこぎり波が発生すると、第1のダイオー
ドDa1〜Da3が順次に導通状態に成る。即ち、のこ
ぎり波の傾斜電圧が徐々に増大すると、点P0の電位V
pOが第4図(B)に示す如く徐々に高くなる。これに
よって、点P(lの電位VpOが単位回路に0の第2の
ダイオードDbOの順方向電圧Vf(約IV)になると
、ダイオードDbOがオン状態になり、点P0の電位V
pOはほぼ一定値(はぼVf)即ち飽和電圧値になる。
[Operation] In the image sensor shown in FIG. 1, when the sawtooth wave shown in FIG. 4(A) is generated from the voltage source 1, the first diodes Da1 to Da3 become conductive in sequence. That is, as the slope voltage of the sawtooth wave gradually increases, the potential V at point P0
The pO gradually increases as shown in FIG. 4(B). As a result, when the potential VpO at point P(l reaches the forward voltage Vf (approximately IV) of the second diode DbO of 0 in the unit circuit, the diode DbO turns on and the potential VpO at point P0
pO becomes a substantially constant value (approximately Vf), that is, a saturation voltage value.

単位回路に0の第2のダイオードDbOのオン状態への
転換とほぼ同時に単位回路Klの第1のダイオードDa
1もオン状態に転換する。単位回路KIの第1のダイオ
ードDalが非導通(オフ状態)の期間には、第1のダ
イオードDalのカソードはほぼ零ボルトであるが、第
1のダイオードDa1がオン状態になって更に電圧源1
の電圧Vdが高くなると、第1のダイオードDalのカ
ソード電圧は電圧Vdに追従して高くなる。即ち、第1
のダイオードDalがオン状態になると、この両端電圧
は順方向電圧Vfにほぼ固定されるため、電源電圧Vd
からダイオードDa1の順方向電圧Vfを差し引いた電
圧が第2の抵抗Rb1の両端に加わる。また、単位回路
に+の第2のダイオードDblが非導通の期間には、点
P、の電位が第2の抵抗Rblの両端電圧にほぼ等しく
なる。従って、第1のダイオードDa1がオン状態にな
った後に、点P1の電位Vplが第4図(B)に示すよ
うに徐々に上昇する0点P1の電位Vp1が第2のダイ
オードDblの順方向電圧Vfになると、これがオン状
態になり、点P1の電位Vplはほぼ一定値(Vf)に
なる、単位回路に1の第2のダイオードDb1のオン状
態への転換とほぼ同時に単位回路に2の第1のダイオー
ドDa2がオン状態に転換し、点P2に第4図(B)に
示すように電位Vp2が得られる。1c圧源lから供給
されているのこぎり波の傾斜電圧が更に増大すると、単
位回路Kjの第1のダイオードDa3がオン状態に転換
し、点P、に第4図(B)の電位Vp3が得られる0点
P o 〜P s f)電位Vpo〜Vp3が第4図(
B)に示すように順次に変化すると、各点P0〜Psと
グランドとの間にコンデンサ10を介して接続された光
電変換素子S0〜Ssが順次に駆動される。即ち、光電
変換素子S0〜S、が電気的に走査される。
Almost at the same time as the second diode DbO of 0 in the unit circuit is turned on, the first diode Da of the unit circuit Kl is turned on.
1 is also turned on. During the period in which the first diode Dal of the unit circuit KI is non-conducting (off state), the cathode of the first diode Dal is at almost zero volts, but the first diode Da1 is in the on state and the voltage source is further increased. 1
When the voltage Vd of the first diode Dal increases, the cathode voltage of the first diode Dal follows the voltage Vd and increases. That is, the first
When the diode Dal turns on, the voltage across it is almost fixed to the forward voltage Vf, so the power supply voltage Vd
A voltage obtained by subtracting the forward voltage Vf of the diode Da1 from the voltage is applied across the second resistor Rb1. Further, during a period in which the positive second diode Dbl in the unit circuit is non-conductive, the potential at the point P becomes approximately equal to the voltage across the second resistor Rbl. Therefore, after the first diode Da1 is turned on, the potential Vpl at the point P1 gradually increases as shown in FIG. 4(B). When the voltage Vf is reached, this turns on, and the potential Vpl at point P1 becomes an almost constant value (Vf).Almost at the same time as the second diode Db1 in the unit circuit turns on, the second diode Db1 in the unit circuit turns on. The first diode Da2 is turned on, and a potential Vp2 is obtained at the point P2 as shown in FIG. 4(B). When the slope voltage of the sawtooth wave supplied from the 1c pressure source 1 further increases, the first diode Da3 of the unit circuit Kj turns on, and the potential Vp3 of FIG. 4(B) is obtained at the point P. 4 (
When the voltage changes sequentially as shown in B), the photoelectric conversion elements S0 to Ss connected between each point P0 to Ps and the ground via the capacitor 10 are sequentially driven. That is, the photoelectric conversion elements S0 to S are electrically scanned.

第1図の回路において光電変換素子S0〜S。In the circuit of FIG. 1, photoelectric conversion elements S0-S.

は−次元的に配置されている。この光電変換素子S0〜
S3で光情報を読み取る時には、まず、第1のダイオー
ドDa1〜Da3及び第2のダイオードDbO〜Db3
の全部をオン状態にすることができる電圧を電圧源1か
ら発生させる。なお、第1のダイオードDa1〜Da3
及び第2のダイオードDbO〜Db3の全部をオン状態
にするための電圧は、第4図(A)に示すのこぎり波で
与えることができる。
are arranged in − dimensions. This photoelectric conversion element S0~
When reading optical information in S3, first, the first diodes Da1 to Da3 and the second diodes DbO to Db3
The voltage source 1 generates a voltage that can turn on all of the devices. Note that the first diodes Da1 to Da3
The voltage for turning on all of the second diodes DbO to Db3 can be given by a sawtooth wave as shown in FIG. 4(A).

即ち、のこぎり波の最大値及びこの近傍の電圧値は、第
1及び第2のダイオードDa1〜Da3及びDbO〜D
b3の全部をオンにすることができる。
That is, the maximum value of the sawtooth wave and the voltage value in the vicinity thereof are the values of the first and second diodes Da1 to Da3 and DbO to D
You can turn on all of b3.

第1のダイオードDa1〜Da3及び第2のダイオード
DbO〜Db3の全部がオン状態である期間には、点P
0〜P3に得られる第2のダイオードDbo〜Db3の
順方向電圧Vf(約IV)によって各光電変換素子S0
〜S、が逆バイアスされ、第2図に等価的に示すキャパ
シタンスCsが充電される。
During the period when all of the first diodes Da1 to Da3 and the second diodes DbO to Db3 are in the on state, the point P
0 to P3, each photoelectric conversion element S0
~S, is reverse biased and a capacitance Cs, equivalently shown in FIG. 2, is charged.

なお、等価キャパシタンスCsは極めて小さいので、ブ
ロッキングダイオードDcO〜Dc3の順方向電流が急
峻に立上がる点よりも前の領域の電流によって等価キャ
パシタンスCsの充電を達成することができる。
Note that since the equivalent capacitance Cs is extremely small, charging of the equivalent capacitance Cs can be achieved by the current in the region before the point where the forward current of the blocking diodes DcO to Dc3 rises sharply.

第1図のイメージセンサに対向配置されている例えばフ
ァクシミリの原稿のような被写#(図示せず)から得ら
れる光信号が光電変換素子S0〜S3に入力されると、
光信号の有無及び大小に対応して光電変換素子S・〜S
sの等価キャパシタンスCsの充電電荷量が変化する。
When an optical signal obtained from an object # (not shown) such as a facsimile document placed opposite to the image sensor in FIG. 1 is input to photoelectric conversion elements S0 to S3,
Depending on the presence or absence and size of the optical signal, the photoelectric conversion element S・~S
The amount of charge charged in the equivalent capacitance Cs of s changes.

即ち、光電変換素子S0〜S、の内で光信号が入力した
ものにおいて等価キャパシタンスCsの放電が生じ、光
信号が入力しなかったものでは等価キャパシタンスCs
の放電が生じない0等価キャパシタンスC8の放電の量
は光量によって変化する。光電変換素子S、〜S1に対
して光入力を与える方法は2つめる。その1つは光電変
換素子S0〜S、に常に光入力を与える方法であり、も
う1つは予め決められた期間(例えば電圧源1の電圧V
dが零ボルトの期間)にのみ光入力を与える方法である
。
That is, among the photoelectric conversion elements S0 to S, the equivalent capacitance Cs is discharged in the one to which the optical signal is input, and the equivalent capacitance Cs is discharged in the one to which the optical signal is not input.
The amount of discharge of the zero equivalent capacitance C8, where no discharge occurs, changes depending on the amount of light. There are two methods for providing optical input to the photoelectric conversion elements S and S1. One method is to constantly apply optical input to the photoelectric conversion elements S0 to S, and the other is a method for a predetermined period (for example, the voltage V of voltage source 1
This method provides optical input only during periods when d is zero volts.

電圧源1の電圧Vdが第4図(A)に示すように時間と
共に直線的に増大すると、点P0〜P1に第4図(Be
に示すように電位VpO1Vpl、Vp2、Vp3が得
られ、これによって、光電変換素子S0〜S3が順次に
逆バイアスされる。換言すれば、第2図に示す等価キャ
パシタンスCsを充電するための電圧が光電変換素子S
0〜Ssに印加される。この時、光電変換素子S0〜S
、の等価キャパシタンスCsの内で光入力で放電したも
のに対しては充電電流が流れるが、光入力がなくて放電
しなかったものに対しては充電電流が流れない、光電変
換素子S0〜S1の等価キャパシタンスCsの充電電流
はブロッキングダイオードDcO〜Dc3とコンデンサ
10を通って流れるので、コンデンサ10の電圧は光電
変換素子S0〜S、の等価キャパシタンスCsの充電電
流の有無によって変化する。第4図(1)には、光電変
換素子S。〜S、の共通電流出力線2の電流I out
が示されている。この第4図(I)には3つの光電変換
素子S0.S+ 、Ssに対して大きな光入力があり、
1つの光電変換素子82に対して小さな光入力があった
時の電流I outが示されている。電流I outは
各点P o 〜P sの電位VpO〜Vp3の上昇に追
従して増大し、電位vpO〜Vp3が飽和に近づくと減
少する。
When the voltage Vd of the voltage source 1 increases linearly with time as shown in FIG.
As shown in the figure, potentials VpO1Vpl, Vp2, and Vp3 are obtained, and thereby the photoelectric conversion elements S0 to S3 are sequentially reverse biased. In other words, the voltage for charging the equivalent capacitance Cs shown in FIG.
Applied to 0 to Ss. At this time, photoelectric conversion elements S0 to S
Among the equivalent capacitances Cs of , a charging current flows to those that are discharged due to optical input, but no charging current flows to those that are not discharged due to no optical input, photoelectric conversion elements S0 to S1. Since the charging current of the equivalent capacitance Cs flows through the blocking diodes DcO to Dc3 and the capacitor 10, the voltage of the capacitor 10 changes depending on the presence or absence of the charging current of the equivalent capacitance Cs of the photoelectric conversion elements S0 to S. FIG. 4(1) shows a photoelectric conversion element S. ~S, the current I out of the common current output line 2
It is shown. In this FIG. 4(I), three photoelectric conversion elements S0. There is a large optical input for S+, Ss,
The current I out when there is a small optical input to one photoelectric conversion element 82 is shown. The current I out increases following the rise in the potentials VpO to Vp3 at each point P o to Ps, and decreases as the potentials vpO to Vp3 approach saturation.

コンデンサ10は、第4図(I)の電流I outで充
電され、この充電電圧Vcは第4図(J)に示すように
変化する。光電変換素子S0〜Ssの電流変化を区分し
て検出するために、放電用スイッチ11が周期的にオン
状態になる。サンプルホールド回路4は第4図(G)に
示すサンプルホールド制御信号Vsのパルスの前縁時点
t1 、t2、t6、t7、t8に同期して第4図(J
)の積分出力電圧Vcをサンプリングし、これを第4図
(G)に示すパルスの幅(例゛えばt2〜t5)だけ保
持する。t7時点の第4図(J)のサンプルの値は低い
ので、t7〜七8期間の出力電圧VOUtも低くなる。
The capacitor 10 is charged with the current I out shown in FIG. 4(I), and this charging voltage Vc changes as shown in FIG. 4(J). In order to separately detect current changes in the photoelectric conversion elements S0 to Ss, the discharge switch 11 is periodically turned on. The sample and hold circuit 4 operates in synchronization with the leading edge time points t1, t2, t6, t7, and t8 of the pulse of the sample and hold control signal Vs shown in FIG. 4(G).
) is sampled and held for a pulse width (for example, t2 to t5) shown in FIG. 4(G). Since the value of the sample in FIG. 4(J) at time t7 is low, the output voltage VOUT during the period from t7 to 78 is also low.

サンプルホールド回路4の出力電圧voutは第4図(
K)に示すように光電変換素子So〜S1の光入力に対
応する。なお、スイッチ11によるコンデンサ10の放
電期間は、第4図(H)の例えばt3〜t4に示すよう
に第4図(G)のサンプルホールド制御信号Vsの前縁
の直後である。
The output voltage vout of the sample hold circuit 4 is shown in Fig. 4 (
As shown in K), it corresponds to the optical input of the photoelectric conversion elements So to S1. Note that the discharge period of the capacitor 10 by the switch 11 is immediately after the leading edge of the sample-and-hold control signal Vs in FIG. 4(G), as shown, for example, from t3 to t4 in FIG. 4(H).

以上の説明から明らかなように、コンデンサ10の放電
用スイッチ11の制御信号Vr及びサンプルホールド回
路4の制御信号Vsは、一定時間間隔で発生させずに、
点PO−P3の電位VpO〜Vp3の変化を検出し、こ
れに基づいて形成している。従って、第2のダイオード
DbO〜Db3のオン時点の相互時間幅t1〜t2、t
2〜t6、t6〜t7、t7〜t8が変化しても、読み
取り時点も変化するので、光電変換素子S0〜S、の出
力の読み取りを正確に行うことができる。
As is clear from the above explanation, the control signal Vr for the discharging switch 11 of the capacitor 10 and the control signal Vs for the sample-and-hold circuit 4 are not generated at regular intervals, but are
The change in potentials VpO to Vp3 at point PO-P3 is detected and formed based on this. Therefore, the mutual time widths t1 to t2, t when the second diodes DbO to Db3 are turned on
Even if 2 to t6, t6 to t7, and t7 to t8 change, the reading time also changes, so the outputs of the photoelectric conversion elements S0 to S can be accurately read.

[変形例] 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
[Modifications] The present invention is not limited to the above-described embodiments, and, for example, the following modifications are possible.

(1) 光電変換素子S0〜Ssの相互干渉を防ぐため
のブロッキングダイオードDCO〜Dc3を第1の抵抗
Ra1〜Ra3に直列に接続すること、又は第2の抵抗
Rb1〜Db3と第1の抵抗Ra1〜Ra3との間に接
続することが可能である。
(1) Blocking diodes DCO to Dc3 for preventing mutual interference of photoelectric conversion elements S0 to Ss are connected in series to first resistors Ra1 to Ra3, or second resistors Rb1 to Db3 and first resistor Ra1 ~Ra3.

(2) 光電変換素子S0〜Ssを光導電モードの素子
にすることができる。
(2) The photoelectric conversion elements S0 to Ss can be made into photoconductive mode elements.

(3) 各ダイオードの極性、電圧源1の極性を逆にす
ることができる、 (4) 実施例に従うイメージセンサの読取り画素を多
くすると、その分だけ駆動電圧Vdを高くしなければな
らない、従って、読取り画素数の最大を数十個程度にす
ることが望ましい、これよりも画素数を多くする場合に
はイメージセンサを複数個のブロックに分けて駆動すれ
ばよい。
(3) The polarity of each diode and the polarity of the voltage source 1 can be reversed. (4) If the number of pixels read by the image sensor according to the embodiment is increased, the driving voltage Vd must be increased accordingly. It is desirable to set the maximum number of pixels to be read to about several dozen. If the number of pixels is increased than this, the image sensor may be divided into a plurality of blocks and driven.

(5) 時間と共に直線的に増大する傾斜電圧の領域を
有するのこぎり波の代わりに、第5図に示すように2次
曲線的に変化するのこぎり波、又は第6図に示すように
階段的に変化するのこぎり波を使用することが可能であ
る。
(5) Instead of a sawtooth wave with a region of ramped voltage that increases linearly with time, a sawtooth wave that changes quadratically, as shown in Figure 5, or stepwise, as shown in Figure 6. It is possible to use varying sawtooth waves.

(6) 第7図に示すように第1図の第2の抵抗Rb1
〜Rb3の代わりにコンデンサCb1〜Cb3を接続し
てもよい、また、第7図のコンデンサCb1〜Cb3を
逆バイアスされるように接続したダイオードに置き換え
ることができる。このダイオードはコンデンサとして機
能する。
(6) As shown in FIG. 7, the second resistor Rb1 in FIG.
Capacitors Cb1 to Cb3 may be connected in place of Rb3, and capacitors Cb1 to Cb3 in FIG. 7 may be replaced with diodes connected to be reverse biased. This diode acts as a capacitor.

(7) 第8図に示すように、第1図の回路の第1の抵
抗RaO〜Ra3をコンデンサCaO〜Ca3に置き換
えることが可能である。なお、この場合には第2のダイ
オードDbO〜Db3の漏れ電流を大きくして、コンデ
ンサの放電回路を形成してやる必要がある。
(7) As shown in FIG. 8, it is possible to replace the first resistors RaO to Ra3 in the circuit of FIG. 1 with capacitors CaO to Ca3. In this case, it is necessary to increase the leakage current of the second diodes DbO to Db3 to form a capacitor discharge circuit.

(8) 第9図に示すように第1図の第1の抵抗RaO
〜Ra3をコンデンサCO〜C3に置き換え又部2のダ
イオードDbO〜Db3を抵抗RO〜R3に置き換える
ことができる。また、コンデンサCO〜C3を逆バイア
スの方向に接続された等価容量ダイオードに置き換える
ことができる。なお、コンデンサCO〜C3の容量値は
光電変換素子S0〜Ssの容量値よりも十分に大きく設
定する。
(8) As shown in FIG. 9, the first resistor RaO in FIG.
~Ra3 can be replaced with capacitors CO~C3, and diodes DbO~Db3 of section 2 can be replaced with resistors RO~R3. Further, the capacitors CO to C3 can be replaced with equivalent capacitance diodes connected in a reverse bias direction. Note that the capacitance values of the capacitors CO to C3 are set to be sufficiently larger than the capacitance values of the photoelectric conversion elements S0 to Ss.

(9) 電流電圧変換回路3は種々変形可能であり、例
えば、演算増幅器に帰還抵抗を接続した形式の電流電圧
変換回路とこの出力段に接続する積分回路との組合せに
することもできる。
(9) The current-voltage conversion circuit 3 can be modified in various ways. For example, it can be a combination of a current-voltage conversion circuit of the type in which a feedback resistor is connected to an operational amplifier and an integrating circuit connected to this output stage.

(10) 初段のDbO1RaO130、DcOを省い
た回路にすることができる。
(10) It is possible to create a circuit in which the first stage DbO1RaO130 and DcO are omitted.

[発明の効果] 上述のように本発明によれば、ダイオードを使用した走
査回路装置を確実に動作させるためのタイミング検出を
容易に行うことが可能になる。
[Effects of the Invention] As described above, according to the present invention, it is possible to easily perform timing detection for reliably operating a scanning circuit device using a diode.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例に係わるイメージセンサを示す
回路図、 第2図は第1図の光電変換素子の等価回路図、第3図は
第1図の電流電圧変換回路を示す回路図、 第4図は第1図の回路の各部の状態を示す波形図、 第5図及び第6図は変形例ののこぎり波を示す波形図、 第7図、第8図、第9図は変形例のイメージセンサを示
す回路図である。 1・・・電圧源、2・・・共通電流出力線、3・・・電
流電圧変換回路、4・・・サンプルホールド回路、5・
・・制御信号形成回路、S0〜Ss・・・光電変換素子
、FO〜F襲・・・微分回路。
Fig. 1 is a circuit diagram showing an image sensor according to an embodiment of the present invention, Fig. 2 is an equivalent circuit diagram of the photoelectric conversion element shown in Fig. 1, and Fig. 3 is a circuit diagram showing the current-voltage conversion circuit shown in Fig. 1. , Figure 4 is a waveform diagram showing the state of each part of the circuit in Figure 1, Figures 5 and 6 are waveform diagrams showing modified examples of sawtooth waves, Figures 7, 8, and 9 are modified examples. FIG. 2 is a circuit diagram illustrating an example image sensor. DESCRIPTION OF SYMBOLS 1... Voltage source, 2... Common current output line, 3... Current-voltage conversion circuit, 4... Sample hold circuit, 5...
...Control signal forming circuit, S0-Ss...Photoelectric conversion element, FO-F attack...Differentiating circuit.

Claims (1)

【特許請求の範囲】 [1]のこぎり波を供給するための電圧源(1)と、 第1の電極と第2の電極とをそれぞれ有する複数個の第
1のダイオード(Da1〜Da3)が直列に接続された
回路であり、その一端が前記電圧源(1)に接続され、
且つそれぞれの第1のダイオード(Da1〜Da3)の
順方向電流が前記のこぎり波に基づいて流れるような方
向性をそれぞれの第1のダイオード(Da1〜Da3)
が有し、且つそれぞれの第1のダイオード(Da1〜D
a3)の前記第1の電極が前記電圧源(1)の側に配置
されている第1の直列回路と、 それぞれが第1の抵抗又はコンデンサ(Ra1〜Ra3
又はCa1〜Ca3)と第2のダイオード(Db1〜D
b3)とを直列に接続した回路から成り、それぞれの第
1のダイオード(Da1〜Da3)の前記第2の電極と
前記電圧源(1)の他端との間にそれぞれ接続され、且
つそれぞれの第2のダイオード(Db1〜Db3)の順
方向電流が前記のこぎり波に基づいて流れるような方向
性をそれぞれの第2のダイオード(Db1〜Db3)が
有している複数の第2の直列回路と、 それぞれの第1のダイオード(Da1〜Da3)の前記
第2の電極と前記電圧源(1)の他端との間にそれぞれ
接続された複数の第2の抵抗又はコンデンサ(Rb1〜
Rb3又はCb1〜Cb3)と、前記第1の抵抗又はコ
ンデンサ(Ra1〜Ra3又はCa1〜Ca3)と前記
第2のダイオード(Db1〜Db3)との接続点(P_
1〜P_3)と共通電流出力線(2)との間にそれぞれ
接続されている複数の走査される回路素子(S_1〜S
_3)と、前記共通電流出力線(2)と前記電圧源(1
)の他端との間に接続されている共通の電流電圧変換回
路(3)と、 前記電流電圧変換回路(3)もしくはこの出力を制御し
て前記走査される回路素子(S_1〜S_3)の読み取
り出力を得るための信号処理回路と、前記接続点(P_
1〜P_3)にそれぞれ接続された複数のタイミング検
出用微分回路(F_1〜F_3)と、 前記微分回路(F_1〜F_3)の出力に基づいて前記
信号処理回路を制御する信号を形成する制御信号形成回
路(5)と から成る走査回路装置。 [2]のこぎり波を供給するための電圧源(1)と、 第1の電極と第2の電極とをそれぞれ有する複数個の第
1のダイオード(Da1〜Da3)が直列に接続された
回路であり、その一端が前記電圧源(1)に接続され、
且つそれぞれの第1のダイオード(Da1〜Da3)の
順方向電流が前記のこぎり波に基づいて流れるような方
向性をそれぞれの第1のダイオード(Da1〜Da3)
が有し、且つそれぞれの第1のダイオード(Da1〜D
a3)の前記第1の電極が前記電圧源(1)の側に配置
されている第1の直列回路と、 それぞれがコンデンサ(C1〜C3)と第1の抵抗(R
1〜R3)とを直列に接続した回路から)成り、それぞ
れの第1のダイオード(Da1〜Da3)の前記第2の
電極と前記電圧源(1)の他端との間にそれぞれ接続さ
れている複数の第2の直列回路と、 それぞれの第1のダイオード(Da1〜Da3)の前記
第2の電極と前記電圧源(1)の他端との間にそれぞれ
接続された複数の第2の抵抗(Rb1〜Rb3)と、 前記コンデンサ(C1〜C3)と前記第1の抵抗(R1
〜R3)との接続点(P_1〜P_3)と共通電流出力
線(2)との間にそれぞれ接続されている複数の走査さ
れる回路素子(S_1〜S_3)と、前記共通電流出力
線(2)と前記電圧源(1)の他端との間に接続されて
いる共通電流電圧変換回路(3)と、 前記電流電圧変換回路(3)もしくはこの出力を制御し
て前記走査される回路素子(S_1〜S_3)の読み取
り出力を得るための信号処理回路と、前記接続点(P_
1〜P_3)にそれぞれ接続されたタイミング検出用微
分回路(F_1〜F_3)と、前記微分回路(F_1〜
F_3)の出力に基づいて前記信号処理回路を制御する
信号を形成する制御信号形成回路(5)と から成る走査回路装置。
[Claims] [1] A voltage source (1) for supplying a sawtooth wave, and a plurality of first diodes (Da1 to Da3) each having a first electrode and a second electrode are connected in series. a circuit connected to the voltage source (1), one end of which is connected to the voltage source (1);
In addition, each of the first diodes (Da1 to Da3) has a directionality such that the forward current of each of the first diodes (Da1 to Da3) flows based on the sawtooth wave.
has, and each first diode (Da1 to D
a3) a first series circuit in which the first electrode is placed on the side of the voltage source (1), each connected to a first resistor or capacitor (Ra1 to Ra3
or Ca1 to Ca3) and the second diode (Db1 to D
b3) connected in series, each connected between the second electrode of each first diode (Da1 to Da3) and the other end of the voltage source (1), and a plurality of second series circuits in which each second diode (Db1 to Db3) has a directionality such that the forward current of the second diode (Db1 to Db3) flows based on the sawtooth wave; , a plurality of second resistors or capacitors (Rb1 to Rb1 to Rb2) connected between the second electrode of each of the first diodes (Da1 to Da3) and the other end of the voltage source (1);
Rb3 or Cb1 to Cb3), the connection point (P_
A plurality of circuit elements to be scanned (S_1 to S
_3), the common current output line (2) and the voltage source (1
), and a common current-voltage conversion circuit (3) connected between the other end of the current-voltage conversion circuit (3) or the circuit elements (S_1 to S_3) to be scanned by controlling the output of the current-voltage conversion circuit (3) or the output of the current-voltage conversion circuit (3). A signal processing circuit for obtaining a read output and the connection point (P_
a plurality of timing detection differentiating circuits (F_1 to F_3) connected to the differentiating circuits (F_1 to F_3), respectively; and a control signal forming unit for forming a signal for controlling the signal processing circuit based on the output of the differentiating circuits (F_1 to F_3). A scanning circuit device comprising a circuit (5). [2] A circuit in which a voltage source (1) for supplying a sawtooth wave and a plurality of first diodes (Da1 to Da3) each having a first electrode and a second electrode are connected in series. one end of which is connected to the voltage source (1),
In addition, each of the first diodes (Da1 to Da3) has a directionality such that the forward current of each of the first diodes (Da1 to Da3) flows based on the sawtooth wave.
has, and each first diode (Da1 to D
a3) a first series circuit in which the first electrode is placed on the side of the voltage source (1), each connected to a capacitor (C1 to C3) and a first resistor (R
1 to R3) connected in series), each connected between the second electrode of each first diode (Da1 to Da3) and the other end of the voltage source (1). a plurality of second series circuits each connected between the second electrode of each first diode (Da1 to Da3) and the other end of the voltage source (1); resistors (Rb1 to Rb3), the capacitors (C1 to C3), and the first resistor (R1
A plurality of circuit elements (S_1 to S_3) to be scanned are respectively connected between the connection points (P_1 to P_3) with the common current output line (2) and the common current output line (2). ) and the other end of the voltage source (1); and a common current-voltage conversion circuit (3) or a circuit element to be scanned by controlling the output of the current-voltage conversion circuit (3). A signal processing circuit for obtaining read outputs of (S_1 to S_3) and the connection point (P_
Differentiating circuits (F_1 to F_3) for timing detection connected to the differentiating circuits (F_1 to F_3) respectively connected to the differentiating circuits (F_1 to F_3)
A scanning circuit device comprising a control signal forming circuit (5) that forms a signal for controlling the signal processing circuit based on the output of F_3).
JP2021497A 1990-01-31 1990-01-31 Scanner circuit device Pending JPH03227165A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021497A JPH03227165A (en) 1990-01-31 1990-01-31 Scanner circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021497A JPH03227165A (en) 1990-01-31 1990-01-31 Scanner circuit device

Publications (1)

Publication Number Publication Date
JPH03227165A true JPH03227165A (en) 1991-10-08

Family

ID=12056604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021497A Pending JPH03227165A (en) 1990-01-31 1990-01-31 Scanner circuit device

Country Status (1)

Country Link
JP (1) JPH03227165A (en)

Similar Documents

Publication Publication Date Title
US4797560A (en) Matrix of photosensitive elements and an associated reading method in image formation
US4980546A (en) Photosensitive device of the type with amplification of the signal at the photosensitive dots
DE69633745T2 (en) Electronic device with a matrix of elements
KR940000709B1 (en) Image sensor
JPH03104378A (en) Scanning circuit device
JPH03123280A (en) Sensor circuit device
JP2544258B2 (en) Image sensor
JPH03101476A (en) Scanning circuit device
JPH03108945A (en) Scanning circuit device
JPH03123281A (en) Sensor circuit device
JPH03220973A (en) Image sensor
WO1990001846A1 (en) Scanning circuit device
JPH03117265A (en) Sensor circuit device
JPH0389670A (en) Scanning circuit device
JPH04257163A (en) Image sensor
JPH04328949A (en) Image sensor
JPH05103158A (en) Image sensor
JPH0646762B2 (en) Image sensor
JP2514486B2 (en) Image sensor
KR19980703137A (en) An optical sensor means for sensing the frequency with which the light sensor means is irradiated with light
JPH0691602B2 (en) Image sensor
JPH0570351B2 (en)
US5335092A (en) Contact type image sensor
JPH0142186B2 (en)
JPH0444461A (en) Image sensor